JPH0642252Y2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0642252Y2 JPH0642252Y2 JP1985088554U JP8855485U JPH0642252Y2 JP H0642252 Y2 JPH0642252 Y2 JP H0642252Y2 JP 1985088554 U JP1985088554 U JP 1985088554U JP 8855485 U JP8855485 U JP 8855485U JP H0642252 Y2 JPH0642252 Y2 JP H0642252Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- collector
- base
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003503 early effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は定電圧回路に関し、特に所謂バンドギャップレ
ギュレータ方法の定電圧回路に関する。
ギュレータ方法の定電圧回路に関する。
従来のこの種の定電圧回路の一例を第５図に示す。コレ
クタとベースをショートしたpnp型トランジスタ４のエ
ミッタは高電位端１に接続され、同トランジスタのコレ
クタとベースの共通点は吸込電流源６を介して低電位端
３に接続されている。pnp型トランジスタ７のエミッタ
は高電位端１に、そのベースはpnp型トランジスタ４の
ベースとコレクタの交点にそれぞれ接続され、トランジ
スタ７のコレクタは定電圧出力端２に接続されている。
出力端２には抵抗9,11および14各々の一端も接続されて
いる。抵抗９の他端はnpn型トランジスタ10のコレクタ
とベースの共通点に接続され、トランジスタ10のエミッ
タは低電位端３に接続されている。抵抗11の他端はnpn
型トランジスタ12のコレクタに接続され、トランジスタ
12のベースは抵抗９とnpn型トランジスタ10の接続点
に、そのエミッタは抵抗13を介して低電位端３に夫々接
続されている。出力端２にはpnp型トランジスタ16のエ
ミッタも接続され、このトランジスタ16のコレクタは低
電位端３に、ベースは抵抗14の他端に夫々接続されてい
る。トランジスタ16のベースはnpn型トランジスタ15の
コレクタにも接続され、トランジスタ15のベースは抵抗
11とnpn型トランジスタ12のコレクタの接続点に、エミ
ッタは低電位端３に夫々接続されている。ここで、トラ
ンジスタ12のエミッタ面積は、トランジスタ10のエミッ
タ面積より大きく構成されている。
クタとベースをショートしたpnp型トランジスタ４のエ
ミッタは高電位端１に接続され、同トランジスタのコレ
クタとベースの共通点は吸込電流源６を介して低電位端
３に接続されている。pnp型トランジスタ７のエミッタ
は高電位端１に、そのベースはpnp型トランジスタ４の
ベースとコレクタの交点にそれぞれ接続され、トランジ
スタ７のコレクタは定電圧出力端２に接続されている。
出力端２には抵抗9,11および14各々の一端も接続されて
いる。抵抗９の他端はnpn型トランジスタ10のコレクタ
とベースの共通点に接続され、トランジスタ10のエミッ
タは低電位端３に接続されている。抵抗11の他端はnpn
型トランジスタ12のコレクタに接続され、トランジスタ
12のベースは抵抗９とnpn型トランジスタ10の接続点
に、そのエミッタは抵抗13を介して低電位端３に夫々接
続されている。出力端２にはpnp型トランジスタ16のエ
ミッタも接続され、このトランジスタ16のコレクタは低
電位端３に、ベースは抵抗14の他端に夫々接続されてい
る。トランジスタ16のベースはnpn型トランジスタ15の
コレクタにも接続され、トランジスタ15のベースは抵抗
11とnpn型トランジスタ12のコレクタの接続点に、エミ
ッタは低電位端３に夫々接続されている。ここで、トラ
ンジスタ12のエミッタ面積は、トランジスタ10のエミッ
タ面積より大きく構成されている。
この構成によれば、抵抗9,11,13,14およびトランジスタ
10,12,15,16は所謂バンドギャップ回路を形成し、トラ
ンジスタ4,7及び電流源６はカレントミラー回路を形成
してバンドギャップ回路へバイアス電流を供給してい
る。この結果、出力端２からは温度変動に対して安定化
された定電圧出力が得られる。その回路動作については
周知であるので、ここでの説明は省略する。
10,12,15,16は所謂バンドギャップ回路を形成し、トラ
ンジスタ4,7及び電流源６はカレントミラー回路を形成
してバンドギャップ回路へバイアス電流を供給してい
る。この結果、出力端２からは温度変動に対して安定化
された定電圧出力が得られる。その回路動作については
周知であるので、ここでの説明は省略する。
ところが、この構成では電圧供給端１の電位変動により
出力電圧が変動するという欠点がある。すなわち、通常
トランジスタのVCE−IC特性は、第４図の様にアーリ効
果の為、VCEが大きくなる程、ICが増加する傾向にあ
る。従って、トランジスタ4,7および定電流源６で形成
されるカレントラー回路も、電源電圧１の変動に応じて
トランジスタ７のコレクタ電流は変動する。トランジス
タ12のコレクタ電流はトランジスタ15のベース電流より
十分大きいとすると、抵抗9,11に流れる電流はトランジ
スタ10,12および抵抗13から成るカレントミラー回路に
よって一定となっているから、トランジスタ７のコレク
タ電流の変動分はトランジスタ16,抵抗14を介してトラ
ンジスタ15のエミッタ電流の変動となりトランジスタ15
のベース・エミッタ間電圧が変動する。バンドギャップ
回路の出力端２の出力電圧は、抵抗11の電圧降下とトラ
ンジスタ15のベース・エミッタ間電圧の和となる。抵抗
11に流れる電流は前述のとおり変動しないので抵抗11の
電圧降下は一定であるが、トランジスタ15のベース・エ
ミッタ間電圧が変動する。つまり、端子１の電圧変動に
応じて出力端２からの出力電圧が変動してしまうことに
なる。
出力電圧が変動するという欠点がある。すなわち、通常
トランジスタのVCE−IC特性は、第４図の様にアーリ効
果の為、VCEが大きくなる程、ICが増加する傾向にあ
る。従って、トランジスタ4,7および定電流源６で形成
されるカレントラー回路も、電源電圧１の変動に応じて
トランジスタ７のコレクタ電流は変動する。トランジス
タ12のコレクタ電流はトランジスタ15のベース電流より
十分大きいとすると、抵抗9,11に流れる電流はトランジ
スタ10,12および抵抗13から成るカレントミラー回路に
よって一定となっているから、トランジスタ７のコレク
タ電流の変動分はトランジスタ16,抵抗14を介してトラ
ンジスタ15のエミッタ電流の変動となりトランジスタ15
のベース・エミッタ間電圧が変動する。バンドギャップ
回路の出力端２の出力電圧は、抵抗11の電圧降下とトラ
ンジスタ15のベース・エミッタ間電圧の和となる。抵抗
11に流れる電流は前述のとおり変動しないので抵抗11の
電圧降下は一定であるが、トランジスタ15のベース・エ
ミッタ間電圧が変動する。つまり、端子１の電圧変動に
応じて出力端２からの出力電圧が変動してしまうことに
なる。
本考案の定電圧回路は、第１の電源端子と第１の節点と
の間にコレクタ・エミッタ導電路が接続された第１のト
ランジスタと、前記第１の電源端子と第２の節点との間
に設けられベースが前記第２の節点と前記第１のトラン
ジスタのベースとに電気的に接続された第２のトランジ
スタと、前記第１の節点と第３の節点との間にコレクタ
・エミッタが接続された第３のトランジスタと、前記第
ッタが接続された第３のトランジスタと、前記第２の節
点と第４の節点との間にコレクタ・エミッタが接続さ
れ、ベースが前記第４の節点と前記第３のトランジスタ
のベースとに電気的に接続された第４のトランジスタ
と、前記第３の節点と第２の電源端子との間に接続され
た定電圧発生回路と、前記第４の節点と前記第２の電源
端子との間に接続された電源流とを有することを特徴と
する。
の間にコレクタ・エミッタ導電路が接続された第１のト
ランジスタと、前記第１の電源端子と第２の節点との間
に設けられベースが前記第２の節点と前記第１のトラン
ジスタのベースとに電気的に接続された第２のトランジ
スタと、前記第１の節点と第３の節点との間にコレクタ
・エミッタが接続された第３のトランジスタと、前記第
ッタが接続された第３のトランジスタと、前記第２の節
点と第４の節点との間にコレクタ・エミッタが接続さ
れ、ベースが前記第４の節点と前記第３のトランジスタ
のベースとに電気的に接続された第４のトランジスタ
と、前記第３の節点と第２の電源端子との間に接続され
た定電圧発生回路と、前記第４の節点と前記第２の電源
端子との間に接続された電源流とを有することを特徴と
する。
したがって、電源電圧が変動した場合、上記複数のトラ
ンジスタの各々のコレクターエミッタ間電圧は単一のト
ランジスタに比して小さくなるので、アーリ効果による
コレクタ電流の変化は小さくなる。
ンジスタの各々のコレクターエミッタ間電圧は単一のト
ランジスタに比して小さくなるので、アーリ効果による
コレクタ電流の変化は小さくなる。
次に、本考案について図面を参照して説明する。
第１図は本考案の一実施例を示す回路図であり、第５図
と同一機能部は同じ番号で示して説明を省略する。第１
図から明らかなように、本実施例の回路では、ダイオー
ド接続トランジスタ４と電流源６との間にダイオード接
続のpnp型トランジスタ５が設けられ、トランジスタ７
と出力端２との間にpnp型トランジスタ８が設けられて
いる。トランジスタ８のベースはトランジスタ５のベー
スおよびコレクタ共通点に接続されている。今、電位端
１の電位が変動して高電位端１と定電圧出力端２との間
の電圧が第５図の場合と同じだけ変化したとすると、ト
ランジスタ７および８の夫々におけるコレクターエミッ
タ間電圧の変動は第５図のものに比して半分となる。し
たがって、高電位端１に加わる電圧が変動してもpnp型
トランジスタ７および８のコレクタ電流の変動は第５図
の従来回路に比べて小さくなり、定電圧出力端２には安
定な電圧が出力される。
と同一機能部は同じ番号で示して説明を省略する。第１
図から明らかなように、本実施例の回路では、ダイオー
ド接続トランジスタ４と電流源６との間にダイオード接
続のpnp型トランジスタ５が設けられ、トランジスタ７
と出力端２との間にpnp型トランジスタ８が設けられて
いる。トランジスタ８のベースはトランジスタ５のベー
スおよびコレクタ共通点に接続されている。今、電位端
１の電位が変動して高電位端１と定電圧出力端２との間
の電圧が第５図の場合と同じだけ変化したとすると、ト
ランジスタ７および８の夫々におけるコレクターエミッ
タ間電圧の変動は第５図のものに比して半分となる。し
たがって、高電位端１に加わる電圧が変動してもpnp型
トランジスタ７および８のコレクタ電流の変動は第５図
の従来回路に比べて小さくなり、定電圧出力端２には安
定な電圧が出力される。
なお、第１図では、２個のトランジスタ7,8を端子1-2間
に接続したが、３個以上の場合でもよく、前述の説明か
ら明らかなようにコレクタ電流の変動はより小さくな
る。
に接続したが、３個以上の場合でもよく、前述の説明か
ら明らかなようにコレクタ電流の変動はより小さくな
る。
第２図は本考案の他の実施例を示す。ブロック22は第１
図で示したトランジスタ10,12,13,15,16および抵抗9,1
1,14でなるバンドギャップレギュレータ回路であり、こ
の回路22と低電位端子３との間に複数（実施例では２
個）のトランジスタ20,21が設けられている。トランジ
スタ20,21はダイオード接続トランジスタ18,19でバイア
スされ、これらには電流源17から電流が供給されてい
る。
図で示したトランジスタ10,12,13,15,16および抵抗9,1
1,14でなるバンドギャップレギュレータ回路であり、こ
の回路22と低電位端子３との間に複数（実施例では２
個）のトランジスタ20,21が設けられている。トランジ
スタ20,21はダイオード接続トランジスタ18,19でバイア
スされ、これらには電流源17から電流が供給されてい
る。
第３図はさらに他の実施例を示す。トランジスタ27,28
および抵抗29,30がバンドギャップレギュレータ回路を
構成し、端子1-2間に２個のトランジスタ25,26が接続さ
れ、これらはトランジスタ23,24でバイアスされる。
および抵抗29,30がバンドギャップレギュレータ回路を
構成し、端子1-2間に２個のトランジスタ25,26が接続さ
れ、これらはトランジスタ23,24でバイアスされる。
以上説明したように本考案は、電位端と定電圧出力端の
間に複数のトランジスタを直列接続することによってア
ーリ効果によるトランジスタのコレクタ電流の変化を小
さくし、電位端の電圧変動による定電圧出力端の電圧変
動をなくすことができる効果がある。
間に複数のトランジスタを直列接続することによってア
ーリ効果によるトランジスタのコレクタ電流の変化を小
さくし、電位端の電圧変動による定電圧出力端の電圧変
動をなくすことができる効果がある。
第１図は本考案の一実施例を示す回路図である。第２
図，第３図は本発明の他の実施例を示す回路図である。
第４図はトランジスタのVCE‐IC特性の図である。第５
図は従来例を示す回路図である。 １……電源端、２……定電圧出力端、３……電源他端、
4,5,7,8,16,23,24,25,26……pnpトランジスタ、6,17…
…定電流源、9,11,13,14,29,30……抵抗、10,12,15,18,
19,20,21,27,28……npnトランジスタ、22……定電圧
源。
図，第３図は本発明の他の実施例を示す回路図である。
第４図はトランジスタのVCE‐IC特性の図である。第５
図は従来例を示す回路図である。 １……電源端、２……定電圧出力端、３……電源他端、
4,5,7,8,16,23,24,25,26……pnpトランジスタ、6,17…
…定電流源、9,11,13,14,29,30……抵抗、10,12,15,18,
19,20,21,27,28……npnトランジスタ、22……定電圧
源。
フロントページの続き (56)参考文献 特開 昭50−121763（ＪＰ，Ａ) 特開 昭57−8818（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１の電源端子と第１の節点との間にコレ
クタ・エミッタ導電路が接続された第１のトランジスタ
と、前記第１の電源端子と第２の節点との間に設けられ
ベースが前記第２の節点と前記第１のトランジスタのベ
ースとに電気的に接続された第２のトランジスタと、前
記第１の節点と第３の節点との間にコレクタ・エミッタ
が接続された第３のトランジスタと、前記第２の節点と
第４の節点との間にコレクタ・エミッタが接続され、ベ
ースが前記第４の節点と前記第３のトランジスタのベー
スとに電気的に接続された第４のトランジスタと、前記
第３の節点と第２の電源端子との間に接続された定電圧
発生回路と、前記第４の節点と前記第２の電源端子との
間に接続された電流源とを有することを特徴とする定電
圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985088554U JPH0642252Y2 (ja) | 1985-06-12 | 1985-06-12 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985088554U JPH0642252Y2 (ja) | 1985-06-12 | 1985-06-12 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61204216U JPS61204216U (ja) | 1986-12-23 |
| JPH0642252Y2 true JPH0642252Y2 (ja) | 1994-11-02 |
Family
ID=30641807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985088554U Expired - Lifetime JPH0642252Y2 (ja) | 1985-06-12 | 1985-06-12 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642252Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2772962B2 (ja) * | 1988-11-30 | 1998-07-09 | オムロン株式会社 | 定電圧回路およびそれを利用した直流２線式センサ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7403202A (nl) * | 1974-03-11 | 1975-09-15 | Philips Nv | Stroomstabilisatieschakeling. |
| IT1209219B (it) * | 1980-05-12 | 1989-07-16 | Ora Sgs Microelettronica Spa S | Circuito a specchio di corrente ad alta impedenza di uscita a bassa 'perdita di tensione'. |
| JPS58147017U (ja) * | 1982-03-25 | 1983-10-03 | ソニー株式会社 | 電圧選択回路 |
-
1985
- 1985-06-12 JP JP1985088554U patent/JPH0642252Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61204216U (ja) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4491780A (en) | Temperature compensated voltage reference circuit | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPH0365716A (ja) | 定電圧回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JPH08339232A (ja) | 基準電圧回路 | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0413692Y2 (ja) | ||
| JP2897522B2 (ja) | カレントミラー回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH0546096Y2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6145625Y2 (ja) | ||
| JPS63182723A (ja) | 基準電圧発生回路 | |
| JPS5924195Y2 (ja) | トランジスタ回路 | |
| JPH0518288B2 (ja) | ||
| JPH026684Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH08102627A (ja) | 半導体集積回路 | |
| JPS6158073B2 (ja) | ||
| JPH0827673B2 (ja) | 定電圧回路 |