[go: up one dir, main page]

JPH063896B2 - デジタル符号変換回路 - Google Patents

デジタル符号変換回路

Info

Publication number
JPH063896B2
JPH063896B2 JP60031405A JP3140585A JPH063896B2 JP H063896 B2 JPH063896 B2 JP H063896B2 JP 60031405 A JP60031405 A JP 60031405A JP 3140585 A JP3140585 A JP 3140585A JP H063896 B2 JPH063896 B2 JP H063896B2
Authority
JP
Japan
Prior art keywords
signal
circuit
frame synchronization
end system
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60031405A
Other languages
English (en)
Other versions
JPS61192141A (ja
Inventor
正博 中嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60031405A priority Critical patent/JPH063896B2/ja
Publication of JPS61192141A publication Critical patent/JPS61192141A/ja
Publication of JPH063896B2 publication Critical patent/JPH063896B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル符号変換回路を持つ端局用装置を連続
して設置する端局中継局においてのデジタル信号の符号
変換回路、特に各段区間で同じスクランブルパターンを
採用している場合の受端系のデジタル符号変換回路に関
するものである。
〔従来技術とその問題点〕
上記の端局中継局においてのデジタル信号の符号変換回
路には送端系と受端系の2つの符号変換回路があり、中
間に伝送路を挟んで1段の伝送路区間を形成する。次段
区間との接続は、直接にまたは短い接続線を介して行わ
れる。本発明はその受端系の符号変換回路に関するもの
であるが、次に従来技術による符号変換装置を説明する
に当って、技術的内容を明確にするために送端系のもの
についても説明する。
第2図は従来のデジタル符号変換回路の1段区間分のブ
ロック図であって、(A)は送端系、(B)は受端系をそれぞ
れあらわしている。送端系(A)において、搬送波端局装
置または前段伝送路区間から受けた信号aは、スタッフ
ィング回路11、送端系タイミング発生回路12によ
り、同期化に必要なタイミング信号bと共にデジタル同
期化変換が行われ、伝送路周波数に同期化された信号c
は、スクランブル回路13でタイミング発生回路12か
ら発生するスクランブルパターンdでスクランブルさ
れ、スクランブルされた信号eは変調器・送信機14を
経て図示してない伝送路に信号fとして送出される。こ
のスクランブルを行うのは、受端系(B)でのタイミング
抽出を容易にする為また変調後のスペクトラムを平滑化
する為である。
次に受端系(B)においては、伝送路から受信した信号f
は、受信機・復調器15を経て送端側の信号eに等しい
復調信号gとなってフレーム同期回路16に入力され
る。フレーム同期回路16では、送端系でのスクランブ
ルパターン信号位置およびスタッフィングに必要な同期
化変換信号位置を知る為に、フレーム同期が確立され
る。このフレーム同期の確立されたフレーム同期信号h
により受端系タイミング発生回路17が制御され、送端
系タイミング発生回路12と同期したタイミング信号i
及びデスクランブルパターンjが発生される。同時に復
調信号gは、デスクランブル回路18によりデスクラン
ブルパターンjとデスクランブルされて送端系のスタッ
フィング回路出力信号cと同一信号kに復元され、デス
タッフィング回路19に入力される。デスタッフィング
回路19は受端系タイミング発生回路23からのタイミ
ング信号iにより送端系のスタッフィング回路11の逆
操作が行われ、入力信号aが復元され、次段区間の送端
部((A)相当)に直接または接続線を介し出力信号l
として送出される。なおこの接続線は同一机上内、また
は同一室内程度の短いものである。
上記の信号伝送において、伝送路障害特に復調信号gが
一定論理値“1”または“0”になるかあるいは著しく
マーク率がかた寄った信号列になる様な障害が発生した
場合、例えば、復調器内回路障害による出力断状態、受
信機障害に因る復調器入力搬送波信号断状態、変調器ま
たは送信機障害による無変調波信号伝送状態などの構成
機器を含む伝送路の障害が発生した場合、フレーム同期
回路16ではフレーム同期が確立せず、受端系タイミン
グ発生回路17を制御することができなくなる。この時
受端系タイミング発生回路17は送端系タイミング発生
回路12とは同期関係にない独自のタイミング発生回路
として動作する為、復調信号gにデスクランブルを行っ
たデスクランブル回路出力信号kは、送端系スクランブ
ルパターンdに著しく酷似する。復調信号gが一定論理
値“0”または“1”ならば、送端系スクランブルパタ
ーンと同一か反転した信号となる。
上記の様な信号がデスタッフィング回路19を経て出力
信号lとして次段伝送路区間に送出された場合、各段の
区間に於いて同じスクランブルパターンを採用している
ので、次段伝送路区間の送端系におけるスクランブル機
能によりスクランブル回路出力信号が(第2図(A)の
出力信号eに相当)が一定論理値あるいは著しくマーク
率がかた寄った信号系列になる。すなわちスクランブル
機能の消失になる。従ってこの様な信号系列により変調
を行った場合、次段伝送路区間の受端系でのタイミング
抽出が不可能になり、伝送路障害を引き起こすことにな
り、また次段伝送路区間の信号スペクトラムも著しくゆ
がみことになる。すなわち、単に伝送されたデータが意
味がなくなるだけでなく、伝送路の障害が誘発される結
果になりタイミング抽出が確実に行われなくなる。
なお、システム構成が区間によってスクランブルのパタ
ーンが異なるようになっていれば上のような問題は起こ
らないが、実際に使用されている構成では殆ど共通のス
クランブルパターンが採用されている。
〔発明の目的〕
したがって本発明の目的は、各段区間において同じスク
ランブルパターンを採用しているデジタル符号変換回路
において、従属接続されるデジタル伝送路の前段区間に
おける伝送路障害により次段区間の伝送路障害を誘発す
ることを禁止できるデジタル符号変換回路を提供するこ
とにある。
〔発明の構成〕
本発明の回路は上記の目的を達成するために、前段区間
の伝送路障害が発生した場合、受端系デジタル符号変換
回路出力信号を次段区間の送端系デジタル符号変換回路
に影響を与えない特定信号に変換するようにしたもので
ある。
すなわち本発明によれば、第1図の参照数字を参考まで
に付加すれば、送端系において各段区間共通のスクラン
ブルパターンでスクランブルされた信号を受信し復調す
る手段(21)と、復調された信号のフレーム同期をと
るフレーム同期回路(22)と、フレーム同期が取られ
るたびに受端系タイミング信号およびデスクランブルパ
ターンを発する手段(23)と、前記復調信号を前記デ
スクランブルパターンとデスクランブルする手段(2
4)と、前記デスクランブルされた信号を前記タイミン
グ信号によりデスタッフィングした信号を出力する手段
(25)とを有する受端系のデジタル符号変換回路にお
いて、前記フレーム同期回路でフレーム同期が外れたと
きに前記デスクランブルパターンとは異るパターンの特
定信号を発する機能(26)と、前記フレーム同期回路
でフレーム同期が取れているときは前記デスタッフィン
グされた信号を選択し、フレーム同期が外れたときは前
記特定信号を選択して回路出力とする切替機能(27)
とを付加して成ることを特徴とするデジタル符号変換回
路が得られる。
〔実施例〕
第1図は本発明の一実施例の構成を示すブロック図であ
る。受信機・復調器21、フレーム同期回路22、受端
系タイミング発生回路23、デスクランブル回路24、
及びデスタッフィング回路25から成る部分は第2図の
従来装置と同じあり、従ってその基本動作も第2図に示
す従来例と同一である。しかし本発明が従来のものと異
るのは、フレーム同期回路22でフレーム同期が確立し
ない場合、すなわち伝送路障害が発生した場合、フレー
ム同期回路22からフレーム同期外れ信号mを出力し
て、特定な信号を発生させる特定信号発生回路26を制
御して特定信号nを発生させることである。この時特定
信号nは当然のことながら送端系あるいは受端系タイミ
ング発生回路12,23のスクランブル/デスクランブ
ルパターン以外のパターンの信号とする必要があること
は言うまでもない。例えば101010…でもよく、ま
た1111…でもよい。更に例えば回路に9段のPNパ
ターン信号を用いる場合、他の段のPNパターン信号を
用いてもよい。一方フレーム同期外れ信号mの制御によ
り切替回路27でデスタッフィング回路出力信号lから
特定信号nに切替えて、次段伝送路区間に出力信号0と
して送出する。この信号0は次段伝送路区間の送端系ス
クランブル回路(第2図13に相当)におけるスクラン
ブル機能によりランダム化された信号系列になり、この
信号系列により変調動作が行われる。
以上説明した様に、伝送路障害が発生した場合、次段伝
送路区間への送出信号を受端系デジタル符号変換回路の
出力信号ではなく特定信号に変換する事により、次段に
送出される信号はデータとしての意味を成さなくなる
が、次段伝送路区間のスクランブル効果を保持し、前段
区間伝送路障害を次段伝送路区間に伝達しないデジタル
符号変換回路構成が可能となる。
なお上記の説明においては特定信号の発生回路26及び
切替回路27を用いたが、通常デスタッフィング回路2
5にはバッファメモリ回路が設けられている為、本バッ
ファメモリ出力をフレーム同期外れ信号mで制御する事
により、簡単に特定信号nを発生させる機能と切替回路
動作機能とを持たせることができる。また、以上におい
て説明した問題点は、相隣る区間が異なるスクランブル
/デスクランブルパターンを採用していれば起こらない
ものであるが、先にも説明したように、実際にはこの様
なシステムは一般には使用されていない。
〔発明の効果〕
以上説明したように、本発明によれば従属接続されるデ
ジタル伝送路の前段区間に伝送路障害が起っても次段区
間の伝送路障害を誘発しないようにすることができる。
【図面の簡単な説明】
第1図は本発明の一実施例である受端系のデジタル符号
変換回路のブロック図、第2図は従来のデジタル符号変
換回路の一例のブロック図である。 記号:11はスタッフィング回路、12は送端系タイミ
ング発生回路、13はスクランブル回路、14は変調器
・送信機、21は受信機・復調器、22はフレーム同期
回路、23は受端系タイミング発生回路、24はデスク
ランブル回路、25はデスタッフィング回路、26は特
定信号発生回路、27は切替回路をそれぞれあらわして
いる。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】送端系において各段区間共通のスクランブ
    ルパターンでスクランブルされた信号を受信し復調する
    手段と、復調された信号のフレーム同期をとるフレーム
    同期回路と、フレーム同期がとられる度に受端系タイミ
    ング信号およびデスクランブルパターンを発する手段
    と、前記復調信号を前記デスクランブルパターンとデス
    クランブルする手段と、前記デスクランブルされた信号
    を前記タイミング信号のよりデスタッフィングした信号
    を出力する手段とを有する受端系のデジタル符号変換回
    路に於いて、 前記フレーム同期回路でフレーム同期が外れたときに前
    記デスクランブルパターンとは異るパターンの特定信号
    を発する回路と、前記フレーム同期回路でフレーム同期
    が取れているときは前記デスタッフィングされた信号を
    選択し、フレーム同期が外れたときは前記特定信号を選
    択して回路出力とする切替回路とを付加して成ることを
    特徴とするディジタル符号変換回路。
JP60031405A 1985-02-21 1985-02-21 デジタル符号変換回路 Expired - Lifetime JPH063896B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60031405A JPH063896B2 (ja) 1985-02-21 1985-02-21 デジタル符号変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60031405A JPH063896B2 (ja) 1985-02-21 1985-02-21 デジタル符号変換回路

Publications (2)

Publication Number Publication Date
JPS61192141A JPS61192141A (ja) 1986-08-26
JPH063896B2 true JPH063896B2 (ja) 1994-01-12

Family

ID=12330346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60031405A Expired - Lifetime JPH063896B2 (ja) 1985-02-21 1985-02-21 デジタル符号変換回路

Country Status (1)

Country Link
JP (1) JPH063896B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199536A (ja) * 1987-02-13 1988-08-18 Nec Corp デイジタル符号変換装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729895B2 (ja) * 1972-06-16 1982-06-25
NL7710503A (nl) * 1977-09-27 1979-03-29 Philips Nv Digitaal transmissiestelsel.
JPS55127751A (en) * 1979-03-26 1980-10-02 Toshiba Corp Repeater
JPS6018041A (ja) * 1983-07-11 1985-01-30 Nissan Motor Co Ltd ル−プ型ネツトワ−クシステム

Also Published As

Publication number Publication date
JPS61192141A (ja) 1986-08-26

Similar Documents

Publication Publication Date Title
US3937882A (en) Full-duplex communication system on a two wire line
US3784743A (en) Parallel data scrambler
US4004100A (en) Group frame synchronization system
EP0166741A1 (en) DIGITAL COMMUNICATION SYSTEM.
EP0159720A2 (en) Bidirectional digital signal communication system
US4396946A (en) Transmission of data with a video signal
GB2140656A (en) Television transmission system
US4398062A (en) Apparatus for privacy transmission in system having bandwidth constraint
JPH0522281A (ja) 秘話装置
US4837821A (en) Signal transmission system having encoder/decoder without frame synchronization signal
EP0131983B1 (en) Secure television transmission system
JPH063896B2 (ja) デジタル符号変換回路
US4015204A (en) Method of telecommunications
US5029210A (en) Cooperative communication system
US4651205A (en) Television transmission system
WO1983003731A1 (en) Audio scrambler utilizing an auxiliary channel for synchronizing the descrambler
JP3331450B2 (ja) ループバック機能付き通信装置およびループバック機能付き変復調装置
JPS63308490A (ja) デ−タ信号伝送システム
JP2784051B2 (ja) ディジタル無線通信方式
KR920007079B1 (ko) 디지탈 전화기의 인크립션과 디크립션회로
JPS6231229A (ja) 中継装置
JPH0363860B2 (ja)
US20030123592A1 (en) Clock and data recovery unit
JPS6039944A (ja) スクランブラ重畳方法
JPS6150434A (ja) デイジタル型秘話電話機