JPH0638441Y2 - 面実装用ハイブリッドicの実装構造 - Google Patents
面実装用ハイブリッドicの実装構造Info
- Publication number
- JPH0638441Y2 JPH0638441Y2 JP1987198506U JP19850687U JPH0638441Y2 JP H0638441 Y2 JPH0638441 Y2 JP H0638441Y2 JP 1987198506 U JP1987198506 U JP 1987198506U JP 19850687 U JP19850687 U JP 19850687U JP H0638441 Y2 JPH0638441 Y2 JP H0638441Y2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- hybrid
- back surface
- conductor pattern
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 52
- 239000004020 conductor Substances 0.000 claims description 29
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000011521 glass Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【考案の詳細な説明】 (イ)産業上の利用分野 この考案は、面実装型のハイブリッドICの実装構造に関
する。
する。
(ロ)従来の技術 従来、アルミナセラミックやガラス布基材エポキシ樹脂
等のハイブリッドICの基板に搭載するコンデンサ,ダイ
オード,IC等の電子部品の超小型化に伴い、ハイブリッ
ドIC自体の小型化,高密度化にも要求されている。この
高密度化を達成するため、その高さ方向を高密度化する
実装形態として例えば実開昭57-10760号に開示される平
面実装形態が知られている。
等のハイブリッドICの基板に搭載するコンデンサ,ダイ
オード,IC等の電子部品の超小型化に伴い、ハイブリッ
ドIC自体の小型化,高密度化にも要求されている。この
高密度化を達成するため、その高さ方向を高密度化する
実装形態として例えば実開昭57-10760号に開示される平
面実装形態が知られている。
前記従来の面実装形態のハイブリッドICでは、その第3
図および第4図に示されるように、ハイブリッド基板の
外周縁に切欠状のスルーホールを複数形成し、この各ス
ルーホールに前記基板表面に実装した電子部品の配線を
延在し、前記基板裏面をメイン基板の表面に直接配置し
たのち、前記スルーホール箇所でハイブリッドICの配線
とメイン基板の接続ランドとを半田で接続するものであ
った。
図および第4図に示されるように、ハイブリッド基板の
外周縁に切欠状のスルーホールを複数形成し、この各ス
ルーホールに前記基板表面に実装した電子部品の配線を
延在し、前記基板裏面をメイン基板の表面に直接配置し
たのち、前記スルーホール箇所でハイブリッドICの配線
とメイン基板の接続ランドとを半田で接続するものであ
った。
(ハ)考案が解決しようとする問題点 上記従来の面実装用ハイブリッドICでは、スルーホール
を利用してメイン基板と接続するものであったため、以
下に詳述するようにハイブリッドICの表面のみにしか電
子部品を実装できないことから十分な高密度化が達成で
きない問題があった。
を利用してメイン基板と接続するものであったため、以
下に詳述するようにハイブリッドICの表面のみにしか電
子部品を実装できないことから十分な高密度化が達成で
きない問題があった。
例えば実開昭59-20645号の第1図および第2図には、ハ
イブリッドICの基板の表裏両面に複数の電子部品を高密
度実装することが開示されているが、このものは、前記
基板の周縁から下方に外部導出用リードを複数設け、前
記リードをメイン基板等の他の回路基板に実装する構造
であるから、前記基板と回路基板との間に不必要な間隔
が形成されるばかりか、自動実装の場合、前記リードを
メイン基板の実装孔に装入する関係上、リードが複数に
なればなるほどリード曲がり等の問題から実装困難とな
る。したがって、現在では平面実装が主流となりつつあ
る。
イブリッドICの基板の表裏両面に複数の電子部品を高密
度実装することが開示されているが、このものは、前記
基板の周縁から下方に外部導出用リードを複数設け、前
記リードをメイン基板等の他の回路基板に実装する構造
であるから、前記基板と回路基板との間に不必要な間隔
が形成されるばかりか、自動実装の場合、前記リードを
メイン基板の実装孔に装入する関係上、リードが複数に
なればなるほどリード曲がり等の問題から実装困難とな
る。したがって、現在では平面実装が主流となりつつあ
る。
しかしながら、上記従来の面実装用ハイブリットICで
は、スルーホールを利用して回路基板に直接にハイブリ
ッドICの基板を実装するものであるから、前記回路基板
と基板との間に他の電子部品を実装し得るスペースを確
保できない問題があった。
は、スルーホールを利用して回路基板に直接にハイブリ
ッドICの基板を実装するものであるから、前記回路基板
と基板との間に他の電子部品を実装し得るスペースを確
保できない問題があった。
また、たとえ基板裏面に電子部品を適宜埋設するなどし
て裏面実装したとしても、回路基板と基板とのスペース
が極めて小さいか、接触状態となるため、長期使用や多
湿雰囲気中で使用する場合、回路基板と基板との間に露
結等により水分が侵入して裏面配線や電子部品がシヨー
トしたり、腐食、酸化などして製品不良となる問題があ
った。
て裏面実装したとしても、回路基板と基板とのスペース
が極めて小さいか、接触状態となるため、長期使用や多
湿雰囲気中で使用する場合、回路基板と基板との間に露
結等により水分が侵入して裏面配線や電子部品がシヨー
トしたり、腐食、酸化などして製品不良となる問題があ
った。
本考案は上記問題を解消し、ハイブリットIC基板の表裏
両面に電子部品を実装し高密度化を達成し得る面実装ハ
イブリットICの実装構造を提供することを目的とする。
両面に電子部品を実装し高密度化を達成し得る面実装ハ
イブリットICの実装構造を提供することを目的とする。
(ニ)課題を解決するための手段 上記問題点を解決するため、この考案は、複数の電子部
品が実装される絶縁基板と、この絶縁基板の側縁部に電
極を設け、該電極をメイン基板上の第1導体パターンに
接続する面実装用ハイブリッドICの実装構造であって、
前記絶縁基板の表裏両面には、それぞれ第2導体パター
ンを形成するとともに、この表裏両面の第2導体パター
ンにそれぞれ電子部品を実装し、少なくとも前記絶縁基
板の裏面の電子部品および第2導体パターンを絶縁保護
膜で被覆する一方、前記第2導体パターンと接続する電
極を少なくとも絶縁基板の裏面に膜状形成し、この裏面
電極の厚みHと第1導体パターンの厚みhとの和が前記
絶縁基板の裏面と絶縁保護膜の表面とでなす厚みS以上
の構成とするものである。
品が実装される絶縁基板と、この絶縁基板の側縁部に電
極を設け、該電極をメイン基板上の第1導体パターンに
接続する面実装用ハイブリッドICの実装構造であって、
前記絶縁基板の表裏両面には、それぞれ第2導体パター
ンを形成するとともに、この表裏両面の第2導体パター
ンにそれぞれ電子部品を実装し、少なくとも前記絶縁基
板の裏面の電子部品および第2導体パターンを絶縁保護
膜で被覆する一方、前記第2導体パターンと接続する電
極を少なくとも絶縁基板の裏面に膜状形成し、この裏面
電極の厚みHと第1導体パターンの厚みhとの和が前記
絶縁基板の裏面と絶縁保護膜の表面とでなす厚みS以上
の構成とするものである。
(ホ)作用および効果 この考案の面実装用ハイブリッドICの実装構造によれ
ば、電極である第2導体パターンを少なくとも絶縁基板
の裏面に膜状形成し、この裏面に形成した前記第2導体
パターンの厚みHと第1導体パターンの厚みhとの和が
前記絶縁基板の裏面と絶縁保護膜の表面とでなす厚みS
以上としてあるから、メイン基板と絶縁基板裏面との間
に電子部品を実装するスペースを確保できる。
ば、電極である第2導体パターンを少なくとも絶縁基板
の裏面に膜状形成し、この裏面に形成した前記第2導体
パターンの厚みHと第1導体パターンの厚みhとの和が
前記絶縁基板の裏面と絶縁保護膜の表面とでなす厚みS
以上としてあるから、メイン基板と絶縁基板裏面との間
に電子部品を実装するスペースを確保できる。
また、裏面に実装する電子部品および第2導体パターン
を絶縁保護膜で被覆する構成を採用しているから、長期
使用や多湿雰囲気中で使用して、例え絶縁基板裏面とメ
イン基板との間に水分が結露した場合でも裏面の第2導
体パターンや電子部品がシヨートするなどの虞を回避で
きる。
を絶縁保護膜で被覆する構成を採用しているから、長期
使用や多湿雰囲気中で使用して、例え絶縁基板裏面とメ
イン基板との間に水分が結露した場合でも裏面の第2導
体パターンや電子部品がシヨートするなどの虞を回避で
きる。
(ヘ)実施例 〈第1実施例〉 この考案の第1実施例を第1図および第2図に基づいて
以下に説明する。
以下に説明する。
第1図は、この実施例に係わるハイブリッドICの中央縦
断面図、第2図は、同ハイブリッドICの外観斜視図であ
る。
断面図、第2図は、同ハイブリッドICの外観斜視図であ
る。
2は、アルミナセラミックよりなる長方形形状の絶縁基
板である。この絶縁基板2の両面2a、2bには、それぞれ
印刷により第2導体パターン,(図示せず)が形成され
ている。絶縁基板2の表面2aには、チップ状の電子部品
3a、3b、3c等が実装される。一方、絶縁基板2の裏面2b
には、印刷抵抗3d、3eが形成されている。絶縁基板2の
裏面2bに、印刷抵抗3d、3eを電子部品として形成するの
は、もし、通常のチップ部品を実装したならば、メイン
基板7に装着した時に、電極4の裏面電極4a厚みHとと
メイン基板7上の第1導体パターンのパッド8厚みとの
和が、前記絶縁基板2の裏面2bと絶縁保護膜とでなす厚
みSより小さくなり、パッド8と裏面電極4aを半田付け
することが困難となるからである。
板である。この絶縁基板2の両面2a、2bには、それぞれ
印刷により第2導体パターン,(図示せず)が形成され
ている。絶縁基板2の表面2aには、チップ状の電子部品
3a、3b、3c等が実装される。一方、絶縁基板2の裏面2b
には、印刷抵抗3d、3eが形成されている。絶縁基板2の
裏面2bに、印刷抵抗3d、3eを電子部品として形成するの
は、もし、通常のチップ部品を実装したならば、メイン
基板7に装着した時に、電極4の裏面電極4a厚みHとと
メイン基板7上の第1導体パターンのパッド8厚みとの
和が、前記絶縁基板2の裏面2bと絶縁保護膜とでなす厚
みSより小さくなり、パッド8と裏面電極4aを半田付け
することが困難となるからである。
絶縁基板2の側縁部2cには、電極4が列設されている。
各電極4は、内側がパラジウム−銀系厚膜、外側が半田
めっき膜よりなる二重構造であり、前記図示しない第1
導体パターンが接続している。なお、第2図に示す2d
は、方向指示用の切欠部である。
各電極4は、内側がパラジウム−銀系厚膜、外側が半田
めっき膜よりなる二重構造であり、前記図示しない第1
導体パターンが接続している。なお、第2図に示す2d
は、方向指示用の切欠部である。
絶縁基板2の表面2aは、ディップによりモールド層(絶
縁保護膜)5が形成され、絶縁基板2表面2aの第2導体
パターンと電子部品3a、3b、3c等が被覆される。モール
ド層5の表面5aは平坦とされ、自動実装機によるチャッ
キングを容易としている。
縁保護膜)5が形成され、絶縁基板2表面2aの第2導体
パターンと電子部品3a、3b、3c等が被覆される。モール
ド層5の表面5aは平坦とされ、自動実装機によるチャッ
キングを容易としている。
一方、絶縁基板2の裏面2bは、ガラスパッシベーシヨン
によりガラス層(絶縁保護膜)6が形成され、絶縁基板
2裏面2bの第2導体パターンと印刷抵抗3d、3eが被覆さ
れる。これは、絶縁基板2の裏面2bの第2導体パターン
と、メイン基板7上の第1導体パターンを絶縁するため
のものである。
によりガラス層(絶縁保護膜)6が形成され、絶縁基板
2裏面2bの第2導体パターンと印刷抵抗3d、3eが被覆さ
れる。これは、絶縁基板2の裏面2bの第2導体パターン
と、メイン基板7上の第1導体パターンを絶縁するため
のものである。
この実施例ハイブリッドICのメイン基板7への装着を説
明する。メイン基板7上には、ハイブリッドIC1の各裏
面電極4aに対応する第2導体パターンの適宜位置に、パ
ッド8が形成されている。(第1図参照) ハイブリッドIC1は、自動実装機(図示せず)により、
メイン基板7上へ実装される。この時、各パッド8上に
裏面電極4aが接する。そして裏面電極4aとパッド8は、
リフローにより半田付けされて、ハイブリッドIC1がメ
イン基板7上の回路と接続される。
明する。メイン基板7上には、ハイブリッドIC1の各裏
面電極4aに対応する第2導体パターンの適宜位置に、パ
ッド8が形成されている。(第1図参照) ハイブリッドIC1は、自動実装機(図示せず)により、
メイン基板7上へ実装される。この時、各パッド8上に
裏面電極4aが接する。そして裏面電極4aとパッド8は、
リフローにより半田付けされて、ハイブリッドIC1がメ
イン基板7上の回路と接続される。
〈第2実施例〉 この考案の第2の実施例を第3図および第4図に基づい
て以下に説明する。
て以下に説明する。
第3図は、この実施例ハイブリッドIC11の中央縦断面
図、第4図は、同ハイブリッドIC11の外観斜視図であ
る。
図、第4図は、同ハイブリッドIC11の外観斜視図であ
る。
12は、アルミナセラミックよりなる絶縁基板である。こ
の絶縁基板12表面12a及び裏面12bには、図示しない第2
導体パターンがそれぞれ印刷により形成されている。
の絶縁基板12表面12a及び裏面12bには、図示しない第2
導体パターンがそれぞれ印刷により形成されている。
絶縁基板12の表面12aには、電子部品13a、13b、13c、13
d等が実装される。但し表面12aの中央部には、電子部品
は実装しない。一方、絶縁基板12の裏面12bには、印刷
抵抗13e、13fが形成されている。絶縁基板12の側縁部12
cには、第1の実施例と同様の電極14が前記絶縁基板12
の表裏なわたり列設されている。14aは裏面電極であ
る。また、12dは、方向指示用の切欠きである。
d等が実装される。但し表面12aの中央部には、電子部品
は実装しない。一方、絶縁基板12の裏面12bには、印刷
抵抗13e、13fが形成されている。絶縁基板12の側縁部12
cには、第1の実施例と同様の電極14が前記絶縁基板12
の表裏なわたり列設されている。14aは裏面電極であ
る。また、12dは、方向指示用の切欠きである。
絶縁基板12の表面12aには、モールド層15が形成され、
第2導体パターン及び電子部品13a、13b、13c、13dが被
覆される。絶縁基板12の表面12a中央部には電子部品が
実装されていないので、モールド層15の中央部は平坦な
チャッキングエリア15aとされる。これに対して、絶縁
基板12の裏面12bは、第1の実施例と同様ガラス層16で
被覆される。
第2導体パターン及び電子部品13a、13b、13c、13dが被
覆される。絶縁基板12の表面12a中央部には電子部品が
実装されていないので、モールド層15の中央部は平坦な
チャッキングエリア15aとされる。これに対して、絶縁
基板12の裏面12bは、第1の実施例と同様ガラス層16で
被覆される。
この実施例ハイブリッドIC11は、チャッキングエリア15
aをチャックされて、メイン基板上に実装される。その
他の点は、第1の実施例と全く同様である。
aをチャックされて、メイン基板上に実装される。その
他の点は、第1の実施例と全く同様である。
第1図は、この考案の第1実施例に係るハイブリッドIC
の中央縦断面図、第2図は、同ハイブリッドICの外観斜
視図、第3図は、この考案の第1実施例に係るハイブリ
ッドICの中央縦断面図、第4図は、同ハイブリッドICの
外観斜視図同サーマルヘッドの縦断面図である。 1・11:ハイブリッドIC、 2・12:絶縁基板、 3a・3b・3c・13a・13b・13c・13d:電子部品、 3d・3e・13e・13f:印刷抵抗、 4・14:電極、 6・16:ガラス層、 H:電極厚み h:第1導体パターンの厚み S:絶縁基板の裏面と絶縁保護膜と表面とでなす厚み。
の中央縦断面図、第2図は、同ハイブリッドICの外観斜
視図、第3図は、この考案の第1実施例に係るハイブリ
ッドICの中央縦断面図、第4図は、同ハイブリッドICの
外観斜視図同サーマルヘッドの縦断面図である。 1・11:ハイブリッドIC、 2・12:絶縁基板、 3a・3b・3c・13a・13b・13c・13d:電子部品、 3d・3e・13e・13f:印刷抵抗、 4・14:電極、 6・16:ガラス層、 H:電極厚み h:第1導体パターンの厚み S:絶縁基板の裏面と絶縁保護膜と表面とでなす厚み。
Claims (1)
- 【請求項1】複数の電子部品が実装される絶縁基板と、
この絶縁基板の側縁部に電極を設け、該電極をメイン基
板上の第1導体パターンに接続する面実装用ハイブリッ
ドICの実装構造であって、 前記絶縁基板の表裏両面には、それぞれ第2導体パター
ンを形成するとともに、この表裏両面の第2導体パター
ンにそれぞれ電子部品を実装し、少なくとも前記絶縁基
板の裏面の電子部品および第2導体パターンを絶縁保護
膜で被覆する一方、前記第2導体パターンと接続する電
極を少なくとも絶縁基板の裏面に膜状形成し、この裏面
電極の厚みHと第1導体パターンの厚みhとの和が前記
絶縁基板の裏面と絶縁保護膜の表面とでなす厚みS以上
とすることを特徴とする面実装用ハイブリッドICの実装
構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987198506U JPH0638441Y2 (ja) | 1987-12-25 | 1987-12-25 | 面実装用ハイブリッドicの実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1987198506U JPH0638441Y2 (ja) | 1987-12-25 | 1987-12-25 | 面実装用ハイブリッドicの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01104069U JPH01104069U (ja) | 1989-07-13 |
JPH0638441Y2 true JPH0638441Y2 (ja) | 1994-10-05 |
Family
ID=31489011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1987198506U Expired - Lifetime JPH0638441Y2 (ja) | 1987-12-25 | 1987-12-25 | 面実装用ハイブリッドicの実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0638441Y2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5741837A (en) * | 1980-08-27 | 1982-03-09 | Sumitomo Heavy Ind Ltd | Pipe end drawing apparatus in steel pipe manufacturing mill |
-
1987
- 1987-12-25 JP JP1987198506U patent/JPH0638441Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01104069U (ja) | 1989-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0638441Y2 (ja) | 面実装用ハイブリッドicの実装構造 | |
JPS5999794A (ja) | 厚膜回路装置 | |
JPH05335438A (ja) | リードレスチップキャリア | |
JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
JP2705154B2 (ja) | プリント配線板の製造方法 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH0611531Y2 (ja) | 回路基板装置 | |
JPH0514541Y2 (ja) | ||
JPH0543488Y2 (ja) | ||
JPH0613741A (ja) | 表面実装部品用回路基板 | |
JPH0423322Y2 (ja) | ||
JPH0389589A (ja) | プリント配線板 | |
JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
JP2562259Y2 (ja) | ベアチップを取付けたハイブリッドic | |
JPS63158896A (ja) | 内部配線と表面配線の接続方法 | |
JPS62216292A (ja) | メツキ厚測定パツド付きプリント配線板 | |
JPS58191661U (ja) | プリント板 | |
JPS58168170U (ja) | プリント基板 | |
JPS6134728U (ja) | シ−ト状コンデンサ | |
JPS60106363U (ja) | プリント配線基板 | |
JPS60172361U (ja) | プリント基板 | |
JPS6260288A (ja) | スル−ホ−ルを有する配線基板 | |
JPS62128667U (ja) | ||
JPS58182455U (ja) | プリント板 | |
JPS6155931A (ja) | 厚膜混成集積回路装置の製造方法 |