JPH0638363A - 出力ドライバ回路 - Google Patents

Abstract

(57)【要約】 【目的】 電源ショート時の過電流を抑えることができ
るとともに、ドロップ電圧を低く抑えても過電流検出精
度の低下がない出力ドライバ回路を得ることを目的とす
る。 【構成】 電源−接地間に直列接続されたトランジスタ
ＭＰ1 ，ＭＮ3 とからなる定電流回路を設け、過電流検
出時にドライバトランジスタＭＮ2 のソース・ゲート間
電圧を電源電位ＶDDよりも低い電圧に固定して、飽和時
に電流を低く抑える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は出力ドライバ回路に関
し、ＬＡＮ（Local Area Network）伝送路などのバスラ
インを駆動する出力ドライバ回路に関するものである。

【０００２】

【従来の技術】図７は単体のドライブトランジスタによ
り構成された従来の過電流保護機能付き出力ドライバ回
路の構成図であり、図において、１は負荷回路であるＬ
ＡＮ伝送路等のバスラインＬ1 （２）を駆動するための
ドライバ部である。３はドライバ部１のオン・オフ動作
を制御するためのスイッチング部、４は上記ドライバ部
１に過大な電流が流れた時に、上記スイッチング部３を
制御して上記ドライバ部１を保護する過電流保護部であ
る。

【０００３】さらに詳述すると、上記ドライバ部１は終
端抵抗Ｒ4 を介して電源電圧ＶDDにそのソースが接続さ
れたＮＭＯＳトランジスタＭＮ5 （ドライブトランジス
タ）により構成され、終端抵抗Ｒ4 とＮＭＯＳトランジ
スタＭＮ5 との間の出力端子Ｔ1 には負荷であるバスラ
インＬ1 （２）が接続されている。

【０００４】また、上記スイッチング部３は、一方の入
力に入力端子Ｔ1 が接続され、その出力が上記ＮＭＯＳ
トランジスタＭＮ5 のゲートに接続されたＮＯＲゲート
Ｇ4によって構成されている。

【０００５】さらに上記過電流保護部４は、上記ＮＭＯ
ＳトランジスタＭＮ5 のドレインに接続され、ドレイン
電流を電圧に変換する抵抗Ｒ2 と、変換されたドレイン
電圧と、基準電圧入力端子Ｔ2 へ入力される基準電圧と
を比較するコンパレータＣＰ1 とから構成され、コンパ
レータＣＰ1 の出力は上記スイッチング部３のＮＯＲゲ
ートＧ4 の他方端子へ入力されている。

【０００６】次に動作について説明する。入力端子Ｔ1
に“Ｈ”が入力されているとき、ＮＯＲゲートＧ4 の出
力は“Ｌ”なのでトランジスタＭＮ5 はオフしており、
出力端子Ｔ3 には電流が流れないため、バスラインＬ1
は終端抵抗Ｒ4 により“Ｈ”レベルとなる。以下、この
ようにドライブトランジスタが非導通となっている状態
をドライバ回路オフ時と言う。

【０００７】一方、入力端子Ｔ1 が“Ｌ”になると、ト
ランジスタＭＮ5 がオン（ドライバ回路オン）して、出
力端子Ｔ3 に電流が流れ、抵抗Ｒ2 によって所定の電圧
降下が生じる。この時、コンパレータＣＰ1 の比較入力
端子に入力されるトランジスタＭＮ5 の出力電圧は、基
準電圧入力端子Ｔ2 に与えられている電圧より低くなる
ように設定されているため、コンパレータＣＰ1 から
“Ｌ”レベルが出力され、従ってＮＯＲゲートＧ4 には
共に“Ｌ”が入力されることとなり、その出力は“Ｈ”
となりトランジスタＭＮ5 はオンした状態に維持され
る。これによりバスラインＬ1 に供給されていた電流が
ドライバ回路側に流れて、バスラインＬ1 はドライバ回
路による電圧降下を受けて“Ｌ”レベルとなる。

【０００８】このとき、通常はバスラインＬ1 の終端抵
抗Ｒ4 による電流がトランジスタＭＮ5 に流れ、抵抗Ｒ
2 による電圧降下はコンパレータＣＰ2 の基準電圧を越
えないようになっているが、何らかの原因で出力端子Ｔ
3 又はバスラインＬ1 が電源電圧ＶDDとショートした
時、トランジスタＭＮ5 には通常よりも大きな電流が流
れ、抵抗Ｒ2 にて検出される電圧がコンパレータＣＰ2
の基準電圧を越え、コンパレータＣＰ2 の出力が“Ｈ”
に反転してＮＯＲゲートＧ4 に“Ｈ”が入力するため、
該ＮＯＲゲートＧ4 の出力は“Ｌ”となりトランジスタ
ＭＮ５をオフする。このようにして、トランジスタＭＮ
5 に過大な電流が流れて出力ドライバ回路が破損するの
を保護している。

【０００９】

【発明が解決しようとする課題】従来の出力ドライバ回
路は以上のように構成されており、過電流を抵抗の電圧
降下の大きさにより検出しているので、ドライバ回路を
集積化した時、電源ショート時に、電源電圧ＶDDからド
ライブトランジスタまでのアルミ配線に、図３の点線に
示すような大きな電流が流れることとなる為、アルミ配
線が断線して動作不能となったり、またエレクトロマイ
グレーションによる信頼性の低下を招くという問題点が
あった。

【００１０】また、駆動時の電位レベルの変化の小さい
バスラインを駆動する場合には、ドライバ回路による電
圧ドロップを小さくする必要があることから、過電流を
検出するために用いられている抵抗の値を数Ω以下の小
さなものとする必要があるが、このような抵抗を精度よ
く製造することは難しく、従って抵抗値のバラツキに起
因して過電流の検出精度が低下するという問題点があっ
た。

【００１１】この発明は上記のような問題点に鑑みてな
されたもので、電源ショート時の過電流を抑えることが
できるとともに、容易に精度よく過電流を検出すること
ができる出力ドライバ回路を得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る過電流保
護機能付き出力ドライバ回路は、ドライブトランジスタ
の出力電圧を検知して、基準値を越える電流が該ドライ
ブトランジスタに流れたときに、該ドライブトランジス
タのソース・ゲート間電圧を固定して該ドライブトラン
ジスタを流れる電流を規制する第１の制御手段と、上記
ドライブトランジスタの出力電圧の変化を受けて、上記
ドライブトランジスタを非導通とする第２の制御手段と
からなる過電流保護部を備えたものである。

【００１３】

【作用】この発明においては、ドライブトランジスタの
出力電圧がある値以上の時、第１の制御手段によりドラ
イブトランジスタのゲート電圧が一定に固定され、飽和
時の電流に相当する電流が低く抑えられ、電源ショート
時などの過電流時にドライブトランジスタに流れる電流
を小さくすることができる。

【００１４】

【実施例】以下、この発明の実施例を図について説明す
る。 実施例１．図１は本発明の第１の実施例による出力ドラ
イバ回路の構成図であり、図７と同一符号は同一または
相当部分を示し、図において、Ｇ1 はスイッチング部３
０を構成するＮＡＮＤゲートである。ＭＮ4 はトランジ
スタＭＮ2 のドレインと接地との間に接続されたＮＭＯ
Ｓトランジスタであり、そのゲートには上記ＮＡＮＤゲ
ートＧ1 の出力がインバータＧ2 を介して入力されてお
り、これら、トランジスタＭＮ4 ，トランジスタＭＮ2
，終端抵抗Ｒ4 ，電源電圧ＶDD，インバータＧ2 によ
ってドライバ部１０が構成されている。また、ＭＰ1,Ｍ
Ｎ3 は電源−接地間に直列接続されたＰＭＯＳ及びＮＭ
ＯＳトランジスタであり、上記ＮＡＮＤゲートＧ1 の出
力がＰＭＯＳトランジスタＭＰ1 のゲートに入力されて
いる。またこれら直列接続されたトランジスタの共通接
続点であるノードＮ2 はコンパレータＣＰ1 の比較電圧
入力端子に接続されるとともにドライバ部１０のトラン
ジスタＭＮ2 のゲートに接続されている。また上記トラ
ンジスタＭＮ3 のゲートは、ドライバ部１０のトランジ
スタＭＮ2,トランジスタＭＮ4 の共通接続点に接続され
ている。このようにしてトランジスタＭＰ1 ，トランジ
スタＭＮ3 ，コンパレータＣＰ1 からなる過電流保護回
路部４０が構成されている。

【００１５】次に上記各構成要素の機能について説明す
る。図１において、入力端子Ｔ1 が“Ｈ”の時、出力ド
ライバ回路はオンする。すなわちコンパレータＣＰ1 は
通常の状態において、“Ｈ”レベルが出力されているた
めＮＡＮＤゲートＧ1 は“Ｌ”を出力し、トランジスタ
ＭＰ1 ，ＭＮ4 がオンする。これにより、トランジスタ
ＭＰ1 を介してトランジスタＭＮ2 のゲート容量が充電
されてトランジスタＭＮ2 がオンとなる。このとき、出
力端子Ｔ3 の出力電圧Ｖ0 が低い場合には、トランジス
タＭＮ3 はオフ状態であるためノードＮ2 の電圧Ｖ2 は
電源電圧ＶDDとほぼ等しく、またトランジスタＭＮ3 の
ゲート電圧は出力電圧Ｖ0 とほぼ等しくなる。

【００１６】そして出力電圧Ｖ0 がある値Ｖ0 ’以上に
なると、トランジスタＭＮ3 がオンし、トランジスタＭ
Ｐ1 によってきまる電流Ｉ1 が流れる。この電流Ｉ１は
定電流であり、トランジスタＭＮ3 のゲート電圧も一定
になる。またノードＮ2 の電圧Ｖ2 もトランジスタＭＰ
1 とトランジスタＭＮ3 のオン抵抗できまる一定電圧に
なるため、出力電圧Ｖ0 に関係なく出力電流Ｉ0 は一定
になる。以上のようにして、トランジスタＭＮ3 とトラ
ンジスタＭＰ1 が定電流回路として機能する。トランジ
スタＭＮ3 がオンする出力電圧Ｖ0 ’は次式で表わせ
る。

【００１７】Ｖ0 ’＝√（２・Ｉ1 ／β３）＋Ｖｔ３ （β３：トランジスタＭＮ３のコンダクタンス，Ｖｔ：
トランジスタＭＮ３の閾値電圧）

【００１８】従って、出力電流Ｉ0 が出力電圧Ｖ0 に関
係なく一定となる電圧Ｖ0 を、トランジスタＭＮ3 のし
きい値Ｖ0 ’程度まで低くすることができ、ノードＮ2
の電圧Ｖ2 は電源電圧ＶDDよりも低くなる（図２(a)
）。また、図３に示すように、従来のような単体トラ
ンジスタを用いてドライバ回路を構成したものに比べて
飽和時の電流を小さくすることができる。

【００１９】以下、動作ついて説明する。ＬＡＮ伝送路
などでは、非飽和領域を使用する為、ノードＮ2 の電圧
Ｖ2 の変化を利用して過電流検出を行う。このときコン
パレータＣＰ1 の基準電圧入力端子Ｔ2 に入力される基
準電圧ＶR を、電源電圧ＶDDと、トランジスタＭＮ3 が
オンしたときの電圧Ｖ2 との中心付近の電圧に設定す
る。

【００２０】ドライバ回路オン時、通常はバスラインＬ
1 の終端抵抗Ｒ4 とトランジスタＭＮ2 ，トランジスタ
ＭＮ4 のオン抵抗できまる電流が流れ、出力端子Ｔ3 に
現れる電圧は、トランジスタＭＮ3 のオン電圧Ｖ0 ’よ
りも低いため、トランジスタＭＮ3 はオフしておりノー
ドＮ2 の電圧Ｖ2 は電源電圧ＶDDであり、基準電圧ＶR
よりも高いため、コンパレータＣＰ1 の出力は“Ｈ”で
ある。

【００２１】ところで、出力端子Ｔ3 またはバスライン
２が何らかの原因で電源ＶDDなどにショートし、トラン
ジスタＭＮ3 のオンする電圧Ｖ0 ’よりも高い電圧が加
わった場合には、トランジスタＭＮ3 がオンしてノード
Ｎ2 の電圧Ｖ2 が低下して基準電圧ＶR より低くなるた
め、コンパレータＣＰ1 の出力であるノードＮ3 の電圧
Ｖ3 は“Ｌ”となる（図２(b) ）。またこのとき、トラ
ンジスタＭＮ2 のゲート電圧（ノードＮ2 の電圧Ｖ2 ）
は電源電圧ＶDDよりも低い一定電圧となるため、出力電
圧Ｖ0 に関係なく出力電流Ｉ0 は一定になる。

【００２２】さらに、このコンパレータＣＰ1 の出力は
ＮＡＮＤゲートＧ1 の他方入力に入力されており、入力
端子Ｔ1 の入力電圧に関係なくＮＡＮＤゲートＧ1 の出
力であるノードＮ1 の電圧Ｖ1 は“Ｈ”となり、トラン
ジスタＭＰ1 がオフし、さらにトランジスタＭＮ2 がオ
フしてドライバ回路はオフする（図２(c) ，(d) 参
照）。

【００２３】このように本実施例によれば、トランジス
タＭＰ1,トランジスタＭＮ3 とからなる定電流回路を設
け、該回路を構成するトランジスタＭＮ3 のゲートにト
ランジスタＭＮ2 を介して出力端子Ｔ3 の電圧を印加す
るようにしたから、所定値以上の電流がトランジスタＭ
Ｎ2 に流れた場合、定電流回路が動作してトランジスタ
ＭＮ2 のゲート電圧が電源電圧ＶDDよりも低い値に固定
されるため、飽和時にトランジスタＭＮ2 を流れる電流
が小さくなり、電源電圧ＶDDからトランジスタＭＮ2 ま
での金属配線が断線したりエレクトロマイグレーション
により劣化したりするのを低減することができる。

【００２４】また、過電流が流れる際の電圧の変化をト
ランジスタのオン・オフ動作により検出するようにした
ので、電圧ドロップの小さいことが要求される負荷を駆
動する際に、従来のように抵抗値の低い抵抗を用いて過
電流を検出するのに比べて、小さな電圧ドロップでか
つ、検出電圧の変化が大きく、容易に精度の高い検出を
行うことができる。

【００２５】なお、上記実施例では過電流を検出した際
のＮＡＮＤゲートＧ1 の出力を反転させるのに、コンパ
レータの出力を用いたが、図４に示すように、単に反転
時のしきい値を合わせたインバータＧＩ1,ＧＩ2 を用い
てもよく、ノードＮ2 に相当する電圧の変化を利用し
て、インバータで過電流の検出を行なうことで、上記実
施例と同様の効果が得られる。

【００２６】また、スイッチング部３０の構成もＮＡＮ
Ｄゲート以外にも、電圧の変化を受けてトランジスタＭ
Ｐ1 をオフする論理機能を有するものであれば、他の構
成であってもよい。

【００２７】実施例２．次に本発明の第２の実施例を図
５に基づいて説明する。上記実施例ではバスラインＬ1
が電源電圧にプルアップされ、出力ドライバ回路オン時
に電圧が低下する電流シンク型のものを示したが、この
実施例では、バスラインＬ1 が接地にプルダウンされ、
出力ドライバ回路オン時に電圧が上昇する電流フォース
型の出力ドライバ回路に本発明を適用したものである。

【００２８】図５において、ＭＰ4 ，ＭＰ2 は電源電圧
ＶDDと出力端子Ｔ3 との間に直列接続され、ドライバ部
１１を構成するドライブトランジスタである。また出力
端子Ｔ3 にはバスラインＬ1 が接続されるとともに抵抗
Ｒ4 を介して接地に接続されてプルダウンされた状態と
なっている。さらに、過電流保護部４１のトランジスタ
ＭＰ3 は出力端子Ｔ3 の電圧を検知し、これが所定値以
上のときにはトランジスタＭＰ2 のソース・ゲート間の
電位を固定してドライバトランジスタＭＰ4 ，ＭＰ2 を
過電流から保護する役割を果たしている。また、ＭＮ1
はＮＡＮＤゲートＧ1 ，インバータＧ2 ，Ｇ3 とともに
スイッチング部３１を構成するＮＭＯＳトランジスタで
ある。

【００２９】次に上記各構成要素の機能について説明す
る。図５において、入力端子Ｔ1 が“Ｈ”の時、出力ド
ライバ回路はオンする。すなわち、ノードＮ1 が“Ｈ”
となり、トランジスタＭＮ1 がオンしてノードＮ2 の電
位Ｖ2 がグランド電位ＶSSとなり、これによりトランジ
スタＭＰ2 ，ＭＰ4 はオンする。この時、トランジスタ
ＭＰ3 のゲート電圧は出力端子Ｔ3 の出力電圧Ｖ0 とほ
ぼ等しい。

【００３０】そして、この出力端子Ｔ3 の出力電圧Ｖ0
が所定の値Ｖ0 ’以下になると、トランジスタＭＰ3 が
オンし、トランジスタＭＮ1 によって決まる電流Ｉ1 が
流れる。この電流Ｉ1 は定電流であり、トランジスタＭ
Ｐ3 のゲート電圧も一定になる。またノードＮ2 の電圧
Ｖ2 もトランジスタＭＮ1 とトランジスタＭＰ3 のオン
抵抗できまる一定電圧になるため、出力端子Ｔ3 の出力
電圧Ｖ0 に関係なくトランジスタＭＰ2 を流れる出力電
流Ｉ0 は一定になる。トランジスタＭＰ3 がオンする出
力電圧Ｖ0 ’は次式で表わせる。

【００３１】 Ｖ0 ’＝ＶDD−√（２・Ｉ1 ／β３）＋ＶＴ３ （β３：トランジスタＭＰ３のコンダクタンス，Ｖｔ：
トランジスタＭＮ３の閾値電圧）

【００３２】このように過電流発生時にトランジスタＭ
Ｐ2 を流れる出力電流Ｉ0 が一定となる電圧Ｖ0 をトラ
ンジスタＭＰ3 のしきい値Ｖ0 ’程度まで低くすること
ができ、ノードＮ2 の電圧Ｖ2 はグランド電位ＶSSより
も高くなり（図６(a) ）、上記実施例と同様に単体トラ
ンジスタに比べて飽和時の電流を小さくできる。

【００３３】以下、動作ついて説明する。ＬＡＮ伝送路
などでは、非飽和領域を使用する為、このノードＮ2 の
電圧Ｖ2の変化を利用して過電流検出を行う。このとき
コンパレータＣＰ1 の基準入力電圧端子に入力される基
準電圧ＶR を、グランド電位ＶSSと、トランジスタＭＰ
3がオンしたときの電圧Ｖ2 の中心付近の電圧に設定す
る。

【００３４】ドライバ回路オン時、通常は、バスライン
Ｌ1 の終端抵抗Ｒ4 とトランジスタＭＰ2 ，トランジス
タＭＰ4 のオン抵抗できまる電流が流れ、出力端子Ｔ3
に現れる電圧は、トランジスタＭＰ3 のオン電圧Ｖ0 ’
よりも高いため、トランジスタＭＰ3 はオフしておりノ
ードＮ2 の電圧Ｖ2 はグランド電位ＶSSであり、基準電
圧ＶR よりも低いため、コンパレータＣＰ1 の出力は
“Ｌ”である。

【００３５】ところで、出力端子Ｔ3 またはバスライン
２が何らかの原因でグランドなどにショートし、トラン
ジスタＭＰ3 がオンする電圧Ｖ0 ’よりも低い電圧が加
わった時は、トランジスタＭＰ3 がオンしてノードＮ2
の電圧Ｖ2 が上がり、基準電圧ＶR よりも高くなるた
め、コンパレータＣＰ1 の出力であるノードＮ3 の電圧
Ｖ3 は“Ｈ”となる（図６(b) ）。このコンパレータＣ
Ｐ1 の出力はインバータＧ3 を介してＮＡＮＤゲートＧ
1 に入力されており、従って入力電圧に関係なくＮＡＮ
ＤゲートＧ1 の出力は“Ｈ”となりドライバ回路の出力
はオフする（図６(c) , (d) ）。

【００３６】このようにすることで上記実施例と同様の
効果を奏することができる。また、この第２の実施例に
おいても、上記第１の実施例と同様に、コンパレータに
代えてインバータ反転時のしきい値を合わせたインバー
タを用いるようにしてもよい。

【００３７】

【発明の効果】以上のように、この発明に係る出力ドラ
イバ回路によれば、ドライブトランジスタの出力がある
値以上のときに、定電流回路を用いてドライブトランジ
スタのゲート電圧を一定値に固定し、飽和時に該トラン
ジスタを流れる電流を小さくしたので、小さい飽和電流
時にて出力をオフすることができ、電源あるいはグラン
ドショート時にドライブトランジスタに流れる電流が小
さく、あるいはほとんど流れないので、素子の劣化，破
壊に至りにくく、信頼性の向上が期待できる効果があ
る。

【００３８】また、従来のように抵抗による電圧降下を
利用して過電流発生を検出するものに比べ、本発明では
トランジスタを用いて電圧変化を検出するため、駆動時
の電圧変化幅の小さな負荷でも精度よく、かつ容易に過
電流を検出することができる効果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施例による出力ドライバ回
路の構成図。

【図２】上記出力ドライバ回路の動作を説明するための
各ノードでの電圧，電流を示す図。

【図３】本発明及び従来の出力ドライバ回路の飽和時の
電圧，電流を示す図。

【図４】上記実施例の変形例を示す図。

【図５】この発明の第２の実施例による出力ドライバ回
路の構成図。

【図６】上記出力ドライバ回路の動作を説明するための
各ノードでの電圧，電流を示す図。

【図７】従来の出力ドライバ回路の構成を示す図。

【符号の説明】

２ 負荷回路 １０ ドライバ部 １１ ドライバ部 ３０ スイッチング部 ３１ スイッチング部 ４０ 過電流保護部 ４１ 過電流保護部 Ｔ1 入力端子 Ｔ2 基準電圧入力端子 Ｔ3 出力端子 Ｇ1 ＮＡＮＤゲート Ｇ2 インバータ Ｇ3 インバータ Ｇ4 ＮＯＲゲート ＣＰ1 コンパレータ ＭＰ1 ＰＭＯＳトランジスタ ＭＰ2 ＰＭＯＳトランジスタ ＭＮ1 ＮＭＯＳトランジスタ ＭＮ2 ＮＭＯＳトランジスタ ＭＮ3 ＮＭＯＳトランジスタ ＭＮ4 ＮＭＯＳトランジスタ ＭＮ5 ＮＭＯＳトランジスタ Ｎ1 ノード Ｎ2 ノード Ｎ3 ノード Ｌ1 バスライン Ｒ4 終端抵抗

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】Ｖ0 ’＝√（２・Ｉ1 ／β３）＋Ｖｔ３ （β３：トランジスタＭＮ３のコンダクタンス，Ｖｔ
３：トランジスタＭＮ３の閾値電圧）

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】従って、出力電流Ｉ0 が出力電圧Ｖ0 に関
係なく一定となる電圧Ｖ0 を、トランジスタＭＮ3 のし
きい値Ｖｔ３程度まで低くすることができ、ノードＮ2
の電圧Ｖ2 は電源電圧ＶDDよりも低くなる（図２(a)
）。また、図３に示すように、従来のような単体トラ
ンジスタを用いてドライバ回路を構成したものに比べて
飽和時の電流を小さくすることができる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３１

【補正方法】変更

【補正内容】

【００３１】 Ｖ0 ’＝ＶDD−√（２・Ｉ1 ／β３）＋ＶＴ３ （β３：トランジスタＭＰ３のコンダクタンス，Ｖｔ
３：トランジスタＭＮ３の閾値電圧）

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】このように過電流発生時にトランジスタＭ
Ｐ2 を流れる出力電流Ｉ0 が一定となる電圧Ｖ0 をトラ
ンジスタＭＰ3 のしきい値Ｖｔ３程度まで低くすること
ができ、ノードＮ2 の電圧Ｖ2 はグランド電位ＶSSより
も高くなり（図６(a) ）、上記実施例と同様に単体トラ
ンジスタに比べて飽和時の電流を小さくできる。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 負荷回路を駆動するドライブトランジス
   タと、該ドライブトランジスタの導通，非導通を制御す
   るスイッチング部と、上記ドライブトランジスタに流れ
   る電流を検出し、その値が所定値以上の時に上記スイッ
   チング部を制御して上記ドライブトランジスタを非導通
   とする過電流保護部とを備えた出力ドライバ回路におい
   て、 上記過電流保護部は、 上記ドライブトランジスタの出力電圧を検知して、基準
   値を越える電流が該ドライブトランジスタに流れたとき
   に、該ドライブトランジスタのソース・ゲート間電圧を
   固定して該ドライブトランジスタを流れる電流を規制す
   る第１の制御手段と、 上記ドライブトランジスタの出力電圧の変化を受けて、
   上記スイッチング部を制御することにより上記ドライブ
   トランジスタを非導通とする第２の制御手段とから構成
   されていることを特徴とする出力ドライバ回路。
2. 【請求項２】 請求項１記載の出力ドライバ回路におい
   て、 上記ドライバ部は、電源側にプルアップされた負荷回路
   を駆動するものであり、 上記第１の制御手段は、電源と接地との間に直列接続さ
   れた２つのトランジスタを有し、その接地側に接続され
   たトランジスタのゲートに上記ドライブトランジスタの
   出力電圧が印加され、過電流発生時に該トランジスタが
   導通して流れる定電流により上記ドライブトランジスタ
   のゲート・ソース間を電源電位よりも低い電位に固定す
   る定電流回路であることを特徴とする出力ドライバ回
   路。
3. 【請求項３】 請求項１記載の出力ドライバ回路におい
   て、 上記ドライバ部は、接地側にプルダウンされた負荷回路
   を駆動するものであり、 上記第１の制御手段は、電源と接地との間に直列接続さ
   れた２つのトランジスタを有し、その電源側に接続され
   たトランジスタのゲートに上記ドライブトランジスタの
   出力電圧が印加され、過電流発生時に該トランジスタが
   導通して流れる定電流により上記ドライブトランジスタ
   のゲート・ソース間を接地電位よりも高い電位に固定す
   る定電流回路であることを特徴とする出力ドライバ回
   路。