JPH06350421A

JPH06350421A - 光検出器

Info

Publication number: JPH06350421A
Application number: JP5140695A
Authority: JP
Inventors: Tsutomu Nishi; 努仁志
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1993-06-11
Filing date: 1993-06-11
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】本発明は、電源投入から負荷の動作解除まで
の時間を細かく設定できる集積化に適した光検出器を提
供することを目的とする。【構成】本発明によれば、電源投入後、コンデンサ
（２１）の端子電圧が所定値に立上る迄、第２比較器
（２２）の出力電圧に応じて遮断トランジスタ（４１）
を導通させてＡＮＤゲート（２６）の出力路を強制的に
ローレベルに立下げ、これより、負荷（１１）を動作し
ない初期状態に設定している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、負荷の初期設定回路及
び過電流保護回路を兼ね備えた光検出器に関する。

【０００２】

【従来の技術】図３は一般的な光検出器である。図３に
おいて、（１）は発光ダイオード（発光素子）であり、
アノードは電源Ｖ１（５Ｖ）と接続され、カソードはス
イッチングトランジスタ（２）のコレクタエミッタ路を
介して接地されている。（３）は発光ダイオード（１）
を点灯又は消灯する駆動回路である。該駆動回路（３）
は、１２０μｓｅｃ中で５μｓｅｃだけハイレベルとな
る駆動パルスを周期的に発生するものである。即ち、ハ
イレベルの駆動パルスが発生した時、スイッチングトラ
ンジスタ（２）が導通し、これに伴い、発光ダイオード
（１）が点灯して光信号を照射する。（４）は受光ダイ
オード（受光素子）であり、カソードは電源Ｖ１と接続
され、アノードは抵抗（５）を介して接地されている。
（６）はコンデンサであり、受光ダイオード（４）及び
抵抗（５）の接続点に接続され、受光ダイオード（４）
を流れる電流の直流成分を除去するものである。（７）
は増幅器であり、コンデンサ（６）を通過した交流成分
を増幅するものである。（８）は可変抵抗であり、増幅
器（７）の出力電圧を後段で適宜信号処理できる様に調
整するものである。（９）はコンデンサであり、可変抵
抗（８）のタップ点と接続され、可変抵抗（８）のタッ
プ点に現れる直流成分を除去するものである。（１０）
は増幅器であり、コンデンサ（９）を通過した交流成分
を増幅するものである。（１１）はリレー等の負荷であ
り、一端は電源Ｖ２（１２Ｖ）と接続されている。（１
２）はスイッチングトランジスタであり、コレクタは負
荷（１１）の他端と接続され、エミッタは抵抗（１３）
を介して接地されている。（１４）は信号処理回路であ
り、増幅器（１０）の出力電圧に負荷（１１）を駆動で
きる状態となる様に信号処理を施すものである。具体的
には、信号処理回路（１４）は、複数のＴフリップフロ
ップを直列接続して成り、増幅器（１０）の出力電圧の
５μｓｅｃのハイレベル期間を数百μｓｅｃに引き延ば
し、負荷（１１）が十分に追従して動作できる様にして
いる。

【０００３】図４は負荷（１１）が過負荷状態となった
ことを検出する回路である。図４において、（１５）
（１６）は電源Ｖ１及びアース間に直列接続された抵抗
であり、抵抗（１５）（１６）の分圧点には第１基準電
圧Ｖref1（１．５Ｖ）が発生する。（１７）は第１比較
器であり、非反転入力端子には第１基準電圧Ｖref1が印
加され、反転入力端子にはスイッチングトランジスタ
（１２）のベース電圧が印加される。尚、負荷（１１）
が通常状態で動作している時、第１比較器（１７）はハ
イレベルを出力する様になっている。（１８）は定電流
源であり、電源Ｖ１が印加されて数μＡの定電流を供給
するものである。即ち、定電流源（１８）は数ＭΩの極
めて大きい抵抗値を有しているのと等価となる。（１
９）は放電路を形成するトランジスタであり、ベースは
インバータ（２０）を介して第１比較器（１７）の出力
端子と接続され、コレクタエミッタ路は定電流源（１
８）及びアース間に接続されている。尚、該トランジス
タ（１９）が導通している時のコレクタエミッタ間のオ
ン抵抗は１００Ω程度となる。（２１）は定電流源（１
８）及びアース間に接続されたコンデンサである。該コ
ンデンサ（２１）は、定電流源（１８）の抵抗値及びコ
ンデンサ（２１）の容量で決定する時定数Ｔに従って緩
やかに充電を行い、又、トランジスタ（１９）のオン抵
抗及びコンデンサ（２１）の容量で決定する時定数Ｔ’
（＜Ｔ）に従って急峻に放電を行う。（２２）は第２比
較器であり、非反転入力端子には後述するヒステリシス
を有する第２基準電圧Ｖref2（１．３Ｖ又は３．７Ｖ）
が印加され、反転入力端子にはコンデンサ（２１）の端
子電圧が印加される。（２３）（２４）は電源Ｖ１及び
アース間に直列接続された抵抗であり、分圧点にはヒス
テリシスを有する第２基準電圧Ｖref2が発生する。（２
５）は第２比較器（２２）の非反転入力端子及び出力端
子の間に接続された抵抗である。即ち、第２比較器（２
２）がローレベルを出力している時、第２基準電圧Ｖre
f2は抵抗（２３）の単体及び抵抗（２４）（２５）の並
列体を分圧した１．３Ｖとなり、又、第２比較器（２
２）がハイレベルを出力している時、第２基準電圧Ｖre
f2は抵抗（２３）（２５）の並列体及び抵抗（２４）の
単体を分圧した３．７Ｖとなる。（２６）はＡＮＤゲー
トであり、一方の入力端子には信号処理回路（１４）の
出力ＳＰが印加され、他方の入力端子には第２比較器
（２２）の出力がインバータ（２７）を介して印加され
る。（２８）（２９）は定電流を供給するトランジスタ
であり、トランジスタ（２８）のベースはＡＮＤゲート
（２６）の出力端子と接続され、コレクタは電源Ｖ２と
接続されている。即ち、ＡＮＤゲート（２６）がハイレ
ベルを出力した時、トランジスタ（２８）はエミッタか
ら定電流を発生する。（３０）（３１）はトランジスタ
（２８）のエミッタ及びアース間に直列接続された抵抗
であり、分圧値がスイッチングトランジスタ（１２）の
ベースに印加される様になっている。尚、抵抗（３０）
（３１）は、負荷（１１）が通常動作している時に分圧
値が第１基準電圧Ｖref1未満となる様な値に設定され、
更に、トランジスタ（２８）のエミッタ電流がスイッチ
ングトランジスタ（１２）のベースに殆ど印加される様
な値に設定されている。そして、図５の時刻ｔ０におい
て、負荷（１１）が誤接続、経時変化等の要因を受けて
短絡してしまった場合、負荷（１１）の過電流に伴って
スイッチングトランジスタ（１２）のベース電圧が第１
基準電圧Ｖref1を越えたことを検出して、負荷（１１）
及びスイッチングトランジスタ（１２）の信号路を周期
的に遮断し、これより、スイッチングトランジスタ（１
２）の導通時間を制限して該トランジスタ（１２）の破
壊を防止している。

【０００４】図６は、負荷（１１）の初期設定回路及び
過電流保護回路を兼ね備えた光検出器の一部を示す図で
ある。尚、図４及び図６の中で同一素子には同一符号を
記すことにする。図６において、（３２）は発振器であ
り、発振クロックＣＫ１を発生するものである。（３
３）は分周器であり、複数のＴフリップフロップ（図示
せず）を直列接続して成り、発振クロックＣＫ１を所定
分周して分周クロックＣＫ２を発生するものである。前
記複数のＴフリップフロップの数は、電源Ｖ１が投入さ
れてから負荷（１１）が動作開始する迄の時間を決定す
るものであり、光検出器を使用するユーザの希望に応じ
て選択されるものである。尚、発振器（３２）及び分周
器（３３）はＣＭＯＳトランジスタで構成されている。
（３４）は基準電圧発生回路であり、第３基準電圧Ｖre
f3を発生するものである。（３５）（３６）は電源Ｖ１
及びアース間に直列接続された抵抗である。（３７）は
第３比較器であり、非反転入力端子には第３基準電圧Ｖ
ref3が印加され、反転入力端子には抵抗（３５）（３
６）の接続点電圧が印加される。ここで、図７に示す様
に、抵抗（３５）（３６）の接続点電圧は、電源Ｖ１が
投入されて時刻ｔ’に至った時に第３基準電圧Ｖref3を
越える様に立上る特性を有している。即ち、第３比較器
（３７）は、時刻ｔ’以前にハイレベルを出力し、時刻
ｔ’以後にローレベルを出力する。（３８）はＲＳフリ
ップフロップであり、Ｓ（セット）端子には分周クロッ
クＣＫ２が印加され、Ｒ（リセット）端子には第３比較
器（３７）の出力が印加される。即ち、ＲＳフリップフ
ロップ（３８）は、電源Ｖ１が投入されて時刻ｔ’に至
る迄の間はリセットされ、その後、分周クロックＣＫ２
の立上りでセットされる。（３９）は過電流検出ブロッ
クであり、図４の破線で囲んだ部分に相当するものであ
る。（４０）はＮＯＲゲートであり、一方の入力端子に
はＲＳフリップフロップ（３８）の反転出力＊Ｑが印加
され、他方の入力端子には過電流検出ブロック（３９）
の出力ｃが印加される。即ち、電源Ｖ１が投入されて時
刻ｔ’に至る迄は、ＡＮＤゲート（２６）は過電流検出
ブロック（３９）の出力状態に関係なく閉状態となり、
負荷（１１）は動作しない初期状態に設定される。ま
た、時刻ｔ’以後は、ＡＮＤゲート（２６）は過電流検
出ブロック（３９）が負荷（１１）の過電流を検出した
時に開状態から閉状態となり、この時に負荷（１１）は
動作を停止する。

【０００５】この様に、従来の光検出器は、ＣＭＯＳト
ランジスタ及びバイポーラトランジスタを含む初期設定
回路及び過電流保護回路を兼ね備えていた。

【０００６】

【発明が解決しようとする課題】しかしながら、分周器
（３３）内部のフリップフロップ数を適宜選択しても、
電源投入から負荷（１１）の動作開始迄の時間を大まか
にしか（例えば５，１０，２０，４０ｍｓｅｃ等）設定
できなかった。特に、分周クロックＣＫ２を得る迄に、
発振器（３２）が発振開始する迄の誤差時間を含む為、
ユーザの希望する負荷（１１）の動作開始時間を正確に
は設定できなかった。また、負荷（１１）の初期設定回
路及び過電流検出回路はＣＭＯＳトランジスタ及びバイ
ポーラトランジスタが混在した状態で独立している為、
光検出器を集積化する際に、パターン設計が複雑になっ
たり、チップ面積が大きくなったりする問題があった。

【０００７】そこで、本発明は、電源投入から負荷の動
作解除までの時間を細かく設定できる集積化に適した光
検出器を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、受光素子が発光素子から照射された光信号を受け
た時、該受光素子を流れる電流を増幅して電圧として取
り出す増幅器と、該増幅器の出力電圧に負荷を制御でき
る状態となる様に信号処理を施す信号処理回路と、該信
号処理回路の出力電圧に応じてスイッチングし、前記負
荷に電流を供給するスイッチングトランジスタと、を備
えた光検出器において、前記スイッチングトランジスタ
の入力電圧及び第１基準電圧を比較する第１比較器と、
前記第１比較器の出力電圧に応じて充電又は放電を行う
充放電回路と、前記充放電回路の充放電電圧及びヒステ
リシスを有する第２基準電圧を比較する第２比較器と、
前記第２比較器の出力電圧に応じて前記信号処理回路及
び前記スイッチングトランジスタの信号路を接続又は遮
断するゲートと、電源投入後の初期設定時における前記
第２比較器の出力電圧に応じて前記ゲートの出力路を強
制的に遮断する遮断トランジスタと、を備えた点であ
る。

【０００９】

【作用】本発明によれば、電源投入後、充放電回路の充
放電電圧が所定値に達する迄、第２比較器の出力電圧に
応じて遮断トランジスタを導通させてゲートの出力路を
強制的に遮断させ、これより、負荷を動作しない初期状
態に設定している。

【００１０】

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明の光検出器を示す図である。尚、図１
及び図４の中で同一素子には同一符号を付すことにす
る。図１において、（４１）は遮断トランジスタであ
り、ベースは第２比較器（２２）の出力端子と接続さ
れ、コレクタはＡＮＤゲート（２６）の出力端子と接続
され、エミッタは接地されている。図２において、電源
Ｖ１が投入されると、第２基準電圧Ｖref2が上昇し始め
（一点鎖線）、これに追従して、コンデンサ（２１）の
端子電圧ｂが時定数Ｔで上昇し始める（実線）。電源投
入後から時刻ｔに至る迄の間は、第２基準電圧Ｖref2が
コンデンサ（２１）の端子電圧ｂより高い状態にあるの
で、第２比較器（２２）の出力がハイレベルとなり、遮
断トランジスタ（４１）はオンする。ここで、遮断トラ
ンジスタ（４１）のベースエミッタ間電圧はインバータ
（２７）のスレッショルド電圧より明らかに低い。従っ
て、第２比較器（２２）の出力がハイレベルに立上る過
程で、遮断トランジスタ（４１）の方がインバータ（２
７）がローレベルを出力する以前に一早くオンする。こ
れより、ＡＮＤゲート（２６）はインバータ（２７）の
不定出力に関係なくローレベルに立下り、負荷（１１）
は電源投入後に従来より早いタイミングで動作すること
のない初期状態に設定される。時刻ｔ以降は、第２基準
電圧Ｖref2がコンデンサ（２１）の端子電圧ｂより低い
状態になるので、第２比較器（２２）の出力がローレベ
ルとなり、インバータ（２７）の出力がハイレベルにな
ると共に遮断トランジスタ（４１）がオフする。これよ
り、ＡＮＤゲート（２６）は信号処理回路（１４）の出
力ＳＰに応じてハイレベルに立上り、負荷（１１）は動
作し始める。

【００１１】以下、図１の初期設定後の動作を図５の波
形図を基に説明する。時刻ｔ０において、負荷（１１）
が異常を来して過電流を発生した場合、抵抗（１３）の
両端電圧が過電流に応じて上昇し、スイッチングトラン
ジスタ（１２）のベース電圧が第１基準電圧Ｖref1より
高くなる。すると、第１比較器（１７）の出力がローレ
ベルとなり、トランジスタ（１９）がオンする。従っ
て、コンデンサ（２１）は、トランジスタ（１９）のオ
ン抵抗及びコンデンサ（２１）の容量で決定する時定数
Ｔ’で放電を行う。時刻ｔ１において、コンデンサ（２
１）の両端電圧が低い第２基準電圧Ｖref2まで下降する
と、第２比較器（２２）の出力がハイレベルとなり、Ａ
ＮＤゲート（２６）は閉状態となる。従って、信号処理
回路（１４）の出力ＳＰに関係なく、トランジスタ（２
８）（２９）がオフし、スイッチングトランジスタ（１
２）もオフする。この時、スイッチングトランジスタ
（１２）のベース電圧が０Ｖとなる為、第１比較器（１
７）の出力がハイレベルとなり、トランジスタ（１９）
がオフする。従って、コンデンサ（２１）は、定電流源
（１８）の抵抗値及びコンデンサ（２１）の容量で決定
する時定数Ｔで充電を行う。時刻ｔ２において、コンデ
ンサ（２１）の両端電圧が高い第２基準電圧Ｖref2まで
上昇すると、第２比較器（２２）の出力がローレベルと
なり、ＡＮＤゲート（２６）が開状態となる。従って、
信号処理回路（１４）の出力ＳＰに応じて、トランジス
タ（２８）（２９）がオンし、スイッチングトランジス
タ（１２）もオンする。この時、スイッチングトランジ
スタ（１２）のベース電圧が第１基準電圧Ｖref1より再
び高くなる為、第１比較器（１７）の出力がローレベル
となり、トランジスタ（１９）がオンする。従って、コ
ンデンサ（２１）は、時定数Ｔ’で再び放電を始める。
尚、この動作は、負荷（１１）の過電流が解消されるま
で断続的に繰り返される。

【００１２】以上より、コンデンサ（２１）の容量を適
宜選択するのみで、電源投入から負荷（１１）の動作開
始までの時間を、光検出器を使用するユーザの希望通り
に細かく設定できることになる。また、過電流保護機能
及び初期設定機能の殆どを兼用すると共にバイポーラト
ランジスタで構成している為、光検出器を集積化する際
に、チップ面積が大きくなったり、パターン設計が複雑
になったりする問題を解消できることになる。

【００１３】

【発明の効果】本発明によれば、充放電回路の時定数を
適宜選択するのみで、電源投入から負荷の動作開始まで
の時間を、光検出器を使用するユーザの希望通りに細か
く設定できることになる。また、過電流保護機能及び初
期設定機能の殆どを兼用すると共にバイポーラトランジ
スタで構成している為、光検出器を集積化する際に、チ
ップ面積が大きくなったり、パターン設計が複雑になっ
たりする問題を解消できる利点が得られる。

【図面の簡単な説明】

【図１】本発明の光検出器を示す図である。

【図２】図１及び図４の第２比較器の入力波形を示す図
である。

【図３】光検出器の全体を示す図である。

【図４】従来の過電流保護機能を示す図である。

【図５】図１及び図４の各部波形を示す図である。

【図６】従来の過電流保護機能及び初期設定機能を示す
図である。

【図７】図６の波形を示す図である。

【符号の説明】

（１）発光ダイオード（４）受光ダイオード（７）（１０）増幅器（１１）負荷（１２）スイッチングトランジスタ（１４）信号処理回路（１７）第１比較器（１９）トランジスタ（２１）コンデンサ（２２）第２比較器（２６）ＡＮＤゲート（４１）遮断トランジスタ

Claims

【特許請求の範囲】

【請求項１】受光素子が発光素子から照射された光信
号を受けた時、該受光素子を流れる電流を増幅して電圧
として取り出す増幅器と、該増幅器の出力電圧に負荷を
制御できる状態となる様に信号処理を施す信号処理回路
と、該信号処理回路の出力電圧に応じてスイッチング
し、前記負荷に電流を供給するスイッチングトランジス
タと、を備えた光検出器において、前記スイッチングトランジスタの入力電圧及び第１基準
電圧を比較する第１比較器と、前記第１比較器の出力電圧に応じて充電又は放電を行う
充放電回路と、前記充放電回路の充放電電圧及びヒステリシスを有する
第２基準電圧を比較する第２比較器と、前記第２比較器の出力電圧に応じて前記信号処理回路及
び前記スイッチングトランジスタの信号路を接続又は遮
断するゲートと、電源投入後の初期設定時における前記第２比較器の出力
電圧に応じて前記ゲートの出力路を強制的に遮断する遮
断トランジスタと、を備えたことを特徴とする光検出器。
【請求項２】前記遮断トランジスタは、電源が投入さ
れてから前記充放電回路の充放電電圧が前記第２基準電
圧に達する迄の期間だけ、前記第２比較器の出力電圧に
従って前記ゲートの出力路を遮断することを特徴とする
請求項１記載の光検出器。