JPH06348535A - 異常発生履歴記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 情報処理装置において、停電発生時の停電割
込処理時間を短縮して、電源回路の構成を簡素化する。 【構成】 各種情報処理を実行するメインプロセッサ１
２に駆動電源を供給する電源回路７と、電源回路の停電
発生時においても正しい時刻を計時する時計回路５と、
停電発生時においても記憶内容が保持される第１，第２
の不揮発性メモリ１３ａ．１３ｂとを設けている。そし
て、一定周期毎にメインプロセッサの処理動作を診断し
て、診断結果を時計回路から読出した診断時刻と共に第
１の不揮発性メモリに時系列的に書込み、単位時間経過
する毎に時計回路の時刻を第２の不揮発性メモリに最新
時刻として書込む。さらに、停電復旧に応動して、第２
の不揮発性メモリに記憶されている最新時刻を停電発生
時刻として第１の不揮発性メモリに時系列的に書込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は例えばコンピュータ等の
情報処理装置において、停電発生を含む各種の異常発生
履歴を記憶保持する異常発生履歴記憶装置に関する。

【０００２】

【従来の技術】例えば工場のプロセス制御装置等におい
ては、プロセス入出力信号の状態変化、システムの動作
状況、又はプロセス制御装置自身に組込まれた自己診断
結果等において、大きな変化を検出した場合において
は、異常が発生したと判断して警告ランプ等で表示し、
その異常と見なせる大きな変化の発生時刻、発生原因，
発生事象等を時系列的に追跡して、例えばキーボードか
らの表示要求に応動して、前記発生時刻、発生原因，発
生事象等をＣＲＴ表示装置等の表示器へ表示できるよう
に構成されている。

【０００３】さらに、異常発生原因の一つとしてプロセ
ス制御装置へ電源を供給する電源装置が停電することが
ある。この場合、たとえ停電発生期間が短い場合であっ
ても、プロセス制御装置の処理動作が一時停止するの
で、停電発生履歴は必ず記録しておく必要がある。

【０００４】このような停電発生履歴を記憶保持する機
能及び前記自己診断機能を有したプロセス制御装置で代
表される情報処理装置は例えば図５に示すように構成さ
れている。

【０００５】プロセス制御演算処理等の各種情報処理を
実行するＣＰＵ等で構成されたメインプロセッサ１に対
してバスライン２を介して、各種アプリケーションプロ
グラムや自己診断プログラム等の固定データを記憶する
ＲＯＭメモリ３、各種可変データを記憶するＲＡＭメモ
リ４、現在時刻を計時する時計回路５、表示器６ａ及び
キーボード６ｂからなる操作部６等が接続されている。

【０００６】前記各電子部品には電源回路７から電源電
圧Ｖｃが供給されている。電源回路７から出力される電
源電圧Ｖｃは電源電圧検出部８で検出される。電源電圧
検出部８は、図６に示すように、電源電圧Ｖｃが停電等
に起因して例えば５ボルト等の基準電圧Ｖ_s から例えば
４．７ボルト等の停電検出電圧Ｖ_D 以下に低下すると、
メインプロセッサ１の割込端子へ停電検出信号ａを送出
する。さらに電源電圧Ｖｃが低下して、２．５ボルト等
のメインプロセッサ１の動作下限電圧Ｖ_R 以下に低下す
ると、電源電圧検出部８は、メインプロセッサ１に対し
てＬレベルのリセット信号ｂを送出する。

【０００７】また、前記ＲＡＭメモリ４及び時計回路５
は、停電が発生していない通常状態においては、前記電
源回路７からダイオード９を介して前述した電源電圧Ｖ
ｃが供給される。そして、電源回路７に停電が発生した
場合には、バッテリ１０からダイオード１１を介して記
憶保持電圧Ｖ_HOが供給される。

【０００８】なお、記憶保持電圧Ｖ_HOはアクセス動作を
行うための規準電圧Ｖ_S に比較して格段に低いので、通
常状態においては、ダイオード９，１１の存在によっ
て、バッテリ１０の電荷が放電することはない。

【０００９】しかして、前記メインプロセッサ１は時計
回路５からΔＴ2 毎の割込信号が入力すると、図７
（ａ）に示す自己診断の割込処理を実行する。図７
（ａ）の割込処理が開始されると、ＲＯＭメモリ３に記
憶されている自己診断プログラムに従って自己診断を実
施する。自己診断結果に大きな変化が生じた場合は、異
常と判断して、例えば表示器６ａに警告を表示する。キ
ーボード６ｂから操作者が表示指示指令を入力すると、
その異常の発生時刻，発生要因．発生事象等の自己診断
結果を表示器６ａに表示する。なお、これらの自己診断
結果はΔＴ2 時間経過して、次の自己診断処理が開始さ
れるまで記憶保持される。

【００１０】また、前記メインプロセッサ１は電源電圧
検出部８から停電検出信号ａが入力すると、図７（ｂ）
に示す停電割込処理を実行する。図７（ｂ）の停電割込
処理が開始されると、まず、現在メインプロセッサ１が
実行中のタスクを緊急的に終了させる（Ｐ１）。次に、
時計回路５から現在時刻すなわち、停電発生時刻を読取
って（Ｐ２）、その停電発生時刻をＲＡＭメモリ４へ書
込む（Ｐ３）。そして、直前に実行された図７（ａ）に
示す自己診断結果を読取る（Ｐ４）。その自己診断結果
の変化が大きくて、異常と判断した場合は（Ｐ５）、こ
の自己診断結果に含まれる異常の発生時刻，発生要因．
発生事象等をＲＡＭメモリ４へ書込む。

【００１１】したがって、電源電圧Ｖｃが停電検出電圧
Ｖ_D から動作下限電圧Ｖ_R まて低下するに要する時間Ｔ
1 の間に、図７（ｂ）の停電割込処理を実行することに
よって。停電時にバッテリ１０の記憶保持電圧Ｖ_HOが印
加されるＲＡＭメモリ４に、停電発生時刻及び停電発生
直前の自己診断結果を記憶保持できる。このＲＡＭメモ
リ４に記憶保持された情報は停電復旧時に、例えば操作
者の操作指令によって、表示器６ａに読出すことが可能
である。

【００１２】

【発明が解決しようとする課題】しかしながら、図５乃
至図７に示した情報処理装置に組込まれた異常発生履歴
記憶装置においても、まだ解消すべき次のような課題が
あった。すなわち、図７（ｂ）に示すＰ１乃至Ｐ６で示
す６個のステップを有する停電割込処理を実施するため
には、少なくとも数十ｍｓ〜から数百ｍｓの処理時間が
必要である、したがって、図６において、電源電圧Ｖｃ
が停電検出電圧Ｖ_D からリセット信号ｂを送出する動作
下限電圧Ｖ_R まで低下するまでに要する時間Ｔ1が、少
なくとも数十ｍｓ〜から数百ｍｓ以上必要であることを
意味する。

【００１３】電源回路７において、例えば外部の商用電
源が遮断されて、出力電圧Ｖｃが即座に低下せずに、図
６に示すように、ゆっくり低下させるためには、この電
源回路７内に大容量のコンデンサを組込んだり、必要で
ない表示器６ａに対する電源電圧の供給を即座に停止し
て、電力消費を節約する等の特別な回路構成とする必要
がある。

【００１４】その結果、電源回路７が大型化しかつ複雑
化して、製造費が大幅に上昇する問題があった。また、
上述した停電対策のために必要以上の電源容量が要求さ
れる。

【００１５】本発明はこのような事情に鑑みてなされた
ものであり、一定周期毎に実行される自己診断の結果及
び現在の最新時刻を正常時においても不揮発性メモリに
書込むことによって、停電発生時の停電割込処理時間を
大幅に短縮でき、簡単な構成の電源回路でもって停電発
生時刻及び停電発生直前の自己診断結果の履歴を記憶保
持でき、もって装置全体の製造費を低減できる異常発生
履歴記憶装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記課題を解消するため
に本発明の異常発生履歴記憶装置は、各種情報処理を実
行するメインプロセッサに駆動電源を供給する電源回路
と、電源回路の停電発生時においても正しい時刻を計時
する時計回路と、停電発生時においても記憶内容が保持
される第１，第２の不揮発性メモリと、一定周期毎にメ
インプロセッサの処理動作を診断して、診断結果を時計
回路から読出した診断時刻と共に第１の不揮発性メモリ
に時系列的に書込む自己診断手段と、単位時間経過する
毎に時計回路の時刻を第２の不揮発性メモリに最新時刻
として書込む最新時刻書込手段と、停電復旧に応動し
て、第２の不揮発性メモリに記憶されている最新時刻を
停電発生時刻として第１の不揮発性メモリに時系列的に
書込む停電発生履歴書込手段とを備えたものである。

【００１７】

【作用】このように構成された異常発生履歴記憶装置に
よれば、一定周期毎に実行される自己診断の自己診断結
果は、第１の不揮発性メモリに時系列的に順次記憶され
ていく。また時計回路から単位時間経過する毎に読出さ
れる時刻は最新時刻として第２の不揮発性メモリに書込
まれる。したがって、この第２の不揮発性メモリには常
時最新時刻が記憶されている。

【００１８】したがって、電源回路に停電が発生する
と、停電割込処理としては、自己診断結果の記憶保持動
作や停電発生時刻の記憶保持動作を行う必要がない。よ
って、停電割込処理は短時間で終了する。停電発生期間
中はメインプロセッサの動作が停止するので、前記自己
診断及び時刻の書込処理は当然実施不可能である。

【００１９】したがって、停電復旧時に、第２の不揮発
性メモリに書込まれている最新時刻を第１の不揮発性メ
モリに停電発生時刻として時系列的に追加登録すること
によって、第１の不揮発性メモリに停電発生時における
異常発生履歴が記憶保持される。

【００２０】前述したように、停電割込処理は短時間で
終了するので、電源電圧Ｖｃが停電検出電圧Ｖ_D から動
作下限電圧Ｖ_R まで低下するに要する時間を、従来装置
に比較して大幅に短縮可能である。よって、電源回路を
簡素化できる。

【００２１】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。図１は実施例の異常発生履歴記憶装置が組込まれた
情報処理装置の概略構成を示すブロック図である。図５
に示す従来の異常発生履歴記憶装置が組込まれた情報処
理装置と同一部分には同一符号が付してある。したがっ
て、重複する部分の詳細説明は省略されている。

【００２２】この実施例装置においては、メインブロッ
セッサ１２にバスライン２を介して、自己診断プログラ
ム等を記憶するＲＯＭメモリ３、各種可変データを記憶
する第１のＲＡＭメモリ１３ａ、第２のＲＡＭメモリ１
３ｂ，時計回路５、表示器６ａ及びキーボード６ｂから
なる操作部６等が接続されている。

【００２３】また、前記各電子部品には電源回路７から
電源電圧Ｖｃが供給されている。電源電圧検出部８は、
図２に示すように、電源電圧Ｖｃが例えば５ボルトの基
準電圧Ｖ_s から例えば４．７ボルトの停電検出電圧Ｖ_D
以下に低下すると、メインプロセッサ１２の割込端子へ
停電検出信号ａを送出する。さらに、この電源電圧Ｖｃ
が低下して、２．５ボルトのメインプロセッサ１２の動
作下限電圧Ｖ_R 以下に低下すると、電源電圧検出部８
は、メインプロセッサ１２に対してＬレベルのリセット
信号ｂを送出する。

【００２４】時計回路５は、メインプロセッサ１２に対
して、自己診断を実行させるΔＴ2毎の時間割込信号
と、時刻書込処理を実行させる単位時間ΔＴ0 毎の時間
割込信号とを印加する。

【００２５】また、前記第１のＲＡＭメモリ１３ａ，第
２のＲＡＭメモリ１３ｂ及び時計回路５は、停電が発生
していない通常状態においては、前記電源回路７からダ
イオード９を介して前述した電源電圧Ｖｃが供給され
る。電源回路７に停電が発生した場合には、バッテリ１
０からダイオード１１を介して記憶保持電圧Ｖ_HOが供給
される。したがって、第１のＲＡＭメモリ１３ａ，第２
のＲＡＭメモリ１３ｂは第１，第２の不揮発性メモリを
構成する。

【００２６】なお、記憶保持電圧Ｖ_HOはアクセス動作を
行うための規準電圧Ｖ_S に比較して格段に低いので、通
常状態においては、バッテリ１０の電荷が放電するとは
ない。

【００２７】しかして、前記メインプロセッサ１２は時
計回路５からΔＴ2 毎の割込信号が入力すると、図３
（ａ）に示す自己診断の割込処理を実行する。図３
（ａ）の割込処理が開始されると、ＲＯＭメモリ３に記
憶されている自己診断プログラムに従って自己診断を実
施する。自己診断結果に大きな変化が生じた場合は、異
常と判断して、例えば表示器６ａに警告を表示する。キ
ーボード６ｂから操作者が表示指示指令を入力すると、
その異常の発生時刻，発生要因．発生事象等の自己診断
結果を表示器６ａに表示する。なお、異常と判断した場
合と異常と判断しない場合も含む自己診断結果を第１の
ＲＡＭメモリ１３ａに時系列的に順次格納していく。

【００２８】したがって、第１のＲＡＭメモリ１３ａ内
には、ΔＴ2 時間経過する毎に、このΔＴ2 時間内にお
いて実行された自己診断結果が時系列的に順次新たなア
ドレスに書込まれていく。そして、書込みアドレスがこ
の第１のＲＡＭメモリ１３ａの最終アドレスに達する
と、次のΔＴ2 期間に実行された自己診断の結果は先頭
アドレスから書込まれる。したがって、停電等の異常が
発生しない限りにおいては、この第１のＲＡＭメモリ１
３ａ内には、常に最新の記憶容量で定まる所定個数の自
己診断結果が時系列的に記憶されている。

【００２９】また、前記メインプロセッサ１２は電源電
圧検出部８から停電検出信号ａが入力すると、図３
（ｂ）に示す停電割込処理を実行する。図３（ｂ）の停
電割込処理が開始されると、Ｑ１において、現在メイン
プロセッサ１２が実行中のタスクを緊急的に終了させ
る。

【００３０】さらに、前記メインプロセッサ１２は時計
回路５から単位時間ΔＴ0 毎の割込信号が入力すると、
図３（ｃ）に示す時刻書込割込処理を実行する。図３
（ｃ）の時刻書込割込処理が開始されると、時計回路５
から現在時刻を読取って第２のＲＡＭメモリ１３ｂに最
新時刻として書込む。したがって、停電等の異常が発生
しない限りにおいては、この第２のＲＡＭメモリ１３ｂ
内には、常に１個の最新時刻が記憶されている。

【００３１】さらに、前記メインプロセッサ１２は、例
えば停電が復旧して、電源電圧検出部８から出力されて
いるリセット信号ｂがＨレベルに解除されると、図４に
示す電源復旧処理を実行する。

【００３２】すなわち、図４の電源復旧処理が開始され
ると、第２のＲＡＭメモリ１３ｂに記憶されている最新
時刻を第１のＲＡＭメモリ１３ａに停電発生時刻として
書き込む。

【００３３】次に、このように構成された異常発生履歴
記憶装置の動作を図２に示すタイムチャートを用いて説
明する。停電が発生していない正常状態時においては、
電源回路７から出力される電源電圧Ｖｃは基準電圧Ｖ_S
を維持している。そして、メインプロセッサ１２は一定
周期ΔＴ2 毎に自己診断を実行して、診断結果を第１の
ＲＡＭメモリ１３ａに順番に書込んでいく。同時に、メ
インプロセッサ１２は単位時間ΔＴ0 経過する毎に、第
２のＲＡＭメモリ１３ｂに記憶されている時刻を時計回
路５から世まとった最新時刻に更新していく。

【００３４】そして、何等かの要因にて、電源回路７に
停電が発生すると、電源電圧Ｖｃが低下開始する。電源
電圧Ｖｃが停電検出電圧Ｖ_D まで低下すると、停電検出
信号ａがメインプロセッサ１２へ印加される。そして、
図３（ｂ）に示す簡単な停電割込処理が実行される。

【００３５】電源電圧Ｖｃが動作下限電圧Ｖ_R まで低下
すると、リセット信号ｂがメインプロセッサ１２へ印加
される。その結果、メインプロセッサ１２による自己診
断動作及び時刻書込動作が停止される。

【００３６】そして、停電が復旧して電源電圧Ｖｃが動
作下限電圧Ｖ_R 以上に上昇すると、リセット信号ｂが解
除され、メインプロセッサ１２による図４に示す電源復
旧処理が実施されて、第２のＲＡＭメモリ１３ｂの最新
時刻が第１のＲＡＭメモリ１３ａに停電発生時刻として
書込まれる。そして、メインプロセッサ１２による図３
（ａ），図３（ａ）に示す自己診断処理、及び図３
（ｃ）に示す時刻書込処理を開始する。

【００３７】このように構成された異常発生履歴記憶装
置によれば、停電発生時刻及び停電発生直前の自己診断
結果は第２，第１のＲＡＭメモリ１３ｂ，１３ａに記憶
保持されているので、停電発生を検出した後に、これら
を記憶保持する処理を実行する必要がない。

【００３８】したがって、図３（ｂ）に示すように、１
つのステップで停電割込処理を終了させることができ、
図７（ｂ）に示す６つのステップを有する従来装置の場
合に比較して、停電割込処理に要する時間を大幅に短縮
できる。

【００３９】このように、停電割込処理は短時間で終了
するので、電源電圧Ｖｃが停電検出電圧Ｖ_D から動作下
限電圧Ｖ_R まで低下するに要する時間Ｔ3 を、図６に示
す従来装置の時間Ｔ1 に比較して大幅に短縮可能であ
る。

【００４０】よって、電源回路７を、内部に大容量のコ
ンダンサを組込んだり、必要でない表示器６ａに対する
電源電圧を供給を即座に停止して、電力消費を節約する
等の特別な回路構成とする必要がない。その結果、電源
回路７を小型軽量化でき、かつ製造費を低減できる。

【００４１】なお、本発明は上述した実施例に限定され
るものではない。実施例装置においては、第１のＲＡＭ
メモリ１３ａと第２のＲＡＭメモリ１３ｂとを個別の記
憶素子で構成したが、例えば１個のＲＡＭメモリ内に形
成してもよいことはいうまでもない。

【００４２】

【発明の効果】以上説明したように本発明の異常発生履
歴記憶装置によれば、一定周期毎に実行される自己診断
の結果及び現在の最新時刻を正常時においても不揮発性
メモリに書込むようにしている。したがって、停電発生
時の停電割込処理時間を大幅に短縮でき、簡単な構成の
電源回路でもって停電発生時刻及び停電発生直前の自己
診断結果の履歴を記憶保持できる。その結果、装置全体
の製造費を低減できる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わる異常発生履歴記憶
装置が組込まれた情報処理装置全体を示すブロック図。

【図２】 同実施例装置の動作を示すタイムチャート。

【図３】 同実施例装置の動作を示す流れ図。

【図４】 同じく同実施例装置の動作を示す流れ図。

【図５】 従来の異常発生履歴記憶装置が組込まれた情
報処理装置全体を示すブロック図。

【図６】 同従来装置の動作を示すタイムチャート。

【図７】 同従来装置の動作を示す流れ図。

【符号の説明】

２…バスライン、３…ＲＯＭメリ、５…時計回路、７…
電源回路、８…電源電圧検出部、９，１１…ダイオー
ド、１０…バッテリ、１２…メインプロセッサ、１３ａ
…第１のＲＡＭメモリ、１３ｂ…第２のＲＡＭメモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 各種情報処理を実行するメインプロセッ
   サに駆動電源を供給する電源回路と、この電源回路の停
   電発生時においても正しい時刻を計時する時計回路と、
   前記停電発生時においても記憶内容が保持される第１，
   第２の不揮発性メモリと、一定周期毎に前記メインプロ
   セッサの処理動作を診断して、診断結果を前記時計回路
   から読出した診断時刻と共に前記第１の不揮発性メモリ
   に時系列的に書込む自己診断手段と、単位時間経過する
   毎に前記時計回路の時刻を前記第２の不揮発性メモリに
   最新時刻として書込む最新時刻書込手段と、停電復旧に
   応動して、前記第２の不揮発性メモリに記憶されている
   最新時刻を停電発生時刻として前記第１の不揮発性メモ
   リに時系列的に書込む停電発生履歴書込手段とを備えた
   異常発生履歴記憶装置。