JPH0633235B2 - 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 - Google Patents
酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法Info
- Publication number
- JPH0633235B2 JPH0633235B2 JP1086505A JP8650589A JPH0633235B2 JP H0633235 B2 JPH0633235 B2 JP H0633235B2 JP 1086505 A JP1086505 A JP 1086505A JP 8650589 A JP8650589 A JP 8650589A JP H0633235 B2 JPH0633235 B2 JP H0633235B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- oxide film
- silicon single
- wafer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、チョクラルスキー法により製造された酸化膜
耐圧特性の優れたシリコン単結晶およびその製造方法に
関する。
耐圧特性の優れたシリコン単結晶およびその製造方法に
関する。
（従来の技術） 従来、シリコン単結晶の育成に関して種々の方法が知ら
れている。なかでも、石英坩堝内のシリコン融液に付け
た種結晶を引き上げる事により単結晶棒を成長させるチ
ョクラルスキー法は工業的に広く用いられている。この
方法で製造された単結晶ウェハ（以下、ＣＺウェハと称
する。）の酸化膜耐圧は、フローティング・ゾーン法に
より製造された単結晶ウェハ（以下、ＦＺウェハと称す
る。）、およびチョクラルスキー法により製造された単
結晶基板にシリコン薄膜をエピタキシャル成長させたウ
ェハ（以下、ｅｐｉウェハと称する）の酸化膜耐圧に比
べて著しく低い事が知られている（例えば、小柳光正
「サブミクロンデバイスII、３ゲート酸化膜の信頼性」
（昭和６３年１月３０日発行）、丸善（株）、ｐ７
０）。にもかかわらず、ＣＺウェハには種々の特徴があ
るため現在でもデバイス用材料として広く利用されてい
る。しかし、近年、ＭＯＳデバイス集積度の増大にとも
ないゲート酸化膜の信頼性向上が強く望まれるところと
なり、酸化膜耐圧はその信頼性を決定する重要な材料特
性の１つであるため、酸化膜耐圧特性の優れたＣＺウェ
ハ及びその製造技術の開発が急務となっていた。ところ
が、従来の技術では、本発明者らが行なった第２表に示
す実験結果に見られるように、酸化膜耐圧特性の優れた
ＣＺウェハを製造することはできなかった。
れている。なかでも、石英坩堝内のシリコン融液に付け
た種結晶を引き上げる事により単結晶棒を成長させるチ
ョクラルスキー法は工業的に広く用いられている。この
方法で製造された単結晶ウェハ（以下、ＣＺウェハと称
する。）の酸化膜耐圧は、フローティング・ゾーン法に
より製造された単結晶ウェハ（以下、ＦＺウェハと称す
る。）、およびチョクラルスキー法により製造された単
結晶基板にシリコン薄膜をエピタキシャル成長させたウ
ェハ（以下、ｅｐｉウェハと称する）の酸化膜耐圧に比
べて著しく低い事が知られている（例えば、小柳光正
「サブミクロンデバイスII、３ゲート酸化膜の信頼性」
（昭和６３年１月３０日発行）、丸善（株）、ｐ７
０）。にもかかわらず、ＣＺウェハには種々の特徴があ
るため現在でもデバイス用材料として広く利用されてい
る。しかし、近年、ＭＯＳデバイス集積度の増大にとも
ないゲート酸化膜の信頼性向上が強く望まれるところと
なり、酸化膜耐圧はその信頼性を決定する重要な材料特
性の１つであるため、酸化膜耐圧特性の優れたＣＺウェ
ハ及びその製造技術の開発が急務となっていた。ところ
が、従来の技術では、本発明者らが行なった第２表に示
す実験結果に見られるように、酸化膜耐圧特性の優れた
ＣＺウェハを製造することはできなかった。
（発明が解決しようとする課題） 第３図に示すように、チョクラルスキー法では石英ガラ
ス製坩堝１に原料である多結晶シリコンを入れ、これを
ヒーターにより加熱して原料融液２とする。この後、種
結晶３を原料融液２に浸漬し、種結晶３や坩堝１を回転
させながら単結晶棒４を引き上げる。これらの操作は、
通常、ガス導入口６から導入されたチャンバー５内を矢
印で示したように流れる不活性ガスの雰囲気下で行なわ
れる。こういった方法でシリコン単結晶を成長させる場
合のプロセス制御因子には、坩堝回転速度、種結晶回転
速度、結晶成長雰囲気、融液温度、結晶引き上げ速度、
その他多数のものがあり、これらの因子の内のどれがＣ
Ｚウェハの酸化膜耐圧特性を支配するかについては従来
全く知られていなかった。また、ｅｐｉウェハと同等の
酸化膜耐圧を示すＣＺウェハが製造できたと言う報告も
皆無であり、実際そのようなウェハは存在しなかった。
例えば、従来のチョクラルスキー法による大直径（直径
５０mm以上）無転位シリコン単結晶の引き上げ速度は
１．２mm/min以上（例えば、阿部孝夫「超ＬＳＩプロセ
スデータハンドブック、第１章単結晶引き上げ技術」
（昭和５７年４月１５日発行）、（株）サイエンスフォ
ーラム、ｐ６４）であり、このような条件において作製
されたシリコン単結晶から製造されたＣＺウェハは、第
２表に示す実験結果に見られるように酸化膜耐圧特性
（後述するＣモード合格率）がｅｐｉウェハに比較して
明らかに悪いものであった。
ス製坩堝１に原料である多結晶シリコンを入れ、これを
ヒーターにより加熱して原料融液２とする。この後、種
結晶３を原料融液２に浸漬し、種結晶３や坩堝１を回転
させながら単結晶棒４を引き上げる。これらの操作は、
通常、ガス導入口６から導入されたチャンバー５内を矢
印で示したように流れる不活性ガスの雰囲気下で行なわ
れる。こういった方法でシリコン単結晶を成長させる場
合のプロセス制御因子には、坩堝回転速度、種結晶回転
速度、結晶成長雰囲気、融液温度、結晶引き上げ速度、
その他多数のものがあり、これらの因子の内のどれがＣ
Ｚウェハの酸化膜耐圧特性を支配するかについては従来
全く知られていなかった。また、ｅｐｉウェハと同等の
酸化膜耐圧を示すＣＺウェハが製造できたと言う報告も
皆無であり、実際そのようなウェハは存在しなかった。
例えば、従来のチョクラルスキー法による大直径（直径
５０mm以上）無転位シリコン単結晶の引き上げ速度は
１．２mm/min以上（例えば、阿部孝夫「超ＬＳＩプロセ
スデータハンドブック、第１章単結晶引き上げ技術」
（昭和５７年４月１５日発行）、（株）サイエンスフォ
ーラム、ｐ６４）であり、このような条件において作製
されたシリコン単結晶から製造されたＣＺウェハは、第
２表に示す実験結果に見られるように酸化膜耐圧特性
（後述するＣモード合格率）がｅｐｉウェハに比較して
明らかに悪いものであった。
本発明は、デバイス製造用の酸化膜耐圧特性に優れたＣ
Ｚウェハが得られる従来に無いシリコン単結晶を提供す
る事、およびそのようなシリコン単結晶をチョクラルス
キー法により工業的に製造するためのプロセス制御条件
を定める事を目的とする。
Ｚウェハが得られる従来に無いシリコン単結晶を提供す
る事、およびそのようなシリコン単結晶をチョクラルス
キー法により工業的に製造するためのプロセス制御条件
を定める事を目的とする。
（課題を解決するための手段） 本発明のシリコン単結晶は、チョクラルスキー法により
製造された直径１００mm以上のシリコン単結晶ウェハで
あって、上層がアルミニウム、下層がドープされた多結
晶シリコンからなる直径５mmの２層ゲート電極を有する
多数個のＭＯＳダイオードを該シリコン単結晶ウェハ上
に実装し、基板シリコンから多数キャリアが注入される
極性の直流電圧を各ＭＯＳダイオードに印加して電圧ラ
ンピング法により前記ウェハの酸化膜耐圧を評価した場
合において、酸化膜を通して流れる電流密度が１μＡ／
cm2の時の該酸化膜にかかる平均電界が８．０ＭＶ／cm
以上を示すＭＯＳダイオードの個数の割合が１ウェハに
付き６０％以上であることを特徴とする。
製造された直径１００mm以上のシリコン単結晶ウェハで
あって、上層がアルミニウム、下層がドープされた多結
晶シリコンからなる直径５mmの２層ゲート電極を有する
多数個のＭＯＳダイオードを該シリコン単結晶ウェハ上
に実装し、基板シリコンから多数キャリアが注入される
極性の直流電圧を各ＭＯＳダイオードに印加して電圧ラ
ンピング法により前記ウェハの酸化膜耐圧を評価した場
合において、酸化膜を通して流れる電流密度が１μＡ／
cm2の時の該酸化膜にかかる平均電界が８．０ＭＶ／cm
以上を示すＭＯＳダイオードの個数の割合が１ウェハに
付き６０％以上であることを特徴とする。
また、本発明のシリコン単結晶の製造方法は、チョクラ
ルスキー法により直径１００mm以上でかつ前記の優れた
酸化膜耐圧特性を有するシリコン単結晶を製造する方法
において、結晶成長速度を０．８mm/min以下とすること
を特徴とする。
ルスキー法により直径１００mm以上でかつ前記の優れた
酸化膜耐圧特性を有するシリコン単結晶を製造する方法
において、結晶成長速度を０．８mm/min以下とすること
を特徴とする。
（作用） 以下、図表を参照しながら、本発明の具体的構成と作用
を説明する。
を説明する。
第１図は、本発明のシリコン単結晶の酸化膜耐圧を評価
する際、シリコンウェハ上に実装したＭＯＳダイオード
の断面であり、シリコンウェハ１１の上にＳｉＯ２層１
２が形成され、その上に上層がアルミニウム１４、下層
がドープさた多結晶シリコン１３からなる直径５mmの２
層ゲート電極１５が形成されている。そしてこのような
直径５mmの２層ゲート電極１５を有するＭＯＳダイオー
ド９が、第２図に示すようにシリコンウェハ８（ゲート
酸化により形成されたＳｉＯ２膜を有するシリコンウェ
ハ）上に多数個形成されている。
する際、シリコンウェハ上に実装したＭＯＳダイオード
の断面であり、シリコンウェハ１１の上にＳｉＯ２層１
２が形成され、その上に上層がアルミニウム１４、下層
がドープさた多結晶シリコン１３からなる直径５mmの２
層ゲート電極１５が形成されている。そしてこのような
直径５mmの２層ゲート電極１５を有するＭＯＳダイオー
ド９が、第２図に示すようにシリコンウェハ８（ゲート
酸化により形成されたＳｉＯ２膜を有するシリコンウェ
ハ）上に多数個形成されている。
次に、本発明のシリコン単結晶における酸化膜耐圧特性
に関する評価手段を第１表により説明する。チョクラル
スキー法により製造された直径１００mm以上のシリコン
単結晶棒をスライスし、ラッピング、ポリッシングな
ど、通常、シリコンウェハを工業的に製造するために必
要な諸工程を経て得られたウェハを洗浄し（１）、ゲー
ト酸化を行ってＳｉＯ２層を形成し（２）、多結晶シリ
コン膜を堆積させ（３）、この多結晶シリコンにイオン
注入してドープする（６）。酸化前洗浄（４）及び多結
晶シリコンの酸化（５）はイオン注入（６）の前処理で
ある。ついで、アニール前洗浄（７）を行ない、ドライ
ブアニールして多結晶シリコン中のドーパントを固溶化
し（８）、多結晶シリコン酸化膜をエッチング除去し
（９）、アルミニウムを蒸着してアルミニウム層を形成
する（１０）。つぎに、直径５mmの２層ゲート電極を実
装するためにリソグラフィー（１１）によりポジレジス
ト膜をコートして、パターニングした後、アルミニウム
層をエッチングし（１２）、多結晶シリコン膜をエッチ
ングして（１３）、レジスト膜を除去する（１４）。そ
して、水素アニールによりＳｉ／ＳｉＯ２界面を安定化
した後（１５）、表面にレジスト膜を塗布してＭＯＳダ
イオードを保護し（１６）、プラズマエッチングにより
裏面多結晶シリコン膜を除去する（１７）。表面に保護
用のレジスト膜を再度塗布して（１８）、裏面酸化膜を
エッチングにより除去し（１９）、ｐ型の場合には金、
ｎ型の場合には金・アンチモン合金を蒸着して裏面電極
を形成する（２０）。最後に、保護用レジスト膜を除去
した後（２１）、電圧ランピング法により酸化膜耐圧特
性を評価する（２２）。電圧ランピング法とは、第１図
において、基板シリコンから多数キャリアが注入される
極性の直流電圧をアルミニウム層１４と裏面電極との間
に印加し、その電圧を時間に対してステップ状に増加さ
せる方法である。本発明では、該電圧ランピング法の１
ステップあたりの電圧増加を電界換算で０．２５ＭＶ／
cm、保持時間を２００ms／ステップとし、第１図におけ
るＳｉＯ２層１２を通して流れる電流密度が１．０μＡ
／cm2となるときにＳｉＯ２層１２にかかる平均電界が
８．０ＭＶ／cm以上を示すＭＯＳダイオードの個数の割
合（これをＣモード合格率という）でシリコン単結晶の
酸化膜耐圧特性を評価した。本発明のシリコン単結晶は
Ｃモード合格率が６０％以上である。
に関する評価手段を第１表により説明する。チョクラル
スキー法により製造された直径１００mm以上のシリコン
単結晶棒をスライスし、ラッピング、ポリッシングな
ど、通常、シリコンウェハを工業的に製造するために必
要な諸工程を経て得られたウェハを洗浄し（１）、ゲー
ト酸化を行ってＳｉＯ２層を形成し（２）、多結晶シリ
コン膜を堆積させ（３）、この多結晶シリコンにイオン
注入してドープする（６）。酸化前洗浄（４）及び多結
晶シリコンの酸化（５）はイオン注入（６）の前処理で
ある。ついで、アニール前洗浄（７）を行ない、ドライ
ブアニールして多結晶シリコン中のドーパントを固溶化
し（８）、多結晶シリコン酸化膜をエッチング除去し
（９）、アルミニウムを蒸着してアルミニウム層を形成
する（１０）。つぎに、直径５mmの２層ゲート電極を実
装するためにリソグラフィー（１１）によりポジレジス
ト膜をコートして、パターニングした後、アルミニウム
層をエッチングし（１２）、多結晶シリコン膜をエッチ
ングして（１３）、レジスト膜を除去する（１４）。そ
して、水素アニールによりＳｉ／ＳｉＯ２界面を安定化
した後（１５）、表面にレジスト膜を塗布してＭＯＳダ
イオードを保護し（１６）、プラズマエッチングにより
裏面多結晶シリコン膜を除去する（１７）。表面に保護
用のレジスト膜を再度塗布して（１８）、裏面酸化膜を
エッチングにより除去し（１９）、ｐ型の場合には金、
ｎ型の場合には金・アンチモン合金を蒸着して裏面電極
を形成する（２０）。最後に、保護用レジスト膜を除去
した後（２１）、電圧ランピング法により酸化膜耐圧特
性を評価する（２２）。電圧ランピング法とは、第１図
において、基板シリコンから多数キャリアが注入される
極性の直流電圧をアルミニウム層１４と裏面電極との間
に印加し、その電圧を時間に対してステップ状に増加さ
せる方法である。本発明では、該電圧ランピング法の１
ステップあたりの電圧増加を電界換算で０．２５ＭＶ／
cm、保持時間を２００ms／ステップとし、第１図におけ
るＳｉＯ２層１２を通して流れる電流密度が１．０μＡ
／cm2となるときにＳｉＯ２層１２にかかる平均電界が
８．０ＭＶ／cm以上を示すＭＯＳダイオードの個数の割
合（これをＣモード合格率という）でシリコン単結晶の
酸化膜耐圧特性を評価した。本発明のシリコン単結晶は
Ｃモード合格率が６０％以上である。
第３図は、本発明が対象とするチョクラルスキー法によ
りシリコン単結晶棒を製造する装置の１例である。この
装置の構成を簡単に述べると、ガス導入口６および排気
口７を備えたチャンバー５内に、石英ガラス製坩堝１を
回転に配置し、一方、この坩堝１上方に、先端部に種結
晶３をチャック（図示せず）によって保持する引上げワ
イヤを配置したものである。本発明は、第３図に示すよ
うな装置により、坩堝１に収容した原料融液から単結晶
棒４を引き上げ、固液界面でシリコン単結晶を成長させ
る際、その結晶引き上げ速度を０．８mm/min以下とす
る。引き上げ速度がこの値より大きいと、Ｃモード合格
率が６０％未満となって、従来のシリコン単結晶と同程
度となる。しかしながら、引き上げ速度が０．８mm/min
以下であると、Ｃモード合格率が上昇して６０％以上、
さらに、０．５mm/min以下でｅｐｉウェハとほぼ同等の
９０％以上となり、ゲート酸化膜の信頼性が著しく向上
する。
りシリコン単結晶棒を製造する装置の１例である。この
装置の構成を簡単に述べると、ガス導入口６および排気
口７を備えたチャンバー５内に、石英ガラス製坩堝１を
回転に配置し、一方、この坩堝１上方に、先端部に種結
晶３をチャック（図示せず）によって保持する引上げワ
イヤを配置したものである。本発明は、第３図に示すよ
うな装置により、坩堝１に収容した原料融液から単結晶
棒４を引き上げ、固液界面でシリコン単結晶を成長させ
る際、その結晶引き上げ速度を０．８mm/min以下とす
る。引き上げ速度がこの値より大きいと、Ｃモード合格
率が６０％未満となって、従来のシリコン単結晶と同程
度となる。しかしながら、引き上げ速度が０．８mm/min
以下であると、Ｃモード合格率が上昇して６０％以上、
さらに、０．５mm/min以下でｅｐｉウェハとほぼ同等の
９０％以上となり、ゲート酸化膜の信頼性が著しく向上
する。
［実施例］ 次に本発明の実施例を説明する。
第３図に示した装置を使用して、結晶引き上げ前の原料
融液２の量を３５〜６５kg、不活性ガスとしてのアルゴ
ン吹き込み流量を５０〜１００Ｎ／minとして、単結
晶棒４を０．８mm/min以下の速度で引き上げ単結晶を成
長させた。一方、本発明のシリコン単結晶との比較のた
めに０．８mm/minを越える速度で引き上げた単結晶棒も
製造した。得られたシリコン単結晶ウェハの製造条件お
よび特性を第２表に示す。なお、試料No.５は、原料多
結晶シリコンを融液２に連続的に供給しつつ、０．４mm
/minの速度で単結晶棒を引き上げた。また、、試料No.
９および１０は、磁場を加えながら単結晶棒を引き上げ
た。これらの単結晶棒からウェハを切り出し、ラッピン
グ、ポリッシングなど、通常、シリコンウェハを工業的
に製造するために必要な工程を経て、片面が鏡面のＣＺ
ウェハを作製した。
融液２の量を３５〜６５kg、不活性ガスとしてのアルゴ
ン吹き込み流量を５０〜１００Ｎ／minとして、単結
晶棒４を０．８mm/min以下の速度で引き上げ単結晶を成
長させた。一方、本発明のシリコン単結晶との比較のた
めに０．８mm/minを越える速度で引き上げた単結晶棒も
製造した。得られたシリコン単結晶ウェハの製造条件お
よび特性を第２表に示す。なお、試料No.５は、原料多
結晶シリコンを融液２に連続的に供給しつつ、０．４mm
/minの速度で単結晶棒を引き上げた。また、、試料No.
９および１０は、磁場を加えながら単結晶棒を引き上げ
た。これらの単結晶棒からウェハを切り出し、ラッピン
グ、ポリッシングなど、通常、シリコンウェハを工業的
に製造するために必要な工程を経て、片面が鏡面のＣＺ
ウェハを作製した。
これらＣＺウェハの酸化膜耐圧特性は、前述のように、
第１表の工程によりＣモード合格率を求め、評価した。
第２表に示す結果から明らかなように、結晶引き上げ速
度を０．８mm/min以下とすることにより、従来予想もで
きなかった高レベルでＣＺウェハの酸化膜耐圧特性が著
しく向上するものであった。
第１表の工程によりＣモード合格率を求め、評価した。
第２表に示す結果から明らかなように、結晶引き上げ速
度を０．８mm/min以下とすることにより、従来予想もで
きなかった高レベルでＣＺウェハの酸化膜耐圧特性が著
しく向上するものであった。
［発明の効果］ 以上詳述したように、本発明のＣＺウェハは従来にない
優れた酸化膜耐圧特性を有するため、ゲート酸化膜の信
頼性が高く、ＭＯＳデバイス用のウェハに適する。
優れた酸化膜耐圧特性を有するため、ゲート酸化膜の信
頼性が高く、ＭＯＳデバイス用のウェハに適する。
第１図は本発明シリコン単結晶の酸化膜耐圧特性を評価
するためにシリコンウェハ上に実装したＭＯＳダイオー
ドの一部断面図、第２図はＭＯＳダイオードを実装した
該ウェハの平面図、第３図はチョクラルスキー法におい
て用いられる製造装置の一例の構成を示す図である。 １……石英ガラス製坩堝、２……原料融液、３……種結
晶、４……シリコン単結晶棒、５……チャンバー、６…
…ガス導入口、７……排気口、８……ゲート酸化により
形成されたＳｉＯ２膜を有するシリコンウェハ、９……
ＭＯＳダイオード（電極直径５mm）、１０……ＭＯＳダ
イオード（電極直径１，２，３，４，６mm）、１１……
基板シリコン、１２……ＳｉＯ２膜（厚さ約２５０
Å）、１３……多結晶シリコン層（厚さ約５０００
Å）、１４……アルミニウム層（厚さ２０００〜５００
０Å）、１５……２層ゲート電極。
するためにシリコンウェハ上に実装したＭＯＳダイオー
ドの一部断面図、第２図はＭＯＳダイオードを実装した
該ウェハの平面図、第３図はチョクラルスキー法におい
て用いられる製造装置の一例の構成を示す図である。 １……石英ガラス製坩堝、２……原料融液、３……種結
晶、４……シリコン単結晶棒、５……チャンバー、６…
…ガス導入口、７……排気口、８……ゲート酸化により
形成されたＳｉＯ２膜を有するシリコンウェハ、９……
ＭＯＳダイオード（電極直径５mm）、１０……ＭＯＳダ
イオード（電極直径１，２，３，４，６mm）、１１……
基板シリコン、１２……ＳｉＯ２膜（厚さ約２５０
Å）、１３……多結晶シリコン層（厚さ約５０００
Å）、１４……アルミニウム層（厚さ２０００〜５００
０Å）、１５……２層ゲート電極。
フロントページの続き (72)発明者 金子 高之 山口県光市大字島田3434番地 ニッテツ電 子株式会社光工場内 (56)参考文献 特開 昭62−138384（ＪＰ，Ａ)
Claims (2)
- 【請求項１】チョクラルスキー法により製造された直径
１００mm以上のシリコン単結晶ウェハであって、上層が
アルミニウム、下層がドープされた多結晶シリコンから
なる直径５mmの２層ゲート電極を有する多数個のＭＯＳ
ダイオードを該シリコン単結晶ウェハ上に実装し、基板
シリコンから多数キャリアが注入される極性の直流電圧
を各ＭＯＳダイオードに印加して電圧ランピング法によ
り前記ウェハの酸化膜耐圧を評価した場合において、酸
化膜を通して流れる電流密度が１μＡ／cm2の時の該酸
化膜にかかる平均電界が８．０ＭＶ／cm以上を示すＭＯ
Ｓダイオードの個数の割合が１ウェハに付き６０％以上
であることを特徴とする酸化膜耐圧特性に優れたシリコ
ン単結晶。 - 【請求項２】チョクラルスキー法により請求項１に記載
の直径１００mm以上でかつ酸化膜耐圧特性に優れたシリ
コン単結晶を製造する方法であって、結晶成長速度を
０．８mm/min以下とすることを特徴とするシリコン単結
晶の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086505A JPH0633235B2 (ja) | 1989-04-05 | 1989-04-05 | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086505A JPH0633235B2 (ja) | 1989-04-05 | 1989-04-05 | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02267195A JPH02267195A (ja) | 1990-10-31 |
| JPH0633235B2 true JPH0633235B2 (ja) | 1994-05-02 |
Family
ID=13888840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086505A Expired - Lifetime JPH0633235B2 (ja) | 1989-04-05 | 1989-04-05 | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633235B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2546745B2 (ja) * | 1991-03-15 | 1996-10-23 | 信越半導体株式会社 | 半導体デバイスの製造方法 |
| JP2521007B2 (ja) * | 1992-06-30 | 1996-07-31 | 九州電子金属株式会社 | シリコン単結晶の製造方法 |
| JP2862158B2 (ja) * | 1993-08-27 | 1999-02-24 | 信越半導体株式会社 | シリコン単結晶の製造装置 |
| JP3006368B2 (ja) * | 1993-10-18 | 2000-02-07 | 住友金属工業株式会社 | 酸化膜耐圧特性に優れたシリコン単結晶の製造方法および製造装置 |
| JP2006066928A (ja) * | 1994-09-09 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JPH08337490A (ja) * | 1995-06-09 | 1996-12-24 | Shin Etsu Handotai Co Ltd | 結晶欠陥の少ないシリコン単結晶及びその製造方法 |
| JP3844536B2 (ja) * | 1996-01-19 | 2006-11-15 | コマツ電子金属株式会社 | 単結晶引上装置 |
| JP4020987B2 (ja) * | 1996-01-19 | 2007-12-12 | 信越半導体株式会社 | ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法 |
| JP3531333B2 (ja) * | 1996-02-14 | 2004-05-31 | 信越半導体株式会社 | チョクラルスキー法による結晶製造装置、結晶製造方法、およびこの方法から製造される結晶 |
| US6379642B1 (en) | 1997-04-09 | 2002-04-30 | Memc Electronic Materials, Inc. | Vacancy dominated, defect-free silicon |
| KR20040102230A (ko) | 1997-04-09 | 2004-12-03 | 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 | 저결함밀도, 이상적 산소침전 실리콘 |
| CN100547122C (zh) | 1997-04-09 | 2009-10-07 | Memc电子材料有限公司 | 缺陷密度低，空位占优势的硅 |
| JP3596257B2 (ja) * | 1997-11-19 | 2004-12-02 | 三菱住友シリコン株式会社 | シリコン単結晶ウェーハの製造方法 |
| TW589415B (en) | 1998-03-09 | 2004-06-01 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| TW508378B (en) * | 1998-03-09 | 2002-11-01 | Shinetsu Handotai Kk | A method for producing a silicon single crystal wafer and a silicon single crystal wafer |
| WO1999057344A1 (fr) | 1998-05-01 | 1999-11-11 | Nippon Steel Corporation | Plaquette de semi-conducteur en silicium et son procede de fabrication |
| US6291874B1 (en) | 1998-06-02 | 2001-09-18 | Shin-Etsu Handotai Co., Ltd. | Method for producing silicon single crystal wafer for particle monitoring and silicon single crystal wafer for particle monitoring |
| US6224668B1 (en) | 1998-06-02 | 2001-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
| JPH11349393A (ja) | 1998-06-03 | 1999-12-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
| CN1326518A (zh) | 1998-06-26 | 2001-12-12 | Memc电子材料有限公司 | 任意大直径无缺陷硅晶体的生长方法 |
| WO2000022197A1 (en) | 1998-10-14 | 2000-04-20 | Memc Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| US7105050B2 (en) | 2000-11-03 | 2006-09-12 | Memc Electronic Materials, Inc. | Method for the production of low defect density silicon |
| US6846539B2 (en) | 2001-01-26 | 2005-01-25 | Memc Electronic Materials, Inc. | Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults |
| JP2003060163A (ja) * | 2001-08-14 | 2003-02-28 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| EP1667218B9 (en) | 2003-09-08 | 2019-11-20 | SUMCO Corporation | Soi wafer and its manufacturing method |
| WO2005024918A1 (ja) | 2003-09-08 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハおよびその製造方法 |
| JP4419147B2 (ja) | 2003-09-08 | 2010-02-24 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| US8216362B2 (en) | 2006-05-19 | 2012-07-10 | Memc Electronic Materials, Inc. | Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth |
| JP4337954B2 (ja) * | 2007-03-19 | 2009-09-30 | エムエヌケー−エスオージー シリコン インコーポレイテッド | シリコンインゴットの製造方法および製造装置 |
| CN105002557A (zh) * | 2015-08-12 | 2015-10-28 | 常州天合光能有限公司 | 一种镓锗硼共掺多晶硅及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS41404Y1 (ja) * | 1964-02-02 | 1966-01-18 | ||
| JPS5556098A (en) * | 1978-10-17 | 1980-04-24 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method and apparatus for producing si single crystal rod |
| JPS56100195A (en) * | 1980-01-09 | 1981-08-11 | Hitachi Ltd | Growing method for semiconductor single crystal |
| JPS6124240A (ja) * | 1984-07-13 | 1986-02-01 | Toshiba Corp | 半導体基板 |
| JPS62138384A (ja) * | 1985-12-11 | 1987-06-22 | Shin Etsu Handotai Co Ltd | 単結晶の引上方法 |
| JPS62158189A (ja) * | 1985-12-27 | 1987-07-14 | Fujitsu Ltd | 半導体単結晶の製造方法及び装置 |
| JPS62182191A (ja) * | 1986-01-31 | 1987-08-10 | Hidekazu Fujita | Ｃｚ法における引上結晶の形状制御方法および装置 |
| JPH0639353B2 (ja) * | 1986-02-28 | 1994-05-25 | 東芝セラミックス株式会社 | シリコン単結晶の引上げ装置 |
| JPS62288191A (ja) * | 1986-06-06 | 1987-12-15 | Kyushu Denshi Kinzoku Kk | 単結晶成長方法及びその装置 |
-
1989
- 1989-04-05 JP JP1086505A patent/JPH0633235B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02267195A (ja) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0633235B2 (ja) | 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法 | |
| EP1598452B1 (en) | Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate. | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| DE112014002781B9 (de) | Verfahren zur Kontrolle der Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots, und Silicumwafer | |
| JPH0633236B2 (ja) | シリコン単結晶の熱処理方法および装置ならびに製造装置 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH0582360B2 (ja) | ||
| JP2001106594A (ja) | エピタキシャルウェーハの製造方法 | |
| US6056931A (en) | Silicon wafer for hydrogen heat treatment and method for manufacturing the same | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JPH0741383A (ja) | 半導体単結晶およびその製造方法 | |
| KR20030019472A (ko) | 디누디드 존을 갖는 에피택셜 실리콘 웨이퍼를 형성하는방법 및 장치 | |
| JP2003086597A (ja) | シリコン半導体基板およびその製造方法 | |
| JPH08208374A (ja) | シリコン単結晶およびその製造方法 | |
| JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
| JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JPH06271388A (ja) | 半導体単結晶棒の製造方法 | |
| JPH07223893A (ja) | 半導体単結晶およびその製造方法 | |
| JP3366765B2 (ja) | シリコン単結晶の製造方法 | |
| KR102737899B1 (ko) | 실리콘 단결정의 제조 방법 | |
| JP3366766B2 (ja) | シリコン単結晶の製造方法 | |
| JP4200690B2 (ja) | ＧａＡｓウェハの製造方法 | |
| JP3366767B2 (ja) | シリコン単結晶の製造方法 | |
| KR100500394B1 (ko) | 에피택셜 실리콘웨이퍼의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |