JPH0632378B2 - 電子部品内蔵多層セラミック基板 - Google Patents
電子部品内蔵多層セラミック基板Info
- Publication number
- JPH0632378B2 JPH0632378B2 JP60130647A JP13064785A JPH0632378B2 JP H0632378 B2 JPH0632378 B2 JP H0632378B2 JP 60130647 A JP60130647 A JP 60130647A JP 13064785 A JP13064785 A JP 13064785A JP H0632378 B2 JPH0632378 B2 JP H0632378B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- electronic component
- multilayer ceramic
- built
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 8
- 239000010953 base metal Substances 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 18
- 239000012298 atmosphere Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- VTHAZHHBZCRMKA-UHFFFAOYSA-N boranylidynelanthanum Chemical compound [La]#B VTHAZHHBZCRMKA-UHFFFAOYSA-N 0.000 description 1
- QAVFANVPBSEGTQ-UHFFFAOYSA-N boron;yttrium Chemical compound [Y]#B QAVFANVPBSEGTQ-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、多層セラミック基板内に、例えばコンデン
サ、抵抗器、コイル等のチップ形電子部品を内蔵した電
子部品内蔵多層セラミック基板に関する。
サ、抵抗器、コイル等のチップ形電子部品を内蔵した電
子部品内蔵多層セラミック基板に関する。
電子回路をより高密度化、多機能化する等のために、電
子部品を内蔵した多層基板が要望されている。
子部品を内蔵した多層基板が要望されている。
そのような多層基板の１つに、グリーンシート各層に誘
電体ペースト、絶縁体ペースト、導電ペースト等を厚膜
技術で印刷後、各層を圧着して焼成することによりＬ、
Ｃ、Ｒ回路等を構成したものがある。しかしこのような
多層基板においては、圧着・焼成過程でペーストの変
形が起こるため、抵抗値や静電容量等のＬ、Ｃ、Ｒの特
性を計算通りにすることが困難であること、使用可能
な誘電体ペーストの誘電率が小さくて大容量コンデンサ
の形成が困難であること、絶縁体ペーストの比抵抗を
幅広く選択することが困難であること、印刷積層を繰
り返すに従って印刷部の平面性が非常に悪くなって積層
数を増やすことが困難であること、等の種々の問題があ
る。
電体ペースト、絶縁体ペースト、導電ペースト等を厚膜
技術で印刷後、各層を圧着して焼成することによりＬ、
Ｃ、Ｒ回路等を構成したものがある。しかしこのような
多層基板においては、圧着・焼成過程でペーストの変
形が起こるため、抵抗値や静電容量等のＬ、Ｃ、Ｒの特
性を計算通りにすることが困難であること、使用可能
な誘電体ペーストの誘電率が小さくて大容量コンデンサ
の形成が困難であること、絶縁体ペーストの比抵抗を
幅広く選択することが困難であること、印刷積層を繰
り返すに従って印刷部の平面性が非常に悪くなって積層
数を増やすことが困難であること、等の種々の問題があ
る。
一方、従来の多層基板の他の例として、いわゆる抵抗・
容量付多量基板がある（例えば「エレクトロニク・セラ
ミクス」′８５ ５月号 頁６８〜６９参照）。これ
は、セラミックベースの表面にコンデンサ、抵抗器等を
厚膜技術で多層に印刷形成したものである。しかしこの
ような多層基板においても、印刷パターンの位置ずれ
による特性のばらつき、コンデンサ容量の制約、平
面性の悪化、等の上述した多層基板とほぼ同様の問題が
ある。
容量付多量基板がある（例えば「エレクトロニク・セラ
ミクス」′８５ ５月号 頁６８〜６９参照）。これ
は、セラミックベースの表面にコンデンサ、抵抗器等を
厚膜技術で多層に印刷形成したものである。しかしこの
ような多層基板においても、印刷パターンの位置ずれ
による特性のばらつき、コンデンサ容量の制約、平
面性の悪化、等の上述した多層基板とほぼ同様の問題が
ある。
従ってこの発明は、上述のような問題点を解消すること
ができる電子部品内蔵多層セラミック基板を提供するこ
とを目的とする。
ができる電子部品内蔵多層セラミック基板を提供するこ
とを目的とする。
この発明の電子部品内蔵多層セラミック基板は、凹部ま
たは貫通孔を有するセラミック基板を含む複数枚のセラ
ミック基板であっていずれも非還元性のセラミックから
成るものが一体的に焼成積層されて成る多層セラミック
基板と、この多層セラミック基板内であって前記凹部ま
たは貫通孔で形成される空間内に収納された非還元性の
チップ形電子部品と、前記多層セラミック基板の層間ま
たは前記貫通孔内に設けられていて前記チップ形電子部
品を配線している卑金属から成る導体とを備えることを
特徴とする。
たは貫通孔を有するセラミック基板を含む複数枚のセラ
ミック基板であっていずれも非還元性のセラミックから
成るものが一体的に焼成積層されて成る多層セラミック
基板と、この多層セラミック基板内であって前記凹部ま
たは貫通孔で形成される空間内に収納された非還元性の
チップ形電子部品と、前記多層セラミック基板の層間ま
たは前記貫通孔内に設けられていて前記チップ形電子部
品を配線している卑金属から成る導体とを備えることを
特徴とする。
第１図はこの発明の一実施例に係る電子部品内蔵多層セ
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。貫通孔７をそれぞれ有するセラミック
基板２１〜２５と貫通孔を有さないセラミック基板２６
とが積層されて多層セラミック基板２が形成されてお
り、当該多層セラミック基板２内であって各セラミック
基板の貫通孔７の組み合わせで形成される空間内に、チ
ップ形の受動素子等の電子部品、例えば積層タイプのコ
ンデンサ３、４及び抵抗器５が収納されている。そして
当該コンデンサ３、４及び抵抗器５は、多層セラミック
基板２の層間や貫通孔７内に設けられた導体６で適宜配
線されて第２図に示すような回路を構成している。この
場合、各電子部品を収納する空間を、貫通孔７の代わり
に各セラミック基板２１〜２６に適宜設けた凹部で形成
するようにしても良い。詳細は以下に説明するが、上記
各セラミック基板２１〜２６は、還元雰囲気中で焼成し
ても還元されない（即ち特性劣化を生じない）非還元性
のセラミックから成り、これらが一体的に焼成積層され
て上記多層セラミック基板２が形成されている。上記コ
ンデンサ３、４および抵抗器５も非還元性のものであ
る。上記導体６は卑金属から成る。
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。貫通孔７をそれぞれ有するセラミック
基板２１〜２５と貫通孔を有さないセラミック基板２６
とが積層されて多層セラミック基板２が形成されてお
り、当該多層セラミック基板２内であって各セラミック
基板の貫通孔７の組み合わせで形成される空間内に、チ
ップ形の受動素子等の電子部品、例えば積層タイプのコ
ンデンサ３、４及び抵抗器５が収納されている。そして
当該コンデンサ３、４及び抵抗器５は、多層セラミック
基板２の層間や貫通孔７内に設けられた導体６で適宜配
線されて第２図に示すような回路を構成している。この
場合、各電子部品を収納する空間を、貫通孔７の代わり
に各セラミック基板２１〜２６に適宜設けた凹部で形成
するようにしても良い。詳細は以下に説明するが、上記
各セラミック基板２１〜２６は、還元雰囲気中で焼成し
ても還元されない（即ち特性劣化を生じない）非還元性
のセラミックから成り、これらが一体的に焼成積層され
て上記多層セラミック基板２が形成されている。上記コ
ンデンサ３、４および抵抗器５も非還元性のものであ
る。上記導体６は卑金属から成る。
上述のような電子部品内蔵多層セラミック基板の製法の
一例を第３図を参照して説明する。還元雰囲気中で低温
焼結可能なセラミックのグリーンシート２１Ｇ〜２６Ｇ
の内のグリーンシート２１Ｇ〜２５Ｇのそれぞれに、図
示のように収納するコンデンサ３、４、抵抗器５の形状
・寸法およびそれらの配線パターンに応じた位置に大小
の貫通孔７を予め幾つか空けておき、そして非還元性の
コンデンサ３、４及び非還元性の抵抗器５を予めチップ
部品として完成させておいたものを、前記貫通孔７によ
って形成される空間内に挿入し、また卑金属から成る導
電ペースト６Ｐを各グリーンシート２１Ｇ〜２６Ｇの貫
通孔７の部分や層間の所定の箇所に付与した後、各グリ
ーンシート２１Ｇ〜２６Ｇを圧着し、そして還元雰囲気
中において低温焼成すると、第１図に示した電子部品内
蔵多層セラミック基板が得られる。尚、第３図中の３
１、４１、５１は、それぞれ、チップ形のコンデンサ
３、４及び抵抗器５の外部電極であり、５２はセラミッ
ク基板の表面に付与された抵抗パターンである。
一例を第３図を参照して説明する。還元雰囲気中で低温
焼結可能なセラミックのグリーンシート２１Ｇ〜２６Ｇ
の内のグリーンシート２１Ｇ〜２５Ｇのそれぞれに、図
示のように収納するコンデンサ３、４、抵抗器５の形状
・寸法およびそれらの配線パターンに応じた位置に大小
の貫通孔７を予め幾つか空けておき、そして非還元性の
コンデンサ３、４及び非還元性の抵抗器５を予めチップ
部品として完成させておいたものを、前記貫通孔７によ
って形成される空間内に挿入し、また卑金属から成る導
電ペースト６Ｐを各グリーンシート２１Ｇ〜２６Ｇの貫
通孔７の部分や層間の所定の箇所に付与した後、各グリ
ーンシート２１Ｇ〜２６Ｇを圧着し、そして還元雰囲気
中において低温焼成すると、第１図に示した電子部品内
蔵多層セラミック基板が得られる。尚、第３図中の３
１、４１、５１は、それぞれ、チップ形のコンデンサ
３、４及び抵抗器５の外部電極であり、５２はセラミッ
ク基板の表面に付与された抵抗パターンである。
この場合、上記グリーンシート２１Ｇ〜２６Ｇ等のグリ
ーンシートとしては、例えば、「エレクトロニク・セラ
ミクス」′８５ ３月号 頁１８〜１９に開示されてい
るような、Al2O3、CaO、SiO2、MgO、B2O3と微量添加物
から成るセラミック粉末とバインダーとを混合してドク
ターブレード法によってシート状にされたようなものが
利用される。そのようなグリーンシートは、例えば窒素
等の還元雰囲気中で焼成しても特性劣化が無く、しかも
例えば９００〜１０００℃程度の比較的低温で焼成する
ことができる。
ーンシートとしては、例えば、「エレクトロニク・セラ
ミクス」′８５ ３月号 頁１８〜１９に開示されてい
るような、Al2O3、CaO、SiO2、MgO、B2O3と微量添加物
から成るセラミック粉末とバインダーとを混合してドク
ターブレード法によってシート状にされたようなものが
利用される。そのようなグリーンシートは、例えば窒素
等の還元雰囲気中で焼成しても特性劣化が無く、しかも
例えば９００〜１０００℃程度の比較的低温で焼成する
ことができる。
また上記コンデンサ３、４等のコンデンサとしては、例
えば、特公昭５６−４６６４１号公報、特公昭５７
−４２５８８号公報、特公昭５７−４９５１５号公報
に開示されているようなチタン酸バリウム系の非還元性
誘電体セラミック組成物、あるいは特公昭５７−３７
０８１号公報、特公昭５７−３９００１号公報に開示
されているようなジルコン酸カルシウムを主体とする非
還元性誘電体セラミック組成物を用いた例えば積層タイ
プのセラミックコンデンサが利用できる。そのようなセ
ラミック積層コンデンサの製法の一例が上記〜の公
報中に開示されている。このようなコンデンサを用いれ
ば、グリーンシート中に収納して還元雰囲気中で焼成し
ても特性劣化を生じることがない。
えば、特公昭５６−４６６４１号公報、特公昭５７
−４２５８８号公報、特公昭５７−４９５１５号公報
に開示されているようなチタン酸バリウム系の非還元性
誘電体セラミック組成物、あるいは特公昭５７−３７
０８１号公報、特公昭５７−３９００１号公報に開示
されているようなジルコン酸カルシウムを主体とする非
還元性誘電体セラミック組成物を用いた例えば積層タイ
プのセラミックコンデンサが利用できる。そのようなセ
ラミック積層コンデンサの製法の一例が上記〜の公
報中に開示されている。このようなコンデンサを用いれ
ば、グリーンシート中に収納して還元雰囲気中で焼成し
ても特性劣化を生じることがない。
上記抵抗器５等の抵抗器としては、例えば、特開昭５５
−２７７００号公報、特開昭５５−２９１９９号公報に
開示されているようなランタンホウ素、イットリウムホ
ウ素等の抵抗物質と非還元性ガラスとから成る非還元性
抵抗組成物を、例えばセラミック基板上に付与して還元
雰囲気中で焼成した抵抗器が利用できる。このような抵
抗器を用いれば、グリーンシート中に収納して還元雰囲
気中で焼成しても特性劣化を生じることがない。
−２７７００号公報、特開昭５５−２９１９９号公報に
開示されているようなランタンホウ素、イットリウムホ
ウ素等の抵抗物質と非還元性ガラスとから成る非還元性
抵抗組成物を、例えばセラミック基板上に付与して還元
雰囲気中で焼成した抵抗器が利用できる。このような抵
抗器を用いれば、グリーンシート中に収納して還元雰囲
気中で焼成しても特性劣化を生じることがない。
上記導電ペースト６Ｐ等の導電ペーストとしては、グリ
ーンシートが９００〜１０００℃の還元雰囲気中で焼成
可能なため、例えばＣｕ、Ｎｉ、Ｆｅ等の卑金属から成
るものが利用できる。
ーンシートが９００〜１０００℃の還元雰囲気中で焼成
可能なため、例えばＣｕ、Ｎｉ、Ｆｅ等の卑金属から成
るものが利用できる。
より具体例を示すと、厚さ２００μｍのSiO2、Al2O3、B
aO、B2O3及びバインダーより成る低温焼結セラミックグ
リーンシートに、第３図に示すように貫通孔を開け、Ba
TiO3 を主成分とする非還元性積層セラミックコンデン
サ及びLa3B2を主成分とする非還元性抵抗器を貫通孔に
挿入し、またＣｕ系導電ペーストをスクリーン印刷法で
所定パターンに印刷した後、グリーンシートを圧着し、
窒素雰囲気中９５０℃で焼成して第１図に示すような電
子部品内蔵多層セラミック基板を得た。そして焼成後の
容量、抵抗をＬＣＲメータで測定したところ、設計値通
りの値が得られた。
aO、B2O3及びバインダーより成る低温焼結セラミックグ
リーンシートに、第３図に示すように貫通孔を開け、Ba
TiO3 を主成分とする非還元性積層セラミックコンデン
サ及びLa3B2を主成分とする非還元性抵抗器を貫通孔に
挿入し、またＣｕ系導電ペーストをスクリーン印刷法で
所定パターンに印刷した後、グリーンシートを圧着し、
窒素雰囲気中９５０℃で焼成して第１図に示すような電
子部品内蔵多層セラミック基板を得た。そして焼成後の
容量、抵抗をＬＣＲメータで測定したところ、設計値通
りの値が得られた。
尚、第１図等に示した電子部品内蔵多層セラミック基板
はあくまでも一例であって、この発明がそのような構造
のものに限定されないことは勿論である。
はあくまでも一例であって、この発明がそのような構造
のものに限定されないことは勿論である。
以上のようにこの発明は、チップ形電子部品を多層セラ
ミック基板内の空間に収納した構造であるため、次のよ
うな利点がある。従来のように圧着・焼成過程で電子
部品の特性のばらつきが起きることはなく、設計値通り
の特性の電子部品を３次元的に内蔵した多層セラミック
基板が得られる。コンデンサとしても、チップ形積層
セラミックコンデンサを使用することができるので、大
きな静電容量のものが内蔵可能である。電子部品は多
層セラミック基板内に形成された空間内に収納されてい
るため、多層基板の平面性を何等悪化させることはな
く、従って積層数の大きな積層基板が容易に得られる。
電子部品は多層セラミック基板内に実装されているた
め、耐湿性等の耐環境性が良く、従って信頼性の高い製
品が得られる。
ミック基板内の空間に収納した構造であるため、次のよ
うな利点がある。従来のように圧着・焼成過程で電子
部品の特性のばらつきが起きることはなく、設計値通り
の特性の電子部品を３次元的に内蔵した多層セラミック
基板が得られる。コンデンサとしても、チップ形積層
セラミックコンデンサを使用することができるので、大
きな静電容量のものが内蔵可能である。電子部品は多
層セラミック基板内に形成された空間内に収納されてい
るため、多層基板の平面性を何等悪化させることはな
く、従って積層数の大きな積層基板が容易に得られる。
電子部品は多層セラミック基板内に実装されているた
め、耐湿性等の耐環境性が良く、従って信頼性の高い製
品が得られる。
しかもこの発明は、多層セラミック基板が非還元性のセ
ラミックから成ること、内蔵のチップ形電子部品が非還
元性のものであること、およびチップ形電子部品を配線
している導体が卑金属から成ることを特徴としており、
これにより、多層セラミック基板をその内部に予め完成
したチップ形電子部品を収納した状態で一体的に形成し
てもチップ形電子部品の特性劣化が発生せず、しかもチ
ップ形電子部品の内蔵と共に導体によるチップ形電子部
品の配線も同時に行うことができるという効果に加え
て、導体に卑金属を用いているので、貴金属を用いた場
合に比べてコスト的にも安くできるという効果も得られ
る。
ラミックから成ること、内蔵のチップ形電子部品が非還
元性のものであること、およびチップ形電子部品を配線
している導体が卑金属から成ることを特徴としており、
これにより、多層セラミック基板をその内部に予め完成
したチップ形電子部品を収納した状態で一体的に形成し
てもチップ形電子部品の特性劣化が発生せず、しかもチ
ップ形電子部品の内蔵と共に導体によるチップ形電子部
品の配線も同時に行うことができるという効果に加え
て、導体に卑金属を用いているので、貴金属を用いた場
合に比べてコスト的にも安くできるという効果も得られ
る。
第１図はこの発明の一実施例に係る電子部品内蔵多層セ
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。第３図は、第１図の電子部品内蔵多層
セラミック基板の組み立て前の状態を示す概略断面図で
ある。 ２……多層セラミック基板、２１〜２６……セラミック
基板、２１Ｇ〜２６Ｇ……グリーンシート、３，４……
コンデンサ、５……抵抗器、６……導体、７……貫通孔
ラミック基板を示す概略断面図であり、第２図はその等
価回路図である。第３図は、第１図の電子部品内蔵多層
セラミック基板の組み立て前の状態を示す概略断面図で
ある。 ２……多層セラミック基板、２１〜２６……セラミック
基板、２１Ｇ〜２６Ｇ……グリーンシート、３，４……
コンデンサ、５……抵抗器、６……導体、７……貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鷹木 洋 京都府長岡京市天神２丁目26番10号 株式 会社村田製作所内 (56)参考文献 特開 昭60−109296（ＪＰ，Ａ) 特開 昭57−4192（ＪＰ，Ａ) 特開 昭59−84493（ＪＰ，Ａ) 特開 昭57−154886（ＪＰ，Ａ) 特開 昭57−154862（ＪＰ，Ａ) 実開 昭59−9568（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】凹部または貫通孔を有するセラミック基板
を含む複数枚のセラミック基板であっていずれも非還元
性のセラミックから成るものが一体的に焼成積層されて
成る多層セラミック基板と、この多層セラミック基板内
であって前記凹部または貫通孔で形成される空間内に収
納された非還元性のチップ形電子部品と、前記多層セラ
ミック基板の層間または前記貫通孔内に設けられていて
前記チップ形電子部品を配線している卑金属から成る導
体とを備えることを特徴とする電子部品内蔵多層セラミ
ック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130647A JPH0632378B2 (ja) | 1985-06-14 | 1985-06-14 | 電子部品内蔵多層セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130647A JPH0632378B2 (ja) | 1985-06-14 | 1985-06-14 | 電子部品内蔵多層セラミック基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61288498A JPS61288498A (ja) | 1986-12-18 |
| JPH0632378B2 true JPH0632378B2 (ja) | 1994-04-27 |
Family
ID=15039252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60130647A Expired - Lifetime JPH0632378B2 (ja) | 1985-06-14 | 1985-06-14 | 電子部品内蔵多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632378B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
| US7655103B2 (en) | 2004-10-29 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274099A (ja) * | 1988-09-09 | 1990-03-14 | Murata Mfg Co Ltd | 電子部品内蔵多層樹脂基板 |
| US5164699A (en) * | 1990-12-17 | 1992-11-17 | Hughes Aircraft Company | Via resistors within-multi-layer, 3 dimensional structures substrates |
| US5055966A (en) * | 1990-12-17 | 1991-10-08 | Hughes Aircraft Company | Via capacitors within multi-layer, 3 dimensional structures/substrates |
| JP3322199B2 (ja) * | 1998-01-06 | 2002-09-09 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| JP4012652B2 (ja) * | 1999-07-22 | 2007-11-21 | 京セラ株式会社 | 半導体装置 |
| WO2005039262A1 (ja) * | 2003-09-29 | 2005-04-28 | Matsushita Electric Industrial Co., Ltd. | 部品内蔵モジュールの製造方法及び部品内蔵モジュール |
| JP2005197800A (ja) * | 2003-12-26 | 2005-07-21 | Kyocera Kinseki Corp | 圧電部品とその製造方法 |
| US7750247B2 (en) | 2004-10-29 | 2010-07-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate with built-in-chip-type electronic component and method for manufacturing the same |
| WO2009034834A1 (ja) | 2007-09-10 | 2009-03-19 | Murata Manufacturing Co., Ltd. | セラミック多層基板及びその製造方法 |
| JP4841650B2 (ja) * | 2009-06-22 | 2011-12-21 | 京セラ株式会社 | 電気素子内蔵配線基板の製造方法 |
| US8500252B2 (en) * | 2010-11-05 | 2013-08-06 | Canon Kabushiki Kaisha | Liquid ejection head and method of manufacturing the same |
| DE102016108604A1 (de) * | 2016-05-10 | 2017-11-16 | Epcos Ag | Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements |
| DE102018102144A1 (de) * | 2018-01-31 | 2019-08-01 | Tdk Electronics Ag | Elektronisches Bauelement |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574192A (en) * | 1980-06-11 | 1982-01-09 | Hitachi Ltd | Wiring mountng board for electronic part |
| JPS57154886A (en) * | 1981-03-19 | 1982-09-24 | Matsushita Electric Ind Co Ltd | Wiring circuit device |
| JPS57154862A (en) * | 1981-03-20 | 1982-09-24 | Hitachi Ltd | Structure for semiconductor sealing |
| JPS599568U (ja) * | 1982-07-09 | 1984-01-21 | 日本電気株式会社 | 電子部品の実装構造 |
| JPS5984493A (ja) * | 1982-11-04 | 1984-05-16 | 日本電気株式会社 | 混成集積回路装置 |
| JPS60109296A (ja) * | 1983-11-17 | 1985-06-14 | 三洋電機株式会社 | 印刷配線基板の接続方法 |
-
1985
- 1985-06-14 JP JP60130647A patent/JPH0632378B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
| US7655103B2 (en) | 2004-10-29 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61288498A (ja) | 1986-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| US20020026978A1 (en) | Multilayer ceramic substrate and manufacturing method therefor | |
| JPS63122295A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPH0346978B2 (ja) | ||
| JP2620640B2 (ja) | コンデンサー内蔵複合回路基板及びその製造方法 | |
| JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH0216004B2 (ja) | ||
| JP2700920B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2784555B2 (ja) | コンデンサー内蔵複合回路基板 | |
| EP0390944A1 (en) | Multilayer ceramic substrate and its manufacturing method | |
| JP2001319828A (ja) | コンデンサアレイ | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JPS6088420A (ja) | 複合積層セラミツク部品 | |
| JPH022318B2 (ja) | ||
| JP3005615U (ja) | コンデンサアレー | |
| JPH0515292B2 (ja) | ||
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPH033299A (ja) | コンデンサ内蔵セラミックス回路基板 | |
| JPH1154918A (ja) | 厚膜多層回路基板およびその製造方法 | |
| JPS601886A (ja) | コンデンサを含むセラミツク回路基板 | |
| JPS63245994A (ja) | セラミツク多層配線基板 | |
| JPS60257195A (ja) | ハイブリツド基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |