[go: up one dir, main page]

JPH0631734Y2 - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH0631734Y2
JPH0631734Y2 JP1988133982U JP13398288U JPH0631734Y2 JP H0631734 Y2 JPH0631734 Y2 JP H0631734Y2 JP 1988133982 U JP1988133982 U JP 1988133982U JP 13398288 U JP13398288 U JP 13398288U JP H0631734 Y2 JPH0631734 Y2 JP H0631734Y2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring pattern
pattern
wiring board
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988133982U
Other languages
Japanese (ja)
Other versions
JPH0254265U (en
Inventor
崇司 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1988133982U priority Critical patent/JPH0631734Y2/en
Publication of JPH0254265U publication Critical patent/JPH0254265U/ja
Application granted granted Critical
Publication of JPH0631734Y2 publication Critical patent/JPH0631734Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、例えば、大電流用印刷配線パターンと、小信
号用印刷配線パターンとを基板面に備えた印刷配線基板
に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a printed wiring board having a printed wiring pattern for large current and a printed wiring pattern for small signal on a substrate surface, for example.

(従来の技術) 第2図は大電流制御用素子と小信号制御用素子との回路
図である。第2図において、2,4はそれぞれ大電流制
御用素子としてのトランジスタであり、6は小信号制御
用素子としてのトランジスタであり、8はエミッタ抵抗
である。
(Prior Art) FIG. 2 is a circuit diagram of a large current control element and a small signal control element. In FIG. 2, 2 and 4 are transistors as a large current control element, 6 is a transistor as a small signal control element, and 8 is an emitter resistance.

第3図は第2図の回路素子を搭載する印刷配線基板の平
面図である。第3図は示される印刷配線基板10の基板
面12には、大電流制御用トランジスタ2,4の実装用
の印刷配線パターン14,16と、小信号制御用トラン
ジスタ6の実装用の印刷配線パターン18と、エミッタ
抵抗8となる小信号用印刷配線パターン20と、電源ラ
インとなる大電流用印刷配線パターン22とが周知の印
刷配線技術により同一の厚みでかつそれぞれに対応した
パターン幅と形状に形成されている。
FIG. 3 is a plan view of a printed wiring board on which the circuit element of FIG. 2 is mounted. FIG. 3 shows a printed wiring pattern 14, 16 for mounting the large current control transistors 2, 4 and a printed wiring pattern for mounting the small signal control transistor 6 on the substrate surface 12 of the printed wiring board 10. 18, a small-signal printed wiring pattern 20 serving as an emitter resistor 8 and a large-current printed wiring pattern 22 serving as a power supply line have the same thickness and a corresponding pattern width and shape by a known printing wiring technique. Has been formed.

(考案が解決しようとする課題) ところで、上記各印刷配線パターンの厚みをt、小信号
用印刷配線パターン20のパターン幅をW1、大電流用
印刷配線パターン22のパターン幅をW2とした場合、
小信号用印刷配線パターン20の断面積S1はW1×t
であらわされ、大電流用印刷配線パターン22の断面積
S2はW2×tであらわされる。
(Problems to be solved by the invention) By the way, when the thickness of each printed wiring pattern is t, the pattern width of the small signal printed wiring pattern 20 is W1, and the pattern width of the large current printed wiring pattern 22 is W2,
The cross-sectional area S1 of the small signal printed wiring pattern 20 is W1 × t
The cross-sectional area S2 of the large-current printed wiring pattern 22 is represented by W2 × t.

この場合、小信号用印刷配線パターン20はエミッタ抵
抗8の抵抗値に対応した断面積S1であるのに対して大
電流用印刷配線パターン22は直流抵抗値ゼロに対応し
た断面積S2であるので、前記の各パターン幅の大小関
係はW2>>W1となり、必然的に大電流用印刷配線パ
ターン22はそのパターン幅W2が大きくなって、第3
図に示すように基板面12上の面積の大半を占めること
になる。
In this case, the small-signal printed wiring pattern 20 has a cross-sectional area S1 corresponding to the resistance value of the emitter resistor 8, while the large-current printed wiring pattern 22 has a cross-sectional area S2 corresponding to a DC resistance value of zero. The size relationship of the pattern widths is W2 >> W1, and the pattern width W2 of the large-current printed wiring pattern 22 is inevitably large.
As shown in the figure, it occupies most of the area on the substrate surface 12.

そのために、従来例の印刷配線基板10では、その基板
面における電子部品の実装密度がきわめて低くなってし
まうという問題があった。
Therefore, the printed wiring board 10 of the conventional example has a problem that the mounting density of electronic components on the surface of the board becomes extremely low.

本考案は、上記課題に鑑みてなされたものであって、大
電流用印刷配線パターンの基板面上に占める面積が小さ
く済むようにして電子部品の実装密度を高くできるよう
にすることを目的としている。
The present invention has been made in view of the above problems, and an object of the present invention is to make it possible to increase the mounting density of electronic components by reducing the area occupied by the large current printed wiring pattern on the substrate surface.

(課題を解決するための手段) このような目的を達成するために、本考案の印刷配線基
板においては、第1の配線パターンと、前記第1の配線
パターンより抵抗値を小とする第2の配線パターンとを
基板面に備え、前記第2の配線パターンの厚さ寸法を大
きくとることにより、前記第2の配線パターンの幅を前
記第1の配線パターンの幅と略等しくしたことを特徴と
している。
(Means for Solving the Problem) In order to achieve such an object, in the printed wiring board of the present invention, a first wiring pattern and a second wiring pattern having a resistance value smaller than that of the first wiring pattern are provided. And the wiring pattern is provided on the substrate surface, and the width of the second wiring pattern is made substantially equal to the width of the first wiring pattern by increasing the thickness dimension of the second wiring pattern. I am trying.

(作用) 上記構成によれば、抵抗値を小とする第2の配線パター
ンの幅も第1の配線パターンの幅と略等しくされている
ことから、第2の配線パターンの印刷配線基板における
占有面積が小さくなり、その分、当該印刷配線基板への
電子部品の実装密度を高くすることができる。
(Operation) According to the above configuration, since the width of the second wiring pattern having a small resistance value is also substantially equal to the width of the first wiring pattern, the second wiring pattern is occupied in the printed wiring board. The area is reduced, and the mounting density of electronic components on the printed wiring board can be increased accordingly.

(実施例) 以下、本考案の実施例を図面を参照して詳細に説明す
る。第1図は本考案の実施例に係る印刷配線基板の要部
の断面を示す斜視図である。第1図において、従来例に
係る第3図と同一の部分には同一の符号を付すととも
に、その同一の符号に係る部分についての説明は省略す
る。
Embodiment An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a perspective view showing a cross section of a main part of a printed wiring board according to an embodiment of the present invention. In FIG. 1, the same parts as those in FIG. 3 according to the conventional example are denoted by the same reference numerals, and the description of the parts associated with the same reference numerals is omitted.

本実施例の印刷配線基板23にあっては、その基板面1
2に第1の配線パターンとしての小信号用印刷配線パタ
ーン20のパターン幅W1と略等しい溝幅と、この溝幅
との積が第3図における第2の配線パターンとしての大
電流用印刷配線パターン22の断面積W2×tに略等し
くなる溝深さdとを有する溝24が形成されているとと
もに、この溝24内に大電流用印刷配線パターン22が
形成されているに特徴を有している。
In the printed wiring board 23 of this embodiment, its board surface 1
2, the product of the groove width, which is substantially equal to the pattern width W1 of the small signal printed wiring pattern 20 as the first wiring pattern, and this groove width, is the large current printed wiring as the second wiring pattern in FIG. A feature is that a groove 24 having a groove depth d that is substantially equal to the cross-sectional area W2 × t of the pattern 22 is formed, and the large current printed wiring pattern 22 is formed in the groove 24. ing.

なお、この大電流用印刷配線パターン22は、例えばA
g−Pdのような導電ペーストをその溝24内に流し込
んだのちに焼成することで得られる。
The large current printed wiring pattern 22 is, for example, A
It is obtained by pouring a conductive paste such as g-Pd into the groove 24 and then firing it.

なお、本実施例のその他の構成は従来例と同様である。The rest of the configuration of this embodiment is similar to that of the conventional example.

上記構成を有する本実施例の印刷配線基板23にあって
は、大電流用印刷配線パターン22の断面積が直流抵抗
値が略ゼロとなる程度の大きさの断面積を持つ溝24内
に形成され、かつその溝24の溝幅が小信号用印刷配線
パターンのパターン幅と略等しくされていることから、
大電流用印刷配線パターン22の印刷配線基板23にお
ける占有面積が大幅に小さくなる。その結果、印刷配線
基板23への電子部品の実装密度を高くすることができ
る。また、溝深さが浅い構成において大電流用印刷配線
パターン22の溝幅を大きく形成する場合には、パター
ンの盛り上がりやはみ出しが発生しやすく、これにより
その断面積が一定となりにくいが、本考案によれば、パ
ターンの盛り上がりやはみ出しが発生しにくいので断面
積が所定値に維持され、これにより抵抗値が安定した大
電流用印刷配線パターン22が得られる。
In the printed wiring board 23 of the present embodiment having the above configuration, the large current printed wiring pattern 22 is formed in the groove 24 having a cross-sectional area of a size such that the DC resistance value is substantially zero. And the groove width of the groove 24 is made substantially equal to the pattern width of the small signal printed wiring pattern,
The area occupied by the large-current printed wiring pattern 22 on the printed wiring board 23 is significantly reduced. As a result, the mounting density of electronic components on the printed wiring board 23 can be increased. Further, when the large current printed wiring pattern 22 is formed to have a large groove width in a structure having a shallow groove depth, bulges and protrusions of the pattern are likely to occur, which makes it difficult for the cross-sectional area to be constant. According to the method, since the pattern is unlikely to rise or protrude, the cross-sectional area is maintained at a predetermined value, whereby the large-current printed wiring pattern 22 having a stable resistance value can be obtained.

また、配線基板としては、大電流用印刷配線パターン2
2の溝幅を小さくできることにより、配線基板スペース
を一定とする場合にはパターン間の間隔を広くとれ、こ
れにより、周波数特性が向上され、とくに、高周波特性
が向上される。
As the wiring board, the printed wiring pattern 2 for large current is used.
Since the groove width of 2 can be made small, the space between the patterns can be widened when the space of the wiring substrate is made constant, which improves the frequency characteristic and particularly the high frequency characteristic.

さらに、大電流用印刷配線パターン22と小信号用印刷
配線パターン20とが略等しいパターン幅とされること
により、この配線基板のパターン設計が簡略な配線パタ
ーンにおいて容易に行われるとともに、この配線基板へ
の回路素子の搭載動作も単純な動作により簡単に行える
ようになる。
Further, since the large current printed wiring pattern 22 and the small signal printed wiring pattern 20 have substantially the same pattern width, the pattern design of this wiring board can be easily performed with a simple wiring pattern, and the wiring board can be easily designed. The operation of mounting the circuit element on the device can be easily performed by a simple operation.

(考案の効果) 以上説明したことから明らかなように本考案によれば、
例えば大電流用に形成される第2の配線パターンの基板
面上に占める面積が小さく済むようにして電子部品の実
装密度を高くすることができるようになるとともに、第
2の配線パターンの幅が小さくてパターンの盛り上がり
が発生しにくいのでその断面積が所定値に維持され、こ
れにより抵抗値が安定した配線パターンが得られる。
(Effect of the Invention) As is apparent from the above description, according to the present invention,
For example, it is possible to increase the mounting density of electronic components by reducing the area occupied by the second wiring pattern formed for a large current on the substrate surface, and to reduce the width of the second wiring pattern. Since the swelling of the pattern is unlikely to occur, the cross-sectional area thereof is maintained at a predetermined value, whereby a wiring pattern having a stable resistance value can be obtained.

さらに、本考案によれば、第2の配線パターンの幅を小
さくできることにより、配線基板スペースを一定とする
場合にはパターン間の間隔を広くとれ、これにより、配
線基板として周波数特性、とくに、高周波特性が向上さ
れるものが得られるようになる。
Further, according to the present invention, since the width of the second wiring pattern can be made small, the space between the patterns can be widened when the space of the wiring board is made constant, which allows the frequency characteristics of the wiring board, especially high frequency. A product having improved characteristics can be obtained.

くわえて、第1の配線パターンと第2の配線パターンと
が略等しい幅とされることにより、この配線基板全体の
パターン設計が簡略な構成において容易に行われるとと
もに、この配線基板への回路素子の搭載動作も単純な動
作により簡単に行えるようになる。
In addition, since the first wiring pattern and the second wiring pattern have substantially the same width, the pattern design of the entire wiring board can be easily performed with a simple structure, and the circuit element for the wiring board can be provided. The mounting operation of can be easily performed by a simple operation.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の実施例に係る印刷配線基板の要部の断
面斜視図である。 第2図は印刷配線基板に搭載される回路素子の回路図、
第3図は従来例に係る印刷配線基板の平面図である。 10……印刷配線基板、12……基板面、20……小信
号用印刷配線パターン、22……大電流用印刷配線パタ
ーン。
FIG. 1 is a sectional perspective view of an essential part of a printed wiring board according to an embodiment of the present invention. FIG. 2 is a circuit diagram of a circuit element mounted on a printed wiring board,
FIG. 3 is a plan view of a printed wiring board according to a conventional example. 10 ... Printed wiring board, 12 ... Board surface, 20 ... Small signal printed wiring pattern, 22 ... Large current printed wiring pattern.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】第1の配線パターンと、前記第1の配線パ
ターンより抵抗値を小とする第2の配線パターンとを基
板面に備え、 前記第2の配線パターンの厚さ寸法を大きくとることに
より、前記第2の配線パターンの幅を前記第1の配線パ
ターンの幅と略等しくしたことを特徴とする印刷配線基
板。
1. A first wiring pattern and a second wiring pattern having a resistance value smaller than that of the first wiring pattern are provided on a substrate surface, and a thickness dimension of the second wiring pattern is large. As a result, the printed wiring board is characterized in that the width of the second wiring pattern is made substantially equal to the width of the first wiring pattern.
JP1988133982U 1988-10-13 1988-10-13 Printed wiring board Expired - Lifetime JPH0631734Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988133982U JPH0631734Y2 (en) 1988-10-13 1988-10-13 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988133982U JPH0631734Y2 (en) 1988-10-13 1988-10-13 Printed wiring board

Publications (2)

Publication Number Publication Date
JPH0254265U JPH0254265U (en) 1990-04-19
JPH0631734Y2 true JPH0631734Y2 (en) 1994-08-22

Family

ID=31392347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988133982U Expired - Lifetime JPH0631734Y2 (en) 1988-10-13 1988-10-13 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH0631734Y2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI309962B (en) * 2004-02-24 2009-05-11 Sanyo Electric Co Circuit device and menufacturing method thereof
JP4713305B2 (en) * 2005-11-08 2011-06-29 株式会社マルチ Printed wiring board with resistance circuit and manufacturing method thereof
CN102138368A (en) * 2008-08-29 2011-07-27 住友电木株式会社 Printed wiring board and method of manufacturing printed wiring board
JP5375537B2 (en) * 2009-11-13 2013-12-25 日本電気株式会社 Printed wiring board and manufacturing method thereof
JP2015185597A (en) * 2014-03-20 2015-10-22 株式会社Pfu Printed circuit board and printed circuit board manufacturing method
JP6521857B2 (en) * 2015-12-28 2019-05-29 三菱電機株式会社 Antenna device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4844764A (en) * 1971-10-11 1973-06-27
JPS58138363U (en) * 1982-03-11 1983-09-17 オリジン電気株式会社 Printed wiring board for power
JPS6357772U (en) * 1986-09-30 1988-04-18
JPS63232483A (en) * 1987-03-20 1988-09-28 古河電気工業株式会社 Molded printed wiring board

Also Published As

Publication number Publication date
JPH0254265U (en) 1990-04-19

Similar Documents

Publication Publication Date Title
JPH0631734Y2 (en) Printed wiring board
JP2631641B2 (en) Printed wiring board
JPS59191761U (en) printed board
JP2739311B2 (en) Wiring board
JPH0889U (en) Wiring board
JPH0223004Y2 (en)
JPH0230843Y2 (en)
JPH0582936A (en) Electric circuit for leadless component-loading substrate
JPH0220843Y2 (en)
JPH0482880U (en)
JPH03102764U (en)
JPS6183098U (en)
JPS58158443U (en) hybrid integrated circuit board
JPH04774U (en)
JPH044775U (en)
JPH01112076U (en)
JPS5895668U (en) printed wiring board
JPS62120397U (en)
JPH0256476U (en)
JPS61100168U (en)
JPS6013749U (en) Heat dissipation structure of high frequency studless transistor
JPS60106363U (en) printed wiring board
JPS624169U (en)
JPS6022880U (en) Insulated board mounting structure
JPH0359675U (en)