JPH0629617A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPH0629617A JPH0629617A JP18372492A JP18372492A JPH0629617A JP H0629617 A JPH0629617 A JP H0629617A JP 18372492 A JP18372492 A JP 18372492A JP 18372492 A JP18372492 A JP 18372492A JP H0629617 A JPH0629617 A JP H0629617A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- active layer
- type
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 横モードを規定した埋め込み形半導体発光素
子において、ダブルインジェクションによるリーク電流
を阻止し、電極抵抗が小さく、更には、電流狭窄及び横
モードを規定するための埋め込み構造を方位に無関係に
自由に設定することができ、活性層のストライプ方向を
特定方向ではなく電流狭窄構造に対応して形成可能な、
方向依存性のない埋め込み形半導体発光素子を提供す
る。 【構成】 半絶縁性高抵抗ＩnＰ層３と活性層１１に電
流注入するためのストライプ状の電流通路を形成する工
程において、半絶縁性高抵抗ＩnＰ層３と接する領域に
基板１と同じ導電形の半導体層１０を形成し、次に、活
性層を含むヘテロ構造１１を成長させ、更にストライプ
状の電流通路に沿って、活性層を含むヘテロ構造１１を
ストライプ状にメサ形成し、この上に全面にわたってｐ
形ＩnＰクラッド層１２とｐ形電極層１４を形成する素
子構造とした。
子において、ダブルインジェクションによるリーク電流
を阻止し、電極抵抗が小さく、更には、電流狭窄及び横
モードを規定するための埋め込み構造を方位に無関係に
自由に設定することができ、活性層のストライプ方向を
特定方向ではなく電流狭窄構造に対応して形成可能な、
方向依存性のない埋め込み形半導体発光素子を提供す
る。 【構成】 半絶縁性高抵抗ＩnＰ層３と活性層１１に電
流注入するためのストライプ状の電流通路を形成する工
程において、半絶縁性高抵抗ＩnＰ層３と接する領域に
基板１と同じ導電形の半導体層１０を形成し、次に、活
性層を含むヘテロ構造１１を成長させ、更にストライプ
状の電流通路に沿って、活性層を含むヘテロ構造１１を
ストライプ状にメサ形成し、この上に全面にわたってｐ
形ＩnＰクラッド層１２とｐ形電極層１４を形成する素
子構造とした。
Description
【０００１】
【産業上の利用分野】本発明は、光通信方式の光源とし
て用いられる高出力、高効率、低閾値でモード制御性の
良好な半導体発光素子（半導体レーザ）に関するもので
ある。
て用いられる高出力、高効率、低閾値でモード制御性の
良好な半導体発光素子（半導体レーザ）に関するもので
ある。
【０００２】
【従来の技術】半絶縁性高抵抗ＩnＰ結晶を埋め込み層
とする半導体レーザは、素子容量が小さく高速変調が可
能であることから、大容量光通信用の光源として重要視
されている。図２１に従来の埋め込み形半導体レーザを
示す。この素子構造は、光出力の横モードを規定するた
めに、ノンドープＩnＧaＡs／ＩnＡlＡsＭＱＷ活性層１
９ａの両側面にＦeドープ半絶縁性高抵抗ＩnＰ層９ａを
埋め込み成長させている。また、活性層１９ａは、ｎ形
ＩnＰクラッド層１８ａ、ｐ形ＩnＰクラッド層２０ａに
より上下に挟まれている。
とする半導体レーザは、素子容量が小さく高速変調が可
能であることから、大容量光通信用の光源として重要視
されている。図２１に従来の埋め込み形半導体レーザを
示す。この素子構造は、光出力の横モードを規定するた
めに、ノンドープＩnＧaＡs／ＩnＡlＡsＭＱＷ活性層１
９ａの両側面にＦeドープ半絶縁性高抵抗ＩnＰ層９ａを
埋め込み成長させている。また、活性層１９ａは、ｎ形
ＩnＰクラッド層１８ａ、ｐ形ＩnＰクラッド層２０ａに
より上下に挟まれている。
【０００３】この為、半絶縁性高抵抗ＩnＰ層９ａにお
いては、電流注入時に、図２１中に矢印で示すようにｎ
形ＩnＰクラッド層１８ａ、ｐ形ＩnＰクラッド層２０ａ
と接した領域に、それぞれのＩnＰクラッド層１８ａ，
２０ａから電子とホールが注入される、いわゆるダブル
インジェクションにより、半絶縁性高抵抗ＩnＰ層９ａ
を通してリーク電流が流れていた。
いては、電流注入時に、図２１中に矢印で示すようにｎ
形ＩnＰクラッド層１８ａ、ｐ形ＩnＰクラッド層２０ａ
と接した領域に、それぞれのＩnＰクラッド層１８ａ，
２０ａから電子とホールが注入される、いわゆるダブル
インジェクションにより、半絶縁性高抵抗ＩnＰ層９ａ
を通してリーク電流が流れていた。
【０００４】このように従来の埋め込み形半導体レーザ
は、電流注入時に、半絶縁性高抵抗ＩnＰ層９ａを通し
てリーク電流が流れる為、効率が低く、出力が低かっ
た。また、電流注入のための電極層１４ａは、活性層１
９ａと同程度のストライプ幅であることから、電極抵抗
が大きくなるといった欠点があった。更に、半絶縁性高
抵抗ＩnＰ層９ａの埋め込み成長に当たっては、活性層
１９ａのストライプ方向が半絶縁性高抵抗ＩnＰ層９ａ
の平坦化埋め込み成長が容易な〈１−１０〉逆メサ方向
に限定されており、例えば、これと直交する〈１１０〉
順メサ方向の埋め込み成長は困難であった。
は、電流注入時に、半絶縁性高抵抗ＩnＰ層９ａを通し
てリーク電流が流れる為、効率が低く、出力が低かっ
た。また、電流注入のための電極層１４ａは、活性層１
９ａと同程度のストライプ幅であることから、電極抵抗
が大きくなるといった欠点があった。更に、半絶縁性高
抵抗ＩnＰ層９ａの埋め込み成長に当たっては、活性層
１９ａのストライプ方向が半絶縁性高抵抗ＩnＰ層９ａ
の平坦化埋め込み成長が容易な〈１−１０〉逆メサ方向
に限定されており、例えば、これと直交する〈１１０〉
順メサ方向の埋め込み成長は困難であった。
【０００５】
【発明が解決しようとする課題】本発明は、上記従来技
術に鑑みて成されたものであり、ダブルインジェクショ
ンによるリーク電流を阻止し、電極抵抗が小さい半絶縁
性高抵抗埋め込み形半導体発光素子を提供し、更には、
電流狭窄及び横モードを規定するための埋め込み構造を
方位に無関係に自由に設定することができ、活性層のス
トライプ方向を特定方向ではなく電流狭窄構造に対応し
て形成可能な、方向依存性のない埋め込み形半導体発光
素子を提供することを目的とする。
術に鑑みて成されたものであり、ダブルインジェクショ
ンによるリーク電流を阻止し、電極抵抗が小さい半絶縁
性高抵抗埋め込み形半導体発光素子を提供し、更には、
電流狭窄及び横モードを規定するための埋め込み構造を
方位に無関係に自由に設定することができ、活性層のス
トライプ方向を特定方向ではなく電流狭窄構造に対応し
て形成可能な、方向依存性のない埋め込み形半導体発光
素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】斯かる目的を達成する本
発明の構成は横モードを規定した埋め込み形半導体発光
素子において、活性層よりも下側であって、該活性層の
直下を除いた領域に半絶縁性高抵抗層を電流ブロック層
として形成することにより、前記活性層の直下における
前記電流ブロック層の間に挟まれた領域を電流通路と
し、更に、前記電流ブロック層を基板と同じ導電形の半
導体層により被覆したことを特徴とする。
発明の構成は横モードを規定した埋め込み形半導体発光
素子において、活性層よりも下側であって、該活性層の
直下を除いた領域に半絶縁性高抵抗層を電流ブロック層
として形成することにより、前記活性層の直下における
前記電流ブロック層の間に挟まれた領域を電流通路と
し、更に、前記電流ブロック層を基板と同じ導電形の半
導体層により被覆したことを特徴とする。
【０００７】ここで、前記電流通路はストライプ状であ
り、且つ、該電流通路上には、発光再結合するストライ
プ状の前記活性層を含む半導体多層膜を埋め込んでなる
メサストライプをとし、更に、前記メサストライプは前
記活性層よりもバンドギャップが大きい半導体層によっ
て埋め込まれることを特徴とする埋め込み形ヘテロ構造
とすることができる。
り、且つ、該電流通路上には、発光再結合するストライ
プ状の前記活性層を含む半導体多層膜を埋め込んでなる
メサストライプをとし、更に、前記メサストライプは前
記活性層よりもバンドギャップが大きい半導体層によっ
て埋め込まれることを特徴とする埋め込み形ヘテロ構造
とすることができる。
【０００８】
【作用】本発明では、先ず、半絶縁性高抵抗ＩnＰ層と
活性層に電流注入するためのストライプ状の電流通路を
形成する工程において、半絶縁性高抵抗ＩnＰ層と接す
る領域に基板と同じ導電形の半導体層を形成し、次に、
活性層を含むヘテロ構造を成長させ、更にストライプ状
の電流通路に沿って、活性層を含むヘテロ構造をストラ
イプ状にメサ形成し、この上に全面にわたってｐ形Ｉn
Ｐクラッド層とｐ形電極層を形成する素子構造とした。
活性層に電流注入するためのストライプ状の電流通路を
形成する工程において、半絶縁性高抵抗ＩnＰ層と接す
る領域に基板と同じ導電形の半導体層を形成し、次に、
活性層を含むヘテロ構造を成長させ、更にストライプ状
の電流通路に沿って、活性層を含むヘテロ構造をストラ
イプ状にメサ形成し、この上に全面にわたってｐ形Ｉn
Ｐクラッド層とｐ形電極層を形成する素子構造とした。
【０００９】また、本発明では、従来の活性層を含むヘ
テロ構造のメサストライプを選択的に埋め込む構造に代
えて、半絶縁性高抵抗ＩnＰ層による電流狭窄構造を最
初に形成し、続いて、活性層を含むメサストライプの形
成を行い、更に、電流抵抗を低減するためにｐ形ＩnＰ
クラッド層とｐ形電極層を活性層を含むメサストライプ
上に全面に形成するものである。
テロ構造のメサストライプを選択的に埋め込む構造に代
えて、半絶縁性高抵抗ＩnＰ層による電流狭窄構造を最
初に形成し、続いて、活性層を含むメサストライプの形
成を行い、更に、電流抵抗を低減するためにｐ形ＩnＰ
クラッド層とｐ形電極層を活性層を含むメサストライプ
上に全面に形成するものである。
【００１０】
【実施例】以下、本発明について、図面に示す実施例を
参照して詳細に説明する。 ＜実施例１＞本発明の一実施例に係る半導体発光素子を
製造する工程について、図１〜図６を参照して説明す
る。先ず、図１に示すように、ｎ形ＩnＰ基板１にＭＯ
ＶＰＥ（有機金属熱分解気相成長法）により、ｎ形Ｉn
ＧaＡsＰ（波長１．１μｍ）エッチストップ層２（厚
さ：５００Å、Ｆeキャリア濃度：５×１０17ｃ
ｍ-3）、半絶縁性高抵抗ＩnＰ層３（厚さ：３μｍ，Ｆe
ドープ）、ｎ形ＩnＧaＡsＰ（波長１．２５μｍ）エッ
チストップ層４（厚さ：５００Å，キャリア濃度：５×
１０17ｃｍ-3）、ｎ形ＩnＰ層５（厚さ：０．１μｍ，
キャリア濃度：５×１０17ｃｍ-3）を成長させた。
参照して詳細に説明する。 ＜実施例１＞本発明の一実施例に係る半導体発光素子を
製造する工程について、図１〜図６を参照して説明す
る。先ず、図１に示すように、ｎ形ＩnＰ基板１にＭＯ
ＶＰＥ（有機金属熱分解気相成長法）により、ｎ形Ｉn
ＧaＡsＰ（波長１．１μｍ）エッチストップ層２（厚
さ：５００Å、Ｆeキャリア濃度：５×１０17ｃ
ｍ-3）、半絶縁性高抵抗ＩnＰ層３（厚さ：３μｍ，Ｆe
ドープ）、ｎ形ＩnＧaＡsＰ（波長１．２５μｍ）エッ
チストップ層４（厚さ：５００Å，キャリア濃度：５×
１０17ｃｍ-3）、ｎ形ＩnＰ層５（厚さ：０．１μｍ，
キャリア濃度：５×１０17ｃｍ-3）を成長させた。
【００１１】次いで、図２に示すように、成長表面上に
ＳiＮx、ＳiＯ2等の膜６を全面に形成した後、フォトリ
ソ技術を用いて〈１１０〉順メサ方向に沿ってストライ
プ状に幅６μｍのレジスト膜を間隔（ギャップ幅）２μ
ｍで形成し、更に、このレジスト膜をマスクとして利用
し、Ｃ2Ｆ6ガスを利用したＲＩＥ装置により、ＳiＮx、
ＳiＯ2等の膜６をストライプ状に２本残し、その後、Ｓ
iＮx、ＳiＯ2等の膜６により挟まれた電流通路となるべ
き領域を残して、レジスト膜７で覆った。
ＳiＮx、ＳiＯ2等の膜６を全面に形成した後、フォトリ
ソ技術を用いて〈１１０〉順メサ方向に沿ってストライ
プ状に幅６μｍのレジスト膜を間隔（ギャップ幅）２μ
ｍで形成し、更に、このレジスト膜をマスクとして利用
し、Ｃ2Ｆ6ガスを利用したＲＩＥ装置により、ＳiＮx、
ＳiＯ2等の膜６をストライプ状に２本残し、その後、Ｓ
iＮx、ＳiＯ2等の膜６により挟まれた電流通路となるべ
き領域を残して、レジスト膜７で覆った。
【００１２】引き続き、図３に示すように、ＳiＮx、Ｓ
iＯ2等の膜６及びレジスト膜７をマスクとして利用し、
塩素径のガスによるＲＩＥ装置によって、ｎ形ＩnＰ層
５、ｎ形ＩnＧaＡsＰエッチストップ層４及び半絶縁性
高抵抗ＩnＰ層３の途中（つまり、エッチストップ層２
の近傍）までエッチングし、その後、塩酸系の選択エッ
チング液により、エッチストップ層２の表面までエッチ
ングして溝を形成した。このとき、ｎ形ＩnＧaＡsＰエ
ッチストップ層４は、半絶縁性高抵抗ＩnＰ層３のサイ
ドエッチを防止する役目を果たす。
iＯ2等の膜６及びレジスト膜７をマスクとして利用し、
塩素径のガスによるＲＩＥ装置によって、ｎ形ＩnＰ層
５、ｎ形ＩnＧaＡsＰエッチストップ層４及び半絶縁性
高抵抗ＩnＰ層３の途中（つまり、エッチストップ層２
の近傍）までエッチングし、その後、塩酸系の選択エッ
チング液により、エッチストップ層２の表面までエッチ
ングして溝を形成した。このとき、ｎ形ＩnＧaＡsＰエ
ッチストップ層４は、半絶縁性高抵抗ＩnＰ層３のサイ
ドエッチを防止する役目を果たす。
【００１３】その後、図４に示すようにレジスト膜７を
取り除いた。ＳiＮx、ＳiＯ2等の膜６により挟まれる領
域の溝は、半絶縁性高抵抗ＩnＰ層による電流狭窄と電
流注入のためのストライプ状の電流通路となる。このよ
うな電流通路を形成した基板を以下、電流狭窄基板Ａと
呼ぶことにする。続いて、図５に示すように、この電流
狭窄基板Ａ上に２回目のＭＯＰＶＥにより、ｎ形ＩnＰ
バッファ層１０（キャリア密度：５×１０17ｃｍ-3）、
ノンドープＩnＧaＡs／ＩnＡlＡsＭＱＷ活性層１１を１
０ペアー、ＩnＡlＡsの厚さは３０Å（トータルの厚
さ：０．１３μｍ，幅：約１．５μｍ）、ｐ形ＩnＰク
ラッド層１２（厚さ：０．３μｍ，キャリア濃度：５×
１０17ｃｍ-3）をＳiＮx、ＳiＯ2等の膜６のない領域に
選択的に成長させる。このとき、半絶縁性高抵抗ＩnＰ
層３で挟まれた溝内は、二本のＳiＮx、ＳiＯ2等の膜６
による選択成長により成長スピードが平坦部より速い。
取り除いた。ＳiＮx、ＳiＯ2等の膜６により挟まれる領
域の溝は、半絶縁性高抵抗ＩnＰ層による電流狭窄と電
流注入のためのストライプ状の電流通路となる。このよ
うな電流通路を形成した基板を以下、電流狭窄基板Ａと
呼ぶことにする。続いて、図５に示すように、この電流
狭窄基板Ａ上に２回目のＭＯＰＶＥにより、ｎ形ＩnＰ
バッファ層１０（キャリア密度：５×１０17ｃｍ-3）、
ノンドープＩnＧaＡs／ＩnＡlＡsＭＱＷ活性層１１を１
０ペアー、ＩnＡlＡsの厚さは３０Å（トータルの厚
さ：０．１３μｍ，幅：約１．５μｍ）、ｐ形ＩnＰク
ラッド層１２（厚さ：０．３μｍ，キャリア濃度：５×
１０17ｃｍ-3）をＳiＮx、ＳiＯ2等の膜６のない領域に
選択的に成長させる。このとき、半絶縁性高抵抗ＩnＰ
層３で挟まれた溝内は、二本のＳiＮx、ＳiＯ2等の膜６
による選択成長により成長スピードが平坦部より速い。
【００１４】その後、図６に示すように、選択成長用の
ＳiＮx、ＳiＯ2等の膜６を弗酸によりエッチングして取
り除いた後、３回目のＭＯＰＶＥによってｐ形ＩnＰ埋
め込み層１３（厚さ：２μｍ，キャリア濃度：１×１０
18ｃｍ-3）、ｐ形ＩnＧaＡs電極層１４（厚さ：０．２
μｍ，キャリア濃度：２×１０18ｃｍ-3）を成長させ
た。ＭＯＰＶＥの成長条件は、減圧７２ｔｏｒｒ、成長
温度６５０℃、III族原料はＴＭＩ（トリメチルインジ
ュウム）、ＴＥＧ（トリエチルガリュム）、ＴＭＡ（ト
リメチルアルミ）、Ｖ族原料は１００％フォスフィン、
１０％アルシン、ドーパントはｎ形Ｓi2Ｈ6（ジシラ
ン）、ｐ形がＴＥＺ（トリエチル亜鉛）、半絶縁性高抵
抗層はＦe(Ｃ5Ｈ5)2（フェロセン）である。
ＳiＮx、ＳiＯ2等の膜６を弗酸によりエッチングして取
り除いた後、３回目のＭＯＰＶＥによってｐ形ＩnＰ埋
め込み層１３（厚さ：２μｍ，キャリア濃度：１×１０
18ｃｍ-3）、ｐ形ＩnＧaＡs電極層１４（厚さ：０．２
μｍ，キャリア濃度：２×１０18ｃｍ-3）を成長させ
た。ＭＯＰＶＥの成長条件は、減圧７２ｔｏｒｒ、成長
温度６５０℃、III族原料はＴＭＩ（トリメチルインジ
ュウム）、ＴＥＧ（トリエチルガリュム）、ＴＭＡ（ト
リメチルアルミ）、Ｖ族原料は１００％フォスフィン、
１０％アルシン、ドーパントはｎ形Ｓi2Ｈ6（ジシラ
ン）、ｐ形がＴＥＺ（トリエチル亜鉛）、半絶縁性高抵
抗層はＦe(Ｃ5Ｈ5)2（フェロセン）である。
【００１５】その後、ウェハの上面に、Ａu−Ｚnを蒸着
して、ｐ形オーミック電極１５を形成した。基板は全体
の厚みが８０μｍになるまで研磨したのち、Ａu−Ｇe−
Ｎiを蒸着し、ｎ形オーミック電極１６を全面に形成し
た。続いて、ウェハの劈開により、共振器長３００μ
ｍ、素子幅４００μｍのペレットに分解した。このよう
にして得られた素子の各層の構成は、図６に示すよう
に、各成長層はＩnＰの格子定数に合致している。この
ようにして製造された本実施例の半導体レーザは、Ａu
−Ｓnハンダによりヒートシンク上に基板側を下にして
マウントし、Ａu線により配線した。光出力特性を測定
したところ、室温連続動作での発信閾値は１６ｍＡ、微
分量子効率は片面当たり約２８％、発光出力は２００ｍ
Ａ注入において最大４０ｍＡであり、変調強度が３ｄＢ
低下する遮断周波数は１５ＧＨｚを得ることができた。
して、ｐ形オーミック電極１５を形成した。基板は全体
の厚みが８０μｍになるまで研磨したのち、Ａu−Ｇe−
Ｎiを蒸着し、ｎ形オーミック電極１６を全面に形成し
た。続いて、ウェハの劈開により、共振器長３００μ
ｍ、素子幅４００μｍのペレットに分解した。このよう
にして得られた素子の各層の構成は、図６に示すよう
に、各成長層はＩnＰの格子定数に合致している。この
ようにして製造された本実施例の半導体レーザは、Ａu
−Ｓnハンダによりヒートシンク上に基板側を下にして
マウントし、Ａu線により配線した。光出力特性を測定
したところ、室温連続動作での発信閾値は１６ｍＡ、微
分量子効率は片面当たり約２８％、発光出力は２００ｍ
Ａ注入において最大４０ｍＡであり、変調強度が３ｄＢ
低下する遮断周波数は１５ＧＨｚを得ることができた。
【００１６】＜実施例２＞本発明の第２の実施例にかか
る半導体発光素子の製造する工程について、図７〜図１
１を参照して説明する。本実施例では、図７に示す電流
狭窄基板Ａを作成する工程までは、前述した実施例１と
同様であり（図１〜図４参照）、その後の工程が異なる
ものである。その為、電流狭窄基板Ａを作成するまでの
工程についての説明を省略する。先ず、図８に示すよう
にＳiＮx、ＳiＯ2等の膜６を弗酸系のエッチング液で取
り除いた後、気相成長を利用してｎ形ＩnＰ層１７（厚
さ：０．２μｍ，キャリア密度：５×１０17ｃｍ-3）を
成長させた。このように、ｎ形ＩnＰ層１７で幅２μ
ｍ、深さ３μｍの溝を埋めて平らな表面とした基板を、
以下、電流狭窄基板Ｂと呼ぶことにする。
る半導体発光素子の製造する工程について、図７〜図１
１を参照して説明する。本実施例では、図７に示す電流
狭窄基板Ａを作成する工程までは、前述した実施例１と
同様であり（図１〜図４参照）、その後の工程が異なる
ものである。その為、電流狭窄基板Ａを作成するまでの
工程についての説明を省略する。先ず、図８に示すよう
にＳiＮx、ＳiＯ2等の膜６を弗酸系のエッチング液で取
り除いた後、気相成長を利用してｎ形ＩnＰ層１７（厚
さ：０．２μｍ，キャリア密度：５×１０17ｃｍ-3）を
成長させた。このように、ｎ形ＩnＰ層１７で幅２μ
ｍ、深さ３μｍの溝を埋めて平らな表面とした基板を、
以下、電流狭窄基板Ｂと呼ぶことにする。
【００１７】次いで、図９に示すように、この電流狭窄
基板Ｂ上に、２回目のＭＯＰＶＥにより、ｎ形ＩnＰバ
ッファ層１８（厚さ：０．２μｍ，キャリア濃度：５×
１０1 7ｃｍ-3）、ノンドープＩnＧaＡs／ＩnＡlＡsＭＱ
Ｗ活性層１９を１０ペアー、ＩnＡlＡsの厚みは３０Å
（トータル厚さ：０．１３μｍ）、ｐ形ＩnＰクラッド
層２０（厚さ：０．３μｍ，キャリア濃度：５×１０17
ｃｍ-3）を成長させる。
基板Ｂ上に、２回目のＭＯＰＶＥにより、ｎ形ＩnＰバ
ッファ層１８（厚さ：０．２μｍ，キャリア濃度：５×
１０1 7ｃｍ-3）、ノンドープＩnＧaＡs／ＩnＡlＡsＭＱ
Ｗ活性層１９を１０ペアー、ＩnＡlＡsの厚みは３０Å
（トータル厚さ：０．１３μｍ）、ｐ形ＩnＰクラッド
層２０（厚さ：０．３μｍ，キャリア濃度：５×１０17
ｃｍ-3）を成長させる。
【００１８】引き続き、プラズマＣＶＤ若しくはマグネ
トロンスパッタ装置を用いてＳiＮx窒化膜、ＳiＯ2等の
選択マスクを全面に形成する。その後、フォトリソ技術
とＲＩＥ装置によりＣ2Ｆ6ガスによってレジストをマス
クとして利用し、不要なＳiＯ2膜をエッチングして取り
除くことにより、〈１−１０〉逆メサ方向に沿ってスト
ライプ状にＳiＯ2等の膜２１を幅２μｍで形成した。そ
の後、これをマスクとして用いて、図１０に示すように
塩酸系と硫酸系の選択エッチング液を交互に利用して、
活性層を含むストライプ状のメサを形成した。その後、
ＳiＯ2等のマスク２１を弗酸によりエッチングして取り
除いた。
トロンスパッタ装置を用いてＳiＮx窒化膜、ＳiＯ2等の
選択マスクを全面に形成する。その後、フォトリソ技術
とＲＩＥ装置によりＣ2Ｆ6ガスによってレジストをマス
クとして利用し、不要なＳiＯ2膜をエッチングして取り
除くことにより、〈１−１０〉逆メサ方向に沿ってスト
ライプ状にＳiＯ2等の膜２１を幅２μｍで形成した。そ
の後、これをマスクとして用いて、図１０に示すように
塩酸系と硫酸系の選択エッチング液を交互に利用して、
活性層を含むストライプ状のメサを形成した。その後、
ＳiＯ2等のマスク２１を弗酸によりエッチングして取り
除いた。
【００１９】その後、図１１に示すように、３回目のＭ
ＯＰＶＥによってｐ形ＩnＰ埋め込み層１３（厚さ：１
μｍ，キャリア濃度：１×１０18ｃｍ-3）、ｐ形ＩnＧa
Ａs電極層１４（厚さ：０．２μｍ，キャリア濃度：２
×１０18ｃｍ-3）を成長させた。成長条件及び電極構成
は、前述した実施例１と同様であり、その特性も実施例
１と同様であった。
ＯＰＶＥによってｐ形ＩnＰ埋め込み層１３（厚さ：１
μｍ，キャリア濃度：１×１０18ｃｍ-3）、ｐ形ＩnＧa
Ａs電極層１４（厚さ：０．２μｍ，キャリア濃度：２
×１０18ｃｍ-3）を成長させた。成長条件及び電極構成
は、前述した実施例１と同様であり、その特性も実施例
１と同様であった。
【００２０】＜実施例３＞本発明の第３の実施例に係る
半導体発光素子を製造する工程について、図１２〜１４
を参照して説明する。本実施例では、電流狭窄基板Ｂの
作成に当たり、図１２に示すように電流通路の溝を〈１
−１０〉逆メサ方向及び〈１１０〉順メサ方向に交差し
た構造とし、この電流通路上に約１．５μｍの幅の活性
層２０を形成した素子を製作した。
半導体発光素子を製造する工程について、図１２〜１４
を参照して説明する。本実施例では、電流狭窄基板Ｂの
作成に当たり、図１２に示すように電流通路の溝を〈１
−１０〉逆メサ方向及び〈１１０〉順メサ方向に交差し
た構造とし、この電流通路上に約１．５μｍの幅の活性
層２０を形成した素子を製作した。
【００２１】この素子を共振器長がそれぞれ３００μｍ
のペレットに切り出して、素子特性を調べたところ、注
入電流３０ｍＡで発振し、四つの活性層端面（図中矢印
で示す）から横基本モードのレーザ光が得られた。ま
た、図１３，図１４に示すようにｐ形オーミック電極及
びｐ形電極層を四つに分割した構造に形成した素子にお
いては、ｐ形電極１５ａと１５ｂ，ｐ形電極１５ｃ１５
ｄの対でｎ形電極に間に電流を注入したところ、それぞ
れの対の電流注入に対して、注入電流１５ｍＡ程度で発
振し、横基本モードスペクトルが観測された。この素子
においては、不必要な半導体層５はエッチングにより取
り除いた。
のペレットに切り出して、素子特性を調べたところ、注
入電流３０ｍＡで発振し、四つの活性層端面（図中矢印
で示す）から横基本モードのレーザ光が得られた。ま
た、図１３，図１４に示すようにｐ形オーミック電極及
びｐ形電極層を四つに分割した構造に形成した素子にお
いては、ｐ形電極１５ａと１５ｂ，ｐ形電極１５ｃ１５
ｄの対でｎ形電極に間に電流を注入したところ、それぞ
れの対の電流注入に対して、注入電流１５ｍＡ程度で発
振し、横基本モードスペクトルが観測された。この素子
においては、不必要な半導体層５はエッチングにより取
り除いた。
【００２２】＜実施例４＞本発明の第４の実施例に係る
半導体発光素子を製造する工程について、図１５〜２０
を参照して説明する。先ず、図１５に示すように、ｎ形
ＩnＰ基板１上にストライプ状にＳiＮx、ＳiＯ2等の膜
８を形成し、次いで、図１６に示すように、ＳiＮx、Ｓ
iＯ2等の膜８をマスクとして利用して塩素系のガスによ
るＲＩＥ装置によってストライプ状の電流通路となるメ
サを形成し、引き続き、図１７に示すように、半絶縁性
高抵抗層９を成長させた。
半導体発光素子を製造する工程について、図１５〜２０
を参照して説明する。先ず、図１５に示すように、ｎ形
ＩnＰ基板１上にストライプ状にＳiＮx、ＳiＯ2等の膜
８を形成し、次いで、図１６に示すように、ＳiＮx、Ｓ
iＯ2等の膜８をマスクとして利用して塩素系のガスによ
るＲＩＥ装置によってストライプ状の電流通路となるメ
サを形成し、引き続き、図１７に示すように、半絶縁性
高抵抗層９を成長させた。
【００２３】このように電流通路を形成した電流狭窄基
板に対して、図１８に示すように、２回目のＭＯＰＶＥ
により、ｎ形ＩnＰバッファ層１８（厚さ：０．２μ
ｍ，キャリア濃度：５×１０17ｃｍ-3）、ノンドープＩ
nＧaＡs／ＩnＡlＡsＭＱＷ活性層１９を１０ペアー、Ｉ
nＡlＡsの厚みは３０Å（トータル厚さ：０．１３μ
ｍ）、ｐ形ＩnＰクラッド層２０（厚さ：０．３μｍ，
キャリア濃度：５×１０17ｃｍ-3）を成長させる。
板に対して、図１８に示すように、２回目のＭＯＰＶＥ
により、ｎ形ＩnＰバッファ層１８（厚さ：０．２μ
ｍ，キャリア濃度：５×１０17ｃｍ-3）、ノンドープＩ
nＧaＡs／ＩnＡlＡsＭＱＷ活性層１９を１０ペアー、Ｉ
nＡlＡsの厚みは３０Å（トータル厚さ：０．１３μ
ｍ）、ｐ形ＩnＰクラッド層２０（厚さ：０．３μｍ，
キャリア濃度：５×１０17ｃｍ-3）を成長させる。
【００２４】引き続き、プラズマＣＶＤ若しくはマグネ
トロンスパッタ装置を用いてＳiＮx窒化膜、ＳiＯ2等の
選択マスクを全面に形成する。その後、フォトリソ技術
とＲＩＥ装置によりＣ2Ｆ6ガスによってレジストをマス
クとして利用し、不要なＳiＯ2膜をエッチングして取り
除くことにより、〈１−１０〉逆メサ方向に沿ってスト
ライプ状にＳiＯ2等の膜２１を幅２μｍで形成した。そ
の後、これをマスクとして用いて、図１９に示すように
塩酸系と硫酸系の選択エッチング液を交互に利用して、
活性層を含むストライプ状のメサを形成した。その後、
ＳiＯ2等のマスク２１を弗酸によりエッチングして取り
除いた。
トロンスパッタ装置を用いてＳiＮx窒化膜、ＳiＯ2等の
選択マスクを全面に形成する。その後、フォトリソ技術
とＲＩＥ装置によりＣ2Ｆ6ガスによってレジストをマス
クとして利用し、不要なＳiＯ2膜をエッチングして取り
除くことにより、〈１−１０〉逆メサ方向に沿ってスト
ライプ状にＳiＯ2等の膜２１を幅２μｍで形成した。そ
の後、これをマスクとして用いて、図１９に示すように
塩酸系と硫酸系の選択エッチング液を交互に利用して、
活性層を含むストライプ状のメサを形成した。その後、
ＳiＯ2等のマスク２１を弗酸によりエッチングして取り
除いた。
【００２５】その後、図２０に示すように、３回目のＭ
ＯＰＶＥによってｐ形ＩnＰ埋め込み層１３（厚さ：１
μｍ，キャリア濃度：１×１０18ｃｍ-3）、ｐ形ＩnＧa
Ａs電極層１４（厚さ：０．２μｍ，キャリア濃度：２
×１０18ｃｍ-3）を成長させた。成長条件及び電極構成
は、前述した実施例１と同様であり、その特性も実施例
１，２と同様であった。
ＯＰＶＥによってｐ形ＩnＰ埋め込み層１３（厚さ：１
μｍ，キャリア濃度：１×１０18ｃｍ-3）、ｐ形ＩnＧa
Ａs電極層１４（厚さ：０．２μｍ，キャリア濃度：２
×１０18ｃｍ-3）を成長させた。成長条件及び電極構成
は、前述した実施例１と同様であり、その特性も実施例
１，２と同様であった。
【００２６】尚、上述した実施例は、本発明の一つの実
施例に過ぎないものであり、本発明の精神を逸脱しない
範囲で種々の変更或いは改良、例えば、分布帰還形レー
ザを得る目的で回折格子を形成した基板を用いることを
行いえるものである。また、上記実施例では、共振器面
に劈開面を利用したファブリ・ペローモードレーザにつ
いて説明したため、レーザのストライプ方向は〈１−１
０〉及び〈１１０〉に形成したが、共振器面をＲＩＥ等
で形成する場合、若しくはＤＦＢ、ＤＢＲ等の分布帰還
機能を持った端面を必用としないレーザの場合にはスト
ライプ方向は任意の方向を選べる。
施例に過ぎないものであり、本発明の精神を逸脱しない
範囲で種々の変更或いは改良、例えば、分布帰還形レー
ザを得る目的で回折格子を形成した基板を用いることを
行いえるものである。また、上記実施例では、共振器面
に劈開面を利用したファブリ・ペローモードレーザにつ
いて説明したため、レーザのストライプ方向は〈１−１
０〉及び〈１１０〉に形成したが、共振器面をＲＩＥ等
で形成する場合、若しくはＤＦＢ、ＤＢＲ等の分布帰還
機能を持った端面を必用としないレーザの場合にはスト
ライプ方向は任意の方向を選べる。
【００２７】更に、上記実施例では、波長１．５μｍ帯
のｎ形ＩnＰ基板を用いたＩnＧaＡs／ＩnＡlＡs系のＭ
ＱＷ素子について説明したが、ＩnＰ／ＩnＧaＡsＰ系の
波長１．３〜１．５μｍ帯、ＧaＡs／ＧaＡlＡs系の波
長０．８３μｍ帯及び他の波長域或いはこの例とは異な
る半導体を用いた発光素子についても本発明は適用でき
るものである。
のｎ形ＩnＰ基板を用いたＩnＧaＡs／ＩnＡlＡs系のＭ
ＱＷ素子について説明したが、ＩnＰ／ＩnＧaＡsＰ系の
波長１．３〜１．５μｍ帯、ＧaＡs／ＧaＡlＡs系の波
長０．８３μｍ帯及び他の波長域或いはこの例とは異な
る半導体を用いた発光素子についても本発明は適用でき
るものである。
【００２８】
【発明の効果】以上、実施例に基づいて具体的に説明し
たように、本発明は基板と同じ導電形の半導体層で被覆
された半絶縁性高抵抗ＩnＰ層を電流ブロック層として
最初に形成し、次いで、活性層を含むヘテロ構造を形成
することにより半導体発光素子を実現した。活性層の埋
め込み成長に当たっては、電流ブロック層が既に形成さ
れているため、活性層を選択的に埋め込み成長させない
ですむことから、活性層の埋め込み方向を任意に設定す
ることが可能となった。また、半絶縁性高抵抗層はｎ
形、ｐ形半導体層の何れか一方としか接しないので、ダ
ブルインジェクションによるリーク電流は発生しない。
この為、高出力動作を始めとする高性能な特性が得られ
た。
たように、本発明は基板と同じ導電形の半導体層で被覆
された半絶縁性高抵抗ＩnＰ層を電流ブロック層として
最初に形成し、次いで、活性層を含むヘテロ構造を形成
することにより半導体発光素子を実現した。活性層の埋
め込み成長に当たっては、電流ブロック層が既に形成さ
れているため、活性層を選択的に埋め込み成長させない
ですむことから、活性層の埋め込み方向を任意に設定す
ることが可能となった。また、半絶縁性高抵抗層はｎ
形、ｐ形半導体層の何れか一方としか接しないので、ダ
ブルインジェクションによるリーク電流は発生しない。
この為、高出力動作を始めとする高性能な特性が得られ
た。
【図１】本発明の第１の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図２】本発明の第１の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図３】本発明の第１の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図４】本発明の第１の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図５】本発明の第１の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図６】本発明の第１の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図７】本発明の第２の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図８】本発明の第２の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図９】本発明の第２の実施例に係る半導体発光素子を
製造する方法を示す工程図である。
製造する方法を示す工程図である。
【図１０】本発明の第２の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１１】本発明の第２の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１２】本発明の第３の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１３】本発明の第３の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１４】本発明の第３の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１５】本発明の第４の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１６】本発明の第４の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１７】本発明の第４の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１８】本発明の第４の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図１９】本発明の第４の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図２０】本発明の第４の実施例に係る半導体発光素子
を製造する方法を示す工程図である。
を製造する方法を示す工程図である。
【図２１】従来の半導体発光素子を示す断面図である。
１ ｎ形ＩnＰ基板 ２ ｎ形ＩnＧaＡsエッチストップ層 ３ Ｆeドープ半絶縁性高抵抗ＩnＰ層 ４ ｎ形ＩnＧaＡsＰエッチストップ層 ５ ｎ形ＩnＰ層 ６ ＳiＮx、ＳiＯ2等の膜 ７ レジスト膜 ８ ＳiＮx、ＳiＯ2等の膜 ９，９ａ Ｆeドープ半絶縁性高抵抗ＩnＰ層 １０ ｎ形ＩnＰバッファ層 １１ ノンドープＩnＧaＡs／ＩnＡlＡsＭＱＷ活性層 １２ ｐ形ＩnＰクラッド層 １３ ｐ形ＩnＰ埋め込み層 １４，１４ａ ｐ形ＩnＧaＡs電極層 １５ ｐ形オーミック層 １５ａ〜１５ｄ 分割ｐ形オーミック層 １６ ｎ形オーミック電極 １７ ｎ形ＩnＰ層 １８，１８ａ ｎ形ＩnＰバッファ層 １９，１９ａ ノンドープＩnＧaＡs／ＩnＡlＡsＭＱＷ
活性層 ２０，ｐ形ＩnＰクラッド層 ２０ａ ｐ形ＩnＰバッファ層 ２１，２２ ＳiＮx、ＳiＯ2等の膜
活性層 ２０，ｐ形ＩnＰクラッド層 ２０ａ ｐ形ＩnＰバッファ層 ２１，２２ ＳiＮx、ＳiＯ2等の膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 知生 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 近藤 康洋 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 山本 ▲みつ▼夫 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (2)
- 【請求項１】 横モードを規定した埋め込み形半導体発
光素子において、活性層よりも下側であって、該活性層
の直下を除いた領域に半絶縁性高抵抗層を電流ブロック
層として形成することにより、前記活性層の直下におけ
る前記電流ブロック層の間に挟まれた領域を電流通路と
し、更に、前記電流ブロック層を基板と同じ導電形の半
導体層により被覆したことを特徴とする半導体発光素
子。 - 【請求項２】 請求項１において、前記電流通路はスト
ライプ状であり、且つ、該電流通路上には、発光再結合
するストライプ状の前記活性層を含む半導体多層膜を埋
め込んでなるメサストライプをとし、更に、前記メサス
トライプは前記活性層よりもバンドギャップが大きい半
導体層によって埋め込まれることを特徴とする埋め込み
形ヘテロ構造半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18372492A JPH0629617A (ja) | 1992-07-10 | 1992-07-10 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18372492A JPH0629617A (ja) | 1992-07-10 | 1992-07-10 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629617A true JPH0629617A (ja) | 1994-02-04 |
Family
ID=16140858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18372492A Withdrawn JPH0629617A (ja) | 1992-07-10 | 1992-07-10 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629617A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610095A (en) * | 1994-08-31 | 1997-03-11 | Lucent Technologies Inc. | Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same |
| JP2002158398A (ja) * | 2000-11-20 | 2002-05-31 | Mitsubishi Electric Corp | 分布帰還型レーザおよびその製造方法 |
-
1992
- 1992-07-10 JP JP18372492A patent/JPH0629617A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610095A (en) * | 1994-08-31 | 1997-03-11 | Lucent Technologies Inc. | Monolithically integrated circuits having dielectrically isolated, electrically controlled optical devices and process for fabricating the same |
| JP2002158398A (ja) * | 2000-11-20 | 2002-05-31 | Mitsubishi Electric Corp | 分布帰還型レーザおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080037607A1 (en) | Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same | |
| JPH07235732A (ja) | 半導体レーザ | |
| WO2005117217A1 (ja) | 半導体光素子及びその製造方法 | |
| JP3889896B2 (ja) | 半導体発光装置 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2894186B2 (ja) | 光半導体装置 | |
| JPS62200786A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP2002368342A (ja) | 多重量子井戸半導体素子 | |
| JP3488137B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH0629617A (ja) | 半導体発光素子 | |
| JP3241002B2 (ja) | 半導体レーザの製造方法 | |
| JP2865160B2 (ja) | 半導体レーザの製造方法 | |
| JPH10242563A (ja) | 半導体発光素子の製造方法 | |
| JPH07176830A (ja) | 半導体発光素子の製造方法 | |
| JPS6124839B2 (ja) | ||
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2550718B2 (ja) | 高抵抗埋め込み半導体レーザ及びその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
| JP2830813B2 (ja) | 自励発振型半導体レーザの製造方法 | |
| JPH08250806A (ja) | 半導体発光素子及びその製造方法 | |
| JP2519879B2 (ja) | 半導体レ―ザ装置及びその製造方法 | |
| JP2555974B2 (ja) | 量子井戸半導体レーザ | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2716717B2 (ja) | 半導体レーザ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |