JPH06289423A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH06289423A JPH06289423A JP7421993A JP7421993A JPH06289423A JP H06289423 A JPH06289423 A JP H06289423A JP 7421993 A JP7421993 A JP 7421993A JP 7421993 A JP7421993 A JP 7421993A JP H06289423 A JPH06289423 A JP H06289423A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- gate
- tfts
- electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、開口率の低下を回避し
つつ、一画素につき二つのTFTを設けて、高歩留まり
を達成できるトライアングル形液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a triangle type liquid crystal display device capable of achieving a high yield by providing two TFTs per pixel while avoiding a reduction in aperture ratio.
【0002】[0002]
【従来の技術】近年、アクティブマトリックス型液晶表
示装置は、小型、薄型、低消費エネルギーなどの利点が
あり、広く実用化されている。特に、画素が互いに三角
形をなして配置されたトライアングル形はAV機器など
に用いられている。従来、液晶表示装置は、その歩留り
の低さに問題がある。特に、TFT不良による欠陥の救
済法として複数のTFTを一画素に設ける構造がある。
例えば特願平3−267686号に2TFTの構造の液
晶表示装置の一例がしめされている以下、図2、図3及
び図5を用いて従来の液晶表示装置の例を説明する。図
2は平面図、図3は図2のA−A'線に沿う断面図であ
る。なお、図3の図番は本実施例と共用しているため括
弧内のものを使用する。また、図5は、平面図である 図5に示すごとく点線で示す表示電極(59)がトライ
アングル状に配置されており、一点鎖線でしめすゲート
ライン(52)が行間を図の横方向に延在して配置され
ている。また、ドレインライン(61)は、実線でしめ
されているように表示電極(59)の列間を図の縦方向
に延在されているが、奇数行と偶数行では、表示電極
(59)の位置が互いに半ピッチずれているので、ドレ
インライン(61)は、奇数行の表示電極(59)の列
間と、偶数行の表示電極(59)の列間を結ぶため、行
間では図の横方向、すなわち前記ゲートライン(52)
と平方向になる形状をなしている。そして、ゲートライ
ン(52)とドレインライン(61)が平行になってい
る部分には、二つのTFT(63)(64)がもうけら
れている。2. Description of the Related Art In recent years, active matrix type liquid crystal display devices have been widely put into practical use because of their advantages such as small size, thin shape and low energy consumption. Particularly, a triangle type in which pixels are arranged in a triangle shape is used in AV equipment and the like. Conventionally, liquid crystal display devices have a problem of low yield. In particular, there is a structure in which a plurality of TFTs are provided in one pixel as a method of relieving defects due to defective TFTs.
For example, Japanese Patent Application No. 3-267686 shows an example of a liquid crystal display device having a 2TFT structure. An example of a conventional liquid crystal display device will be described below with reference to FIGS. 2, 3 and 5. 2 is a plan view, and FIG. 3 is a sectional view taken along the line AA ′ of FIG. Since the drawing numbers in FIG. 3 are also used in this embodiment, those in parentheses are used. Further, FIG. 5 is a plan view. As shown in FIG. 5, display electrodes (59) indicated by dotted lines are arranged in a triangle shape, and gate lines (52) indicated by alternate long and short dash lines extend between rows in the lateral direction of the figure. It is located there. Further, the drain line (61) extends in the vertical direction of the drawing between the columns of the display electrodes (59) as indicated by the solid line, but in the odd and even rows, the display electrodes (59). Since the positions of the lines are shifted from each other by a half pitch, the drain line (61) connects between the columns of the odd-numbered display electrodes (59) and between the columns of the even-numbered display electrodes (59). Lateral direction, that is, the gate line (52)
It has a flat shape. Then, two TFTs (63) and (64) are provided in the portion where the gate line (52) and the drain line (61) are parallel to each other.
【0003】続いて、図2及び図3を用いて、従来の液
晶表示装置の1画素の構造を説明する。まず、絶縁性基
板(50)上に、例えばCrで成るゲート電極(5
1)、ゲート電極(51)と一体のゲートライン(5
2)、補助容量電極(53)、及び補助容量電極(5
3)と一体の補助容量ライン(54)が設けられてい
る。そして、全面にSiNxで成るゲート絶縁膜(5
5)がもうけられており、ゲート絶縁膜(55)上の前
記ゲート電極(51)に対応する部分にはa−Si層
(56)、半導体保護膜(57)、N+a−Si層(5
8)、ドレイン電極(60)、及びソース電極(62)
が設けられており、前記ゲート電極(51)および前記
ゲート絶縁膜(55)と合わせて、TFTを形成てい
る。Subsequently, the structure of one pixel of the conventional liquid crystal display device will be described with reference to FIGS. 2 and 3. First, on the insulating substrate (50), the gate electrode (5
1), the gate line (5) integrated with the gate electrode (51)
2), the auxiliary capacitance electrode (53), and the auxiliary capacitance electrode (5
An auxiliary capacitance line (54) integral with 3) is provided. Then, a gate insulating film (5
5) is provided, and an a-Si layer (56), a semiconductor protective film (57), and an N + a-Si layer (in the portion corresponding to the gate electrode (51) on the gate insulating film (55). 5
8), drain electrode (60), and source electrode (62)
Is provided, and a TFT is formed together with the gate electrode (51) and the gate insulating film (55).
【0004】また、前記ゲートライン(52)に直行す
る方向に、前記ドレイン電極(60)と一体のドレイン
ライン(61)が、上で述べた形状を成して設けられて
いるそして、ITOで成る表示電極(59)が前記ソー
ス電極(62)と電気的に接続されて設けられている。
更に、図では省略したが、配向膜及び必要に応じてこの
配向膜の下層にファイナルパシベーション膜が設けられ
て、TFT基板が構成されている。Further, a drain line (61) integrated with the drain electrode (60) is provided in a direction perpendicular to the gate line (52) in the shape described above. The display electrode (59) is formed so as to be electrically connected to the source electrode (62).
Further, although omitted in the drawing, a final passivation film is provided below the alignment film and, if necessary, the alignment film to form a TFT substrate.
【0005】最後に、遮光膜、対向電極及び配向膜が設
けられた対向基板を前記TFT基板と張り合わせ間に液
晶を注入して、従来の液晶表示装置が得られる。Finally, a conventional liquid crystal display device is obtained by injecting a liquid crystal between the counter substrate provided with the light shielding film, the counter electrode and the alignment film while being bonded to the TFT substrate.
【0006】[0006]
【発明が解決しようとする課題】以上に説明した従来の
2TFT構造の液晶表示装置は、TFTが二つとも、不
良になり欠陥が生じる場合が多く、歩留まりが低下して
いた。特に、a−Si(56)の表面(図3のBで示す
部分)及びN+a−Si層(58)の表面(図3のAで
示す部分)で酸化膜が生じると、TFTのドレイン・チ
ャンネル間または/およびソース・チャンネル間の電気
的導通が遮断されて、TFTが不動作となる場合があ
る。In the conventional liquid crystal display device having the 2-TFT structure described above, both of the two TFTs are often defective and defective, resulting in a low yield. In particular, when an oxide film is formed on the surface of a-Si (56) (the portion indicated by B in FIG. 3) and the surface of the N + a-Si layer (58) (the portion indicated by A in FIG. 3), the drain of the TFT The electric conduction between the channels or / and the source / channel may be cut off, and the TFT may not operate.
【0007】a−Si層(56)及びN+a−Si層
(58)は、それぞれプラズマCVDで基板全面に成長
形成した後、TFTの活性領域を除いた領域をエッチン
グ除去して得られるが、a−Si及びN+a−Siは成
長後、膜表面に酸化膜が生じる。通常、この酸化膜はエ
ッチング除去するが、何らかの原因で完全には除去しき
れず部分的に残ってしまう場合がある。酸化膜が残った
領域(以下、酸化膜領域と呼ぶ)に、TFTが形成され
ると、ドレイン・チャンネル間または/およびソース・
チャンネル間で電気的導通が遮断されて、TFTが不動
作になる。従来の液晶表示装置は図2から明らかなよう
に、二つのTFTが極めて近接して設けられているた
め、TFTが二つとも酸化膜領域内に形成される場合が
多く点欠陥が増加していた。The a-Si layer (56) and the N + a-Si layer (58) are obtained by growing and forming each on the entire surface of the substrate by plasma CVD, and then etching away the region except the active region of the TFT. , A-Si and N + a-Si have an oxide film on the film surface after growth. Normally, this oxide film is removed by etching, but it may not be completely removed for some reason and may remain partially. When a TFT is formed in a region where an oxide film remains (hereinafter referred to as an oxide film region), a drain-channel or / and a source-channel is formed.
Electrical conduction is cut off between the channels, and the TFT becomes inoperative. As is apparent from FIG. 2, in the conventional liquid crystal display device, since two TFTs are provided in close proximity to each other, the two TFTs are often formed in the oxide film region, and the number of point defects increases. It was
【0008】[0008]
【課題を解決するための手段】本発明は、前述の課題に
みて鑑みて成され、ドレインラインを、画素の行間の部
分を斜めにした形状で配置して、この斜めの部分の両端
にTFTを配置することで解決するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and a drain line is arranged in a shape in which a portion between pixel rows is slanted, and TFTs are provided at both ends of this slanted portion. The solution is to place.
【0009】[0009]
【作用】ドレインラインの、従来のL字形の部分と本発
明の斜めの部分でできる仮想的直角二等辺三角形におい
て、従来のTFTは、直角二等辺三角形の直角をはさむ
二辺のうち一辺の両端の位置に設けられていたが、本発
明では直角二等辺三角形の斜辺の両端であるので、二つ
のTFTの距離が√2倍になる。従来例の図5と本発明
の実施例である図4を見比べれば、明らか図4の方がT
FTの離間距離が大きくなっているのがわかる。In the virtual isosceles right triangle formed by the conventional L-shaped portion of the drain line and the slanted portion of the present invention, the conventional TFT has both ends of one of two sides sandwiching the right angle of the right isosceles triangle. However, in the present invention, the distance between the two TFTs is √2 times because it is at both ends of the hypotenuse of the isosceles right triangle in the present invention. Comparing FIG. 5 of the conventional example and FIG. 4 which is the embodiment of the present invention, it is clear that FIG.
It can be seen that the FT separation distance is increasing.
【0010】二つのTFTの距離が離れていれば、TF
Tを形成する位置が二つとも前述の酸化膜領域に含まれ
てしまう可能性が減少し、少なくとも一つのTFTは酸
化膜領域の外で正常に作動でき、点欠陥が減少すること
になる。また、ドレインラインのL字形の部分を斜めに
することにより、従来よりドレインラインが短くなるた
め、基板に占めるドレインラインの総面積が減少するの
で、その分、表示領域が広がり開口率が向上することに
なる。If the two TFTs are separated from each other, TF
The possibility that both of the positions where T is formed is included in the oxide film region is reduced, and at least one TFT can operate normally outside the oxide film region, and the point defects are reduced. Further, by making the L-shaped portion of the drain line oblique, the drain line becomes shorter than in the prior art, and the total area of the drain line occupying the substrate decreases, so that the display region expands correspondingly and the aperture ratio improves. It will be.
【0011】[0011]
【実施例】以下で、本発明の第1の実施例を図1,図3
及び図4を用いて説明する。図3は、従来例と共用して
いるため、図番は括弧のついてないものを使用する。図
4は液晶表示装置のTFT基板について、画素や配線の
位置関係を示したものである。各画素が互いにトライア
ングル形を成して配置されており、例えば、奇数行の画
素については、従来の長方形の画素の右上が斜めに切除
された形をしており、偶数行の画素については左上が斜
めに切除された形をしている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS.
And FIG. 4 will be described. Since FIG. 3 is shared with the conventional example, the figure numbers used are those without parentheses. FIG. 4 shows a positional relationship between pixels and wirings on a TFT substrate of a liquid crystal display device. The pixels are arranged in a triangular shape with respect to each other. For example, for pixels in odd rows, the upper right corner of conventional rectangular pixels is cut off obliquely, and for pixels in even rows, upper left corner. Has an obliquely cut shape.
【0012】実線で示されるドレインライン(21)
は、画素の列間を図の縦方向に延在して設けられている
が、行間の部分では従来例とは異なって斜めに形成され
て、行方向に半ピッチずれて互いに隣接する行の列間を
結ぶ形状をとっている。また、一点鎖線で示すゲートラ
イン(12)は、ドレインライン(21)の斜めの部分
で交差するが、この交差点近傍の交差点の斜め上方の地
点で、斜め下方に折れ曲がりドレインライン(21)と
90°で交差する。更に、ドレインライン(21)の下
部では、ドレインライン(21)の斜めの部分に平行に
延在されて、斜め部分の両端がTFT(23)(24)
のゲート電極(11)と一体と成っている。上側のTF
T(23)のゲート電極(11)はそのままゲートライ
ン(12)の本線の一部となっている。Drain line (21) shown in solid lines
Are provided so as to extend in the vertical direction of the figure between the columns of pixels, but are formed diagonally in the portion between the rows unlike the conventional example, and are shifted by a half pitch in the row direction so as to be adjacent to each other. The shape connects the rows. Further, the gate line (12) indicated by the alternate long and short dash line intersects at an oblique portion of the drain line (21), but at a point diagonally above and near the intersection, the gate line (12) is bent diagonally downward and 90 degrees. Cross at °. Further, below the drain line (21), the drain line (21) is extended in parallel with the diagonal portion of the drain line (21), and both ends of the diagonal portion are TFTs (23) (24).
Of the gate electrode (11). Upper TF
The gate electrode (11) of T (23) remains a part of the main line of the gate line (12).
【0013】また、点線で示される表示電極(19)は
ゲートライン(12)及びドレインライン(21)に沿
って囲まれた領域に設けられ、二つのTFTのソース電
極(22)と共通に接続されている。続いて、図1及び
図3を用いて、一つの画素についての構造を製造方法も
交えて説明する。図1は平面図、図3は図1のA−A'
線に沿う断面図である。先ず、透明な絶縁性基板(1
0)上に例えばCrを1500Åの膜厚でスパッタリン
グしてパターン化し、前述の形状のゲートライン(1
2),ゲートライン(12)の一部であるゲート電極
(11)、補助容量電極(13)、補助容量電極(1
3)と一体の補助容量ライン(14)を形成する。次に
4000ÅのSiNxまたはSiO2をプラズマCVD
で成膜してゲート絶縁膜(15)とする。ゲート絶縁膜
(15)は短絡の防止のために、SiNxまたはSiO
2を二度にわけて成膜するか、下層がSiO2、上層がS
iNxの二層絶縁膜としてもよい。The display electrode (19) shown by a dotted line is provided in a region surrounded by the gate line (12) and the drain line (21) and is commonly connected to the source electrodes (22) of the two TFTs. Has been done. Subsequently, a structure of one pixel will be described with reference to FIGS. 1 and 3 together with a manufacturing method. 1 is a plan view, and FIG. 3 is AA ′ of FIG.
It is sectional drawing which follows the line. First, a transparent insulating substrate (1
0), for example, Cr is sputtered to a film thickness of 1500 Å to form a pattern, and the gate line (1
2), the gate electrode (11) which is a part of the gate line (12), the auxiliary capacitance electrode (13), the auxiliary capacitance electrode (1
3) to form an auxiliary capacitance line (14) integrated with the same. Next, plasma CVD of 4000 Å SiNx or SiO 2
To form a gate insulating film (15). The gate insulating film (15) is made of SiNx or SiO to prevent short circuit.
2 is divided into two layers, or the lower layer is SiO 2 and the upper layer is S
It may be a two-layer insulating film of iNx.
【0014】続いて、a−Si及びSiNxをプラズマ
CVDで、それぞれ1000Å及び2500Åの膜厚で
成長させ、SiNxをパターン化して半導体保護膜(1
7)を形成する。更に、N+a−SiをプラズマCVD
で500Å形成した後、N+a−Siとa−Siを同一
パターンでエッチングしてa−Si層(16)及びN+
a−Si層(18)とする。Then, a-Si and SiNx are grown by plasma CVD to a film thickness of 1000Å and 2500Å respectively, and SiNx is patterned to form a semiconductor protective film (1
7) is formed. Further, plasma CVD of N + a-Si
After forming 500 Å with N, a + Si-a and a-Si are etched in the same pattern to form a + Si layer (16) and N +.
The a-Si layer (18) is used.
【0015】次に、ITOをスパッタリングし、パター
ン化して表示電極(19)を形成する。そして、Moを
1000Å、Alを7000Åスパッタリングして、パ
ターン化し前述の形状のドレインライン(21)、ドレ
インライン(21)と一体のドレイン電極(20)、及
び前記表示電極(19)と電気的接続を持つソース電極
(22)を形成する。Next, ITO is sputtered and patterned to form a display electrode (19). Then, Mo was sputtered at 1000Å and Al was sputtered at 7,000Å to form a patterned drain line (21), the drain electrode (20) integrated with the drain line (21), and the display electrode (19). Forming a source electrode (22) having
【0016】そして、図では省略したが、ファイナルパ
シベーション膜及び配向膜を設けて、更に、遮光膜、対
向電極および配向膜を有した対向基板と貼り合わせ、中
に液晶を注入して本発明の実施例である液晶表示装置が
完成する。本発明の特徴は、行間(または列間)をドレ
インライン(21)が行(または列)に対して斜め方向
に横切る形状を持ち、二つのTFTが、ドレインライン
(21)の斜め部分の両端の位置に設けられているとこ
ろにある。Although not shown in the drawing, a final passivation film and an alignment film are provided, and the final passivation film and the alignment film are further bonded to a counter substrate having a light-shielding film, a counter electrode and an alignment film. The liquid crystal display device as an example is completed. The feature of the present invention is that the drain line (21) crosses rows (or columns) in an oblique direction with respect to rows (or columns), and two TFTs are provided at both ends of an oblique portion of the drain line (21). It is located at the position.
【0017】液晶表示装置の製造過程において、前述の
ごとくa−Si及びN+a−SiをそれぞれプラズマC
VDで成長させるが、空気中に露出されることによりN
+a−Siの膜表面に絶縁性のSiO2膜が生じる。通
常、SiO2はエッチング除去して次工程へ移るが、何
らかの原因でSiO2が残ってしまう場合がある。TF
Tを形成する位置が、このSiO2膜が残った領域に含
まれてしまうと、ドレイン・チャンネル間または/およ
びソース・チャンネル間の導通が、SiO2膜によって
断絶されてTFTが動作不良となり、点欠陥が生じるこ
とになる。In the manufacturing process of the liquid crystal display device, a-Si and N + a-Si are plasma C respectively as described above.
Although it is grown by VD, it is exposed to the air
An insulating SiO 2 film is formed on the + a-Si film surface. Normally, SiO 2 is removed by etching and the process proceeds to the next step, but SiO 2 may remain for some reason. TF
If the position where T is formed is included in the region where the SiO 2 film remains, the conduction between the drain and the channel or / and between the source and the channel is cut off by the SiO 2 film, and the TFT malfunctions. Point defects will occur.
【0018】また、プラズマCVDでa−SiとSiN
xを連続成膜して、SiNxをパタ−ン化して半導体保
護膜(17)を形成する際、第1洗浄、レジスト塗布、
エッチング、レジスト剥離および第2洗浄の工程がある
が、特に第2洗浄の時に噴霧状の水蒸気が基板に付着し
て、SiO2膜が生じる場合もある。また、SiNxを
エッチングする時、a−Si膜上にSiNx膜が残るこ
ともある。更に、製造装置内に存在する微粒子が、製造
途中の基板に付着して、TFTの不良を招くこともあ
る。この微粒子が油性分で、エッチング前に付着する
と、やはりSiO2膜が生じる。Further, a-Si and SiN are formed by plasma CVD.
x is continuously formed, and SiNx is patterned to form the semiconductor protective film (17). First cleaning, resist coating,
Although there are steps of etching, resist stripping, and second cleaning, especially in the second cleaning, sprayed water vapor may adhere to the substrate to form a SiO 2 film. Further, when etching SiNx, the SiNx film may remain on the a-Si film. Further, the fine particles existing in the manufacturing apparatus may adhere to the substrate in the process of manufacturing, resulting in defective TFT. If the fine particles are oily and adhere before etching, a SiO 2 film is also formed.
【0019】いずれにしても、さまざまな原因で製造途
中の基板表面に、不要な絶縁性の領域が生じていて、こ
の領域内にTFTが形成されるとこのTFTは不良とな
り、点欠陥につながっていた。これらの不良原因を突き
止めて改善することは可能であるが、これらの不良を全
く無くすことは困難である。二つのTFTを距離を離し
て配置すれば、一方のTFTが絶縁性の領域内で不動作
となっても、他方のTFTが絶縁性の領域外で正常に作
動する可能性が増えるので、その分、点欠陥の発生率が
低下し、歩留まりが向上することになる。従来のトライ
アングル形2TFT構造では、図2および図5からわか
るように、二つのTFTは、画素の行間でゲートライン
(52)とドレインライン(61)が平行に近接してい
る部分に配置されているので、距離を離すのは約半ピッ
チ以内が限度である。すなわち、二つのTFTは、極め
て近接して配置されているので、両方のTFTが前述の
絶縁性の領域に含まれてしまう場合が多かった。In any case, an unnecessary insulating region is formed on the surface of the substrate during manufacturing due to various causes, and if a TFT is formed in this region, the TFT becomes defective and leads to a point defect. Was there. Although it is possible to identify the cause of these defects and improve them, it is difficult to eliminate these defects at all. If the two TFTs are arranged apart from each other, even if one of the TFTs does not operate in the insulating region, the other TFT may operate normally outside the insulating region. Therefore, the occurrence rate of point defects is reduced and the yield is improved. In the conventional triangle type 2TFT structure, as can be seen from FIGS. 2 and 5, the two TFTs are arranged in a portion in which the gate line (52) and the drain line (61) are parallel and close to each other between the rows of the pixels. Therefore, the distance is limited to within half a pitch. That is, since the two TFTs are arranged extremely close to each other, both TFTs are often included in the above-mentioned insulating region.
【0020】本発明では、ドレインライン(21)の行
間(または列間)の部分を斜め、例えばゲートライン方
向に対して45°の角度にとり、この斜めの部分の両端
にTFTを配置することによって、前述の作用の頃で触
れたように従来より√2倍、つまり40%大きく距離を
とることができる。二つのTFTを離す構造としては、
実開昭61−109487号公報で示されている方法
で、配線を増やして表示電極の一辺の両端にTFTを配
置することも考えられるが、これでは開口率低下の問題
を招くことになる。一般に、2TFT構造の液晶表示装
置は1TFTに比べて、TFTの領域が広い分表示領域
が狭く、開口率が低下していたが、本願の構造では、従
来のドレインライン(61)のL字形の部分を斜めにと
る分、ドレインライン(21)が短くなり、基板全体に
占めるドレインライン(21)の総面積が小さくなるの
で、2TFT配置による表示領域の減少をくいとめるこ
とができる。In the present invention, the portion between the rows (or the columns) of the drain line (21) is oblique, for example, at an angle of 45 ° with respect to the gate line direction, and the TFTs are arranged at both ends of this oblique portion. As mentioned in the above operation, the distance can be increased by √2 times, that is, 40% larger than the conventional one. As a structure that separates two TFTs,
According to the method disclosed in Japanese Utility Model Laid-Open No. 61-109487, it is possible to increase the number of wirings and dispose the TFTs at both ends of one side of the display electrode, but this causes a problem of reduction in aperture ratio. In general, a liquid crystal display device having a 2-TFT structure has a narrower display region and a lower aperture ratio than a 1-TFT, but in the structure of the present application, the conventional drain line (61) is L-shaped. Since the drain line (21) is shortened and the total area of the drain line (21) occupying the entire substrate is reduced by taking the portion obliquely, it is possible to prevent the reduction of the display area due to the 2TFT arrangement.
【0021】また、特開昭56−77887号公報の第
8図(a)および第9図で示されている方法を使って、
TFTを表示電極の対角位置に配置すれば、最大の距離
を確保できる。しかし、この構造では、救済用となるT
FTは近隣の画素と共用であり、正常な信号電圧をつた
えるものではないため、救済方法としては不完全であ
る。Further, using the method shown in FIGS. 8 (a) and 9 of JP-A-56-77887,
The maximum distance can be secured by arranging the TFT at a diagonal position of the display electrode. However, in this structure, T for relief is used.
The FT is shared with neighboring pixels and does not maintain a normal signal voltage, so it is an incomplete remedy.
【0022】また、本発明では、ドレインライン(2
1)の特徴的な形状のためゲートラインを真直ぐに延在
すると、ドレインライン(21)とゲートライン(1
2)が斜めに交差して、その分ドレインライン(21)
とゲートライン(12)の重量部の面積が増加しショー
トの発生率が上昇する恐れがある。そのため、ドレイン
ライン(21)とゲートライン(12)が直角に交差す
るように、交差点近傍でゲートライン(12)を斜めに
とっている。In the present invention, the drain line (2
Due to the characteristic shape of 1), when the gate line is extended straight, the drain line (21) and the gate line (1
2) crosses diagonally, and the drain line (21)
Therefore, the area of the weight part of the gate line (12) may increase, and the occurrence rate of short circuit may increase. Therefore, the gate line (12) is slanted near the intersection so that the drain line (21) and the gate line (12) intersect each other at a right angle.
【0023】第2の実施例として、図1の点線でしめさ
れるようにゲートライン(12)の一部を図の上方に拡
大して、表示電極(19)との重量部で付加容量を形成
し、代わりにゲート電極(11)およびゲートライン
(12)と同層の補助容量電極(13)及び補助容量ラ
イン(14)を省略する構造がある。この場合、二つの
TFTのうちの下側のTFT(図4の24でしめされる
もの)から更に、ゲートライン(12)を下方向に延在
して、延在した先に新たにTFTを形成すれば、二つの
TFTは第1の実施例より更に距離を大きくとることが
できる。As a second embodiment, a part of the gate line (12) is enlarged in the upper part of the drawing as shown by the dotted line in FIG. 1, and the additional capacitance is obtained by the weight part with the display electrode (19). There is a structure in which the auxiliary capacitance electrode (13) and the auxiliary capacitance line (14) in the same layer as the gate electrode (11) and the gate line (12) are omitted instead. In this case, the gate line (12) is further extended downward from the lower TFT (shown by 24 in FIG. 4) of the two TFTs, and a new TFT is provided at the extended end. If formed, the two TFTs can have a larger distance than in the first embodiment.
【0024】第1及び第2の実施例のいずれも、本願の
特徴的なドレイライン(21)の形状のため、従来のド
レインライン(21)の形状で2TFT間に同じだけの
距離をとった場合よりも開口率が向上することになる。In both the first and second embodiments, because of the characteristic shape of the drain line (21) of the present application, the same distance is taken between the two TFTs in the shape of the conventional drain line (21). The aperture ratio is improved as compared with the case.
【0025】[0025]
【発明の効果】本発明で、複数TFT構造による歩留ま
りの向上が達成され、また、複数のTFTの欠点である
開口率の低下を防止することができた。更に、ドレイン
ラインとゲートラインの重量部でのショートの増加を防
ぐことができた。According to the present invention, the yield improvement due to the structure of a plurality of TFTs can be achieved, and the reduction of the aperture ratio, which is a drawback of the plurality of TFTs, can be prevented. Furthermore, it was possible to prevent an increase in short circuits at the weight parts of the drain line and the gate line.
【図1】本発明の実施例である液晶表示装置の平面図で
ある。FIG. 1 is a plan view of a liquid crystal display device that is an embodiment of the present invention.
【図2】従来の液晶表示装置の平面図である。FIG. 2 is a plan view of a conventional liquid crystal display device.
【図3】図1及び図2のA−A'線に沿った断面図であ
る。FIG. 3 is a cross-sectional view taken along the line AA ′ of FIGS. 1 and 2.
【図4】本発明の実施例である液晶表示装置の平面図で
ある。FIG. 4 is a plan view of a liquid crystal display device that is an embodiment of the present invention.
【図5】従来の液晶表示装置の平面図である。FIG. 5 is a plan view of a conventional liquid crystal display device.
11 ゲート電極 12 ゲートライン 16 a−Si層 18 N+a−Si層 19 表示電極 20 ドレイン電極 21 ドレインライン 22 ソース電極 23,24 TFT11 gate electrode 12 gate line 16 a-Si layer 18 N + a-Si layer 19 display electrode 20 drain electrode 21 drain line 22 source electrode 23, 24 TFT
Claims (2)
ラインと、このゲートラインと交差して設けられた複数
のドレインラインと、前記ゲートラインと一体のゲート
電極、前記ドレインラインと一体のドレイン電極、前記
ゲート電極の上層に設けられた半導体層、およびこの半
導体層を間にして前記ドレイン電極と反対側に設けられ
たソ−ス電極より少なくとも成り、前記絶縁性基板上に
マトリックス状に二つずつ配置されたTFTと、前記ソ
ース電極と電気的に接続する表示電極とを少なくとも有
する液晶表示装置であって、 前記ゲートライン、前記TFTおよび前記表示電極より
成る一つの構成単位である画素は、1行(または1列)
おきに行(または列)方向に半ピッチずれており、前記
ゲートラインは前記画素の行(または列)間に設けら
れ、前記ドレインラインは前記画素の列(または行)間
に設けられ、且つ行(または列)間の部分が行(または
列)方向に対して斜めに設けられ、この斜めの部分の両
端にTFTが設けられ、前記表示電極は前記ゲートライ
ンと前記ドレインラインに沿って囲まれた領域に設けら
れ、前記二つのTFTと共通に接続されていることを特
徴とする液晶表示装置。1. A plurality of gate lines provided on an insulating substrate, a plurality of drain lines provided so as to intersect the gate lines, a gate electrode integrated with the gate line, and a drain electrode integrated with the drain line. At least a drain electrode, a semiconductor layer provided on the upper layer of the gate electrode, and a source electrode provided on the opposite side of the drain electrode with the semiconductor layer in between, and arranged in a matrix on the insulating substrate. A liquid crystal display device having at least two TFTs arranged and a display electrode electrically connected to the source electrode, wherein the pixel is one structural unit composed of the gate line, the TFT, and the display electrode. Is one row (or one column)
Offset by half a pitch in the row (or column) direction, the gate lines are provided between the rows (or columns) of the pixels, the drain lines are provided between the columns (or rows) of the pixels, and A portion between rows (or columns) is provided obliquely to the row (or column) direction, TFTs are provided at both ends of the oblique portion, and the display electrode is surrounded along the gate line and the drain line. A liquid crystal display device, characterized in that the liquid crystal display device is provided in a separate region and is commonly connected to the two TFTs.
ンと、前記ドレインラインの斜めの部分で直角に交差す
る形状をなしていることを特徴とする請求項1記載の液
晶表示装置。2. The liquid crystal display device according to claim 1, wherein the gate line has a shape intersecting the drain line at a right angle at an oblique portion of the drain line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7421993A JPH06289423A (en) | 1993-03-31 | 1993-03-31 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7421993A JPH06289423A (en) | 1993-03-31 | 1993-03-31 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06289423A true JPH06289423A (en) | 1994-10-18 |
Family
ID=13540865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7421993A Pending JPH06289423A (en) | 1993-03-31 | 1993-03-31 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06289423A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446255A (en) * | 1992-03-27 | 1995-08-29 | Societe Anonyme Dite: Aerospatiale Societe Nationale Industrielle | Expert system for plasma torch |
US6172729B1 (en) * | 1998-05-26 | 2001-01-09 | Nec Corporation | Liquid crystal display device of delta arrangement having pixel openings with sides oblique to scan lines |
KR100391157B1 (en) * | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | array panel of liquid crystal display and manufacturing method thereof |
US6600534B1 (en) | 1997-12-24 | 2003-07-29 | Sharp Kabushiki Kaisha | Reflective liquid crystal display device |
JP2008003557A (en) * | 2006-06-22 | 2008-01-10 | Au Optronics Corp | Liquid crystal display device and thin film transistor substrate thereof |
US7580102B2 (en) | 2003-03-24 | 2009-08-25 | Samsung Electronics, Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
JP4523730B2 (en) * | 2001-03-30 | 2010-08-11 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
US8670080B2 (en) | 2010-09-29 | 2014-03-11 | Japan Display Inc. | Liquid crystal display device |
-
1993
- 1993-03-31 JP JP7421993A patent/JPH06289423A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446255A (en) * | 1992-03-27 | 1995-08-29 | Societe Anonyme Dite: Aerospatiale Societe Nationale Industrielle | Expert system for plasma torch |
US6600534B1 (en) | 1997-12-24 | 2003-07-29 | Sharp Kabushiki Kaisha | Reflective liquid crystal display device |
US6172729B1 (en) * | 1998-05-26 | 2001-01-09 | Nec Corporation | Liquid crystal display device of delta arrangement having pixel openings with sides oblique to scan lines |
JP4523730B2 (en) * | 2001-03-30 | 2010-08-11 | シャープ株式会社 | Liquid crystal display device and manufacturing method thereof |
KR100391157B1 (en) * | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | array panel of liquid crystal display and manufacturing method thereof |
US7580102B2 (en) | 2003-03-24 | 2009-08-25 | Samsung Electronics, Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
US8040479B2 (en) | 2003-03-24 | 2011-10-18 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
JP2008003557A (en) * | 2006-06-22 | 2008-01-10 | Au Optronics Corp | Liquid crystal display device and thin film transistor substrate thereof |
US8670080B2 (en) | 2010-09-29 | 2014-03-11 | Japan Display Inc. | Liquid crystal display device |
US9280023B2 (en) | 2010-09-29 | 2016-03-08 | Japan Display Inc. | Liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6800872B2 (en) | Active matrix thin film transistor | |
US6933989B2 (en) | Manufacturing method for a liquid crystal display device | |
KR101055011B1 (en) | Active matrix substrate and liquid crystal display device having the same | |
CN100378547C (en) | Liquid crystal display device in vertical alignment mode | |
JP3663261B2 (en) | Array substrate for display device and manufacturing method thereof | |
KR100289980B1 (en) | Active matrix liquid crystal panel | |
JP4199501B2 (en) | Manufacturing method of liquid crystal display device | |
US6731364B2 (en) | Liquid crystal display device | |
JPH0814669B2 (en) | Matrix type display device | |
EP0884624A2 (en) | Liquid crystal display device | |
US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
JPH06289423A (en) | Liquid crystal display device | |
JP2002258324A (en) | Liquid crystal display device | |
JPH09101541A (en) | Array substrate for display device and its production | |
JP3998681B2 (en) | Array substrate for display device and manufacturing method thereof | |
JPH06130415A (en) | Method for manufacturing TFT matrix | |
JPH0534717A (en) | Liquid crystal display device and production thereof | |
JP4095990B2 (en) | Array substrate for display device and manufacturing method thereof | |
KR100318540B1 (en) | Liquid Crystal Display and a Manufacturing Method thereof | |
JPH0568708B2 (en) | ||
JP2001264802A (en) | Matrix array substrate | |
JP3265862B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP3079600B2 (en) | Manufacturing method of matrix type display device | |
JP2999858B2 (en) | Manufacturing method of capacitive element |