JPH06284030A - フェーズロックドループ検波受信装置 - Google Patents
フェーズロックドループ検波受信装置Info
- Publication number
- JPH06284030A JPH06284030A JP5087821A JP8782193A JPH06284030A JP H06284030 A JPH06284030 A JP H06284030A JP 5087821 A JP5087821 A JP 5087821A JP 8782193 A JP8782193 A JP 8782193A JP H06284030 A JPH06284030 A JP H06284030A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- frequency
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【目的】 ＶＣＯの出力信号にもとづいて受信波の周波
数検出を、簡単かつローコストに実現可能にする。 【構成】 ＶＣＯ３の出力から、緩衝増幅回路４Ａを通
して、入力波の周波数検出出力を取り出したり、上記Ｖ
ＣＯ３の出力を波形整形回路７に通して、論理レベルの
周波数検出出力を取り出す。
数検出を、簡単かつローコストに実現可能にする。 【構成】 ＶＣＯ３の出力から、緩衝増幅回路４Ａを通
して、入力波の周波数検出出力を取り出したり、上記Ｖ
ＣＯ３の出力を波形整形回路７に通して、論理レベルの
周波数検出出力を取り出す。
Description
【０００１】
【産業上の利用分野】この発明は、周波数検出機能を有
するフェーズロックドループ検波受信装置に関する。
するフェーズロックドループ検波受信装置に関する。
【０００２】
【従来の技術】図３は従来の周波数検出回路を有するフ
ェーズロックドループ（以下、ＰＬＬという）検波受信
装置を示すブロック図であり、図において、１１は受信
波入力端子、１は受信波の振幅変動の成分を取り除くリ
ミッターアンプ、２は位相検出回路、３は位相検出回路
２の出力電圧に応じた周波数の信号を出力し、これを上
記リミッターアンプ１からの受信波信号とともに、その
位相検出回路２に入力する電圧制御発振器（以下、ＶＣ
Ｏという）で、位相検出回路２とともにＰＬＬを構成す
る。４はリミッターアンプ１の出力側に接続された緩衝
増幅回路、５はバンドパスフィルタ、１２は復調信号出
力端子、１３は周波数検出出力端子である。
ェーズロックドループ（以下、ＰＬＬという）検波受信
装置を示すブロック図であり、図において、１１は受信
波入力端子、１は受信波の振幅変動の成分を取り除くリ
ミッターアンプ、２は位相検出回路、３は位相検出回路
２の出力電圧に応じた周波数の信号を出力し、これを上
記リミッターアンプ１からの受信波信号とともに、その
位相検出回路２に入力する電圧制御発振器（以下、ＶＣ
Ｏという）で、位相検出回路２とともにＰＬＬを構成す
る。４はリミッターアンプ１の出力側に接続された緩衝
増幅回路、５はバンドパスフィルタ、１２は復調信号出
力端子、１３は周波数検出出力端子である。
【０００３】次に動作について説明する。まず、受信波
入力端子１１から入力された受信波は、リミッターアン
プ１に入力されて、ここで振幅変動の成分が取り除かれ
る。また、このリミッターアンプ１を出た信号は位相検
出回路２に入力される。この位相検出回路２では、その
信号とこの位相検出回路２の出力を入力として発振周波
数を制御するＶＣＯ３の出力との位相または周波数を比
較し、その差に応じた信号を出力する。
入力端子１１から入力された受信波は、リミッターアン
プ１に入力されて、ここで振幅変動の成分が取り除かれ
る。また、このリミッターアンプ１を出た信号は位相検
出回路２に入力される。この位相検出回路２では、その
信号とこの位相検出回路２の出力を入力として発振周波
数を制御するＶＣＯ３の出力との位相または周波数を比
較し、その差に応じた信号を出力する。
【０００４】そして、この位相検出回路２を通して得ら
れ、かつ位相または周波数ロックされた信号が復調回路
６にて復調され、例えばオーディオ成分の信号として復
調信号出力端子１２を介して出力されることになる。
れ、かつ位相または周波数ロックされた信号が復調回路
６にて復調され、例えばオーディオ成分の信号として復
調信号出力端子１２を介して出力されることになる。
【０００５】一方、上記リミッターアンプ１を通して得
られた変調波の受信信号は、緩衝増幅回路４で増幅さ
れ、さらにバンドパスフィルタ５を通して、必要とする
周波数帯域の成分のみを取り出し、周波数検出出力端子
１３へ周波数検出出力として出力される。
られた変調波の受信信号は、緩衝増幅回路４で増幅さ
れ、さらにバンドパスフィルタ５を通して、必要とする
周波数帯域の成分のみを取り出し、周波数検出出力端子
１３へ周波数検出出力として出力される。
【０００６】
【発明が解決しようとする課題】従来のフェーズロック
ドループ検波受信装置は以上のように構成されているの
で、リミッターアンプ１を通った受信波には歪みが生じ
て周波数帯域が広がっており、また、入力レベルが不十
分であると振幅変動により信号対雑音比が悪化するた
め、必要な周波数成分を取り出すのにバンドパスフィル
タ５が必要になり、緩衝増幅回路４の設置と相俟って、
構成が複雑かつコストアップになるなどの問題点があっ
た。
ドループ検波受信装置は以上のように構成されているの
で、リミッターアンプ１を通った受信波には歪みが生じ
て周波数帯域が広がっており、また、入力レベルが不十
分であると振幅変動により信号対雑音比が悪化するた
め、必要な周波数成分を取り出すのにバンドパスフィル
タ５が必要になり、緩衝増幅回路４の設置と相俟って、
構成が複雑かつコストアップになるなどの問題点があっ
た。
【０００７】請求項１の発明は上記のような問題点を解
消するためになされたものであり、ＶＣＯの出力信号に
もとづいて受信波の周波数検出を、簡単かつローコスト
に実現できるフェーズロックドループ検波受信装置を得
ることを目的とする。
消するためになされたものであり、ＶＣＯの出力信号に
もとづいて受信波の周波数検出を、簡単かつローコスト
に実現できるフェーズロックドループ検波受信装置を得
ることを目的とする。
【０００８】また、請求項２の発明は周波数検出出力を
直接論理回路で受けられる論理レベルにて出力すること
ができるフェーズロックドループ検波受信装置を得るこ
とを目的とする。
直接論理回路で受けられる論理レベルにて出力すること
ができるフェーズロックドループ検波受信装置を得るこ
とを目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明に係るフ
ェーズロックドループ検波受信装置は、ＶＣＯの周波数
を受ける緩衝増幅回路を通じて、変調波入力信号に対応
する周波数検出出力を取り出すようにしたものである。
ェーズロックドループ検波受信装置は、ＶＣＯの周波数
を受ける緩衝増幅回路を通じて、変調波入力信号に対応
する周波数検出出力を取り出すようにしたものである。
【００１０】請求項２の発明に係るフェーズロックドル
ープ検波受信装置は、ＶＣＯの出力を波形整形回路に通
して、論理レベルの周波数検出出力を取り出すようにし
たものである。
ープ検波受信装置は、ＶＣＯの出力を波形整形回路に通
して、論理レベルの周波数検出出力を取り出すようにし
たものである。
【００１１】
【作用】請求項１の発明におけるフェーズロックドルー
プ検波受信装置は、緩衝増幅回路によって、ＰＬＬの動
作に影響を及ぼすことのないように、ＶＣＯの出力を取
り出すことで、受信信号の周波数を検出可能にする。
プ検波受信装置は、緩衝増幅回路によって、ＰＬＬの動
作に影響を及ぼすことのないように、ＶＣＯの出力を取
り出すことで、受信信号の周波数を検出可能にする。
【００１２】請求項２の発明におけるフェーズロックド
ループ検波受信装置は、波形整形回路によってＶＣＯの
出力を論理レベルに変換することで、その出力たる周波
数検出出力を論理回路で直接利用可能にする。
ループ検波受信装置は、波形整形回路によってＶＣＯの
出力を論理レベルに変換することで、その出力たる周波
数検出出力を論理回路で直接利用可能にする。
【００１３】
【実施例】実施例１．以下、請求項１の発明の実施例を
図について説明する。図１において、１１は受信波入力
端子、１はリミッターアンプ、２は位相検出回路、３は
位相検出回路２とともにＰＬＬを構成するＶＣＯであ
る。
図について説明する。図１において、１１は受信波入力
端子、１はリミッターアンプ、２は位相検出回路、３は
位相検出回路２とともにＰＬＬを構成するＶＣＯであ
る。
【００１４】また、４ＡはこのＶＣＯ３の出力側に接続
された緩衝増幅回路、１３は緩衝増幅回路４Ａの出力側
に設けられた周波数検出出力端子、６は位相検出回路２
の出力信号を受けて受信波を復調する復調回路である。
された緩衝増幅回路、１３は緩衝増幅回路４Ａの出力側
に設けられた周波数検出出力端子、６は位相検出回路２
の出力信号を受けて受信波を復調する復調回路である。
【００１５】次に動作について説明する。まず、受信波
入力端子１１から入力された受信波は、リミッターアン
プ１に入力されて、ここで振幅変動の成分が取り除かれ
る。また、このリミッターアンプ１を出た信号は位相検
出回路２に入力される。この位相検出回路２では、その
信号とこの位相検出回路２の出力を入力として発振周波
数を制御するＶＣＯ３の出力との位相または周波数を比
較し、その差に応じた信号を出力する。
入力端子１１から入力された受信波は、リミッターアン
プ１に入力されて、ここで振幅変動の成分が取り除かれ
る。また、このリミッターアンプ１を出た信号は位相検
出回路２に入力される。この位相検出回路２では、その
信号とこの位相検出回路２の出力を入力として発振周波
数を制御するＶＣＯ３の出力との位相または周波数を比
較し、その差に応じた信号を出力する。
【００１６】そして、この位相検出回路２を通して得ら
れ、かつ位相または周波数ロックされた信号が復調回路
６にて復調され、例えばオーディオ成分の信号として復
調信号出力端子１２を介して出力される。なお、ＰＬＬ
はその原理上、動作する周波数帯域が限定されており、
バンドパスフィルタのように動作する。
れ、かつ位相または周波数ロックされた信号が復調回路
６にて復調され、例えばオーディオ成分の信号として復
調信号出力端子１２を介して出力される。なお、ＰＬＬ
はその原理上、動作する周波数帯域が限定されており、
バンドパスフィルタのように動作する。
【００１７】このように、ＶＣＯ３は入力された受信波
と同じ周波数になるように制御されるため、このＶＣＯ
３の出力を、ＰＬＬの動作に影響を及ぼさないように、
緩衝増幅回路４Ａを通して、取り出すことにより、受信
波の周波数を検出することができ、これを周波数検出出
力端子１３へ出力させることができる。
と同じ周波数になるように制御されるため、このＶＣＯ
３の出力を、ＰＬＬの動作に影響を及ぼさないように、
緩衝増幅回路４Ａを通して、取り出すことにより、受信
波の周波数を検出することができ、これを周波数検出出
力端子１３へ出力させることができる。
【００１８】実施例２．図２は請求項２の発明の実施例
を示す。この実施例では、ＶＣＯ３の出力側に波形整形
回路７および周波数検出出力端子１３を順に接続してあ
る。従って、この実施例によれば、ＶＣＯ３の出力を上
記波形整形回路７によって論理レベルに変換することが
でき、これを周波数検出出力として、直接図示しない論
理回路へ供給することができる。
を示す。この実施例では、ＶＣＯ３の出力側に波形整形
回路７および周波数検出出力端子１３を順に接続してあ
る。従って、この実施例によれば、ＶＣＯ３の出力を上
記波形整形回路７によって論理レベルに変換することが
でき、これを周波数検出出力として、直接図示しない論
理回路へ供給することができる。
【００１９】
【発明の効果】以上のように、請求項１の発明によれ
ば、ＶＣＯの周波数を受ける緩衝増幅回路を通じて、変
調波入力信号に対応する周波数検出出力を取り出すよう
に構成したので、受信波の入力レベルが変動しても安定
して周波数を検出でき、バンドパスフィルタを通すこと
なく、雑音の少ない周波数検出出力を大幅な回路変更な
く、容易に取り出せるものが得られる効果がある。
ば、ＶＣＯの周波数を受ける緩衝増幅回路を通じて、変
調波入力信号に対応する周波数検出出力を取り出すよう
に構成したので、受信波の入力レベルが変動しても安定
して周波数を検出でき、バンドパスフィルタを通すこと
なく、雑音の少ない周波数検出出力を大幅な回路変更な
く、容易に取り出せるものが得られる効果がある。
【００２０】また、請求項２の発明によれば、ＶＣＯの
出力を波形整形回路に通して、論理レベルの周波数検出
出力を取り出すように構成したので、周波数検出出力を
直接、論理回路で受け取れるようにすることができるも
のが得られる効果がある。
出力を波形整形回路に通して、論理レベルの周波数検出
出力を取り出すように構成したので、周波数検出出力を
直接、論理回路で受け取れるようにすることができるも
のが得られる効果がある。
【図１】請求項１の発明の実施例によるフェーズロック
ドループ検波受信装置を示すブロック図である。
ドループ検波受信装置を示すブロック図である。
【図２】請求項２の発明の実施例によるフェーズロック
ドループ検波受信装置を示すブロック図である。
ドループ検波受信装置を示すブロック図である。
【図３】従来のフェーズロックドループ検波受信装置を
示すブロック図である。
示すブロック図である。
１ リミッターアンプ ２ 位相検出回路 ３ ＶＣＯ（電圧制御発振器） ４Ａ 緩衝増幅回路 ６ 復調回路 ７ 波形整形回路
Claims (2)
- 【請求項１】 受信した変調波入力信号から振幅変動の
成分を取り除くリミッターアンプと、該リミッターアン
プの出力信号と電圧制御発振器の出力信号とを比較し
て、その差に応じた電圧を上記電圧制御発振器へ入力す
る位相検出回路と、該位相検出回路の出力信号を復調す
る復調回路とを備えたフェーズロックドループ検波受信
装置において、上記電圧制御発振器の出力を受けて、上
記変調波入力信号に対応する周波数検出出力を取り出す
緩衝増幅回路を設けたことを特徴とするフェーズロック
ドループ検波受信装置。 - 【請求項２】 受信した変調波入力信号から振幅変動の
成分を取り除くリミッターアンプと、該リミッターアン
プの出力信号と電圧制御発振器の出力信号とを位相比較
して、その差に応じた電圧を上記電圧制御発振器へ入力
する位相検出回路と、該位相検出回路の出力信号を復調
する復調回路とを備えたフェーズロックドループ検波受
信装置において、上記電圧制御発振器の出力を論理レベ
ルに変換する波形整形回路を設けたことを特徴とするフ
ェーズロックドループ検波受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5087821A JPH06284030A (ja) | 1993-03-24 | 1993-03-24 | フェーズロックドループ検波受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5087821A JPH06284030A (ja) | 1993-03-24 | 1993-03-24 | フェーズロックドループ検波受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06284030A true JPH06284030A (ja) | 1994-10-07 |
Family
ID=13925630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5087821A Pending JPH06284030A (ja) | 1993-03-24 | 1993-03-24 | フェーズロックドループ検波受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06284030A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266171B2 (en) | 1997-01-30 | 2007-09-04 | Renesas Technology Corp. | Phase-locked loop circuit and radio communication apparatus using the same |
| DE102015213708A1 (de) * | 2015-07-21 | 2017-01-26 | Osram Gmbh | Verfahren und Ablenkeinrichtung für eine Projektionsvorrichtung zur Projektion zumindest eines Lichtstrahlenbündels auf eine Projektionsfläche |
-
1993
- 1993-03-24 JP JP5087821A patent/JPH06284030A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266171B2 (en) | 1997-01-30 | 2007-09-04 | Renesas Technology Corp. | Phase-locked loop circuit and radio communication apparatus using the same |
| DE102015213708A1 (de) * | 2015-07-21 | 2017-01-26 | Osram Gmbh | Verfahren und Ablenkeinrichtung für eine Projektionsvorrichtung zur Projektion zumindest eines Lichtstrahlenbündels auf eine Projektionsfläche |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970055330A (ko) | Am라디오 수신기 | |
| US4933767A (en) | Video intermediate frequency signal processing circuit | |
| JPH06284030A (ja) | フェーズロックドループ検波受信装置 | |
| US4362906A (en) | FM Receiver | |
| US7449945B2 (en) | Phase demodulator and portable telephone apparatus | |
| JPH04337909A (ja) | 位相同期ループ復調器 | |
| WO1999007091A1 (fr) | Recepteur radio | |
| US5018016A (en) | Detecting circuit which reduces buzz in a sound signal | |
| JP3804189B2 (ja) | 搬送信号選択受信装置 | |
| US4766391A (en) | Video demodulator system | |
| JPH07235835A (ja) | 全デジタルｉｆ−ベースバンド信号変換器 | |
| JPH0846433A (ja) | ビデオ信号復調回路 | |
| JPS6322739B2 (ja) | ||
| JPS61127210A (ja) | Ａｍ検波器 | |
| JP2927341B2 (ja) | Ｆｍ復調回路 | |
| JPH11274858A (ja) | Ｆｍ復調回路 | |
| JPS61128614A (ja) | Ａｍ検波器 | |
| KR950012956B1 (ko) | 주파수 변조 검파회로 | |
| KR950000763B1 (ko) | 멀티 사운드 검출기 | |
| JPH0380607A (ja) | 衛星放送受信機 | |
| US20050074075A1 (en) | Feeble signal extracting circuit | |
| JPS6241472Y2 (ja) | ||
| JPH0658613U (ja) | Ｆｓ信号の復調回路 | |
| JPH0746772B2 (ja) | Ｐｌｌ回路 | |
| JPH03183204A (ja) | Ｐｌｌ復調回路 |