[go: up one dir, main page]

JPH06268923A - 固体撮像装置の駆動方法 - Google Patents

固体撮像装置の駆動方法

Info

Publication number
JPH06268923A
JPH06268923A JP5056191A JP5619193A JPH06268923A JP H06268923 A JPH06268923 A JP H06268923A JP 5056191 A JP5056191 A JP 5056191A JP 5619193 A JP5619193 A JP 5619193A JP H06268923 A JPH06268923 A JP H06268923A
Authority
JP
Japan
Prior art keywords
solid
vertical transfer
field shift
electrodes
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5056191A
Other languages
English (en)
Inventor
Yukio Endo
幸雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5056191A priority Critical patent/JPH06268923A/ja
Publication of JPH06268923A publication Critical patent/JPH06268923A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【目的】 垂直CCD転送電極の最大転送信号電荷量の
増大をクロックパルスを工夫することで実現し、高ダイ
ナミックレンジの固体撮像装置を提供すること。 【構成】 半導体基板上に二次元的に配列された感光画
素と、この感光画素の垂直配列方向に沿って設けた複数
本の垂直転送部と、この垂直転送部の端部に水平転送部
を備えて信号電荷を出力する固体撮像装置の駆動方法に
おいて、感光画素から信号電荷を読み出すフィールドシ
フトゲートと垂直転送電極が共通でない垂直転送電極へ
プラス,マイナスのクロックパルスを印加して、共通の
垂直転送電極は0とマイナスのクロックパルスを印加す
るようにしたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CCD(固体撮像装
置)の駆動方法に係わり、特にダイナミックレンジの拡
大を図った駆動方法に関する。
【0002】
【従来の技術】CCD固体撮像素子は、その特徴を生か
して広い分野に使われている。特に、小型化、高解像度
化のカメラへの応用が大きい。図11に、インターライ
ン転送型のCCDの構成図を示す。このCCDは、感光
画素(PD)、垂直CCD(VCCD)、水平CCD
(HCCD)、出力アンプ(AMP)で構成される。感
光画素で光電変換された信号電荷は、VCCDへ印加さ
れる4相パルスφV1 ,φV2 ,φV3 ,φV4 で水平
CCD方向へ転送され、そして水平CCDでは2相パル
スφH1 ,φH2 で信号電荷はAMP方向へ転送され
る。そして信号電荷は出力OSへ読出される。
【0003】このCCDの感度、ダイナミックレンジと
向上する方法として感光画素部を二階建て構造するもの
がある。第12図に示す二階建て固体撮像装置の構造図
を用いて従来の問題点を以下に説明する。11は例えば
p型Si基板であり、その表面には信号電荷読み出しチ
ャネルである第1のn+ 型層121 と信号電荷蓄積部の
+ 型層122 、この蓄積部と例えばアルミニウム(A
l)で形成された金属電極17aとをオーミック接続さ
せるためのn+ + 型層14及びチャネルストッパとなる
+ 型層13がある。そしてCCDチャネル上にはゲー
ト酸化膜を介して例えば2層多結晶シリコン膜により形
成されたCCD転送電極15a,15bがある。この2
層転送電極15a,15b上には第1の絶縁膜16aが
堆積され、これに開けられたコンタクトホールを介して
前記n+ + 型層14に接続される第2の金属電極17b
が各画素領域に設けられる。この上に例えばアモルファ
スSiによる光導電膜18とITOなどの透明導電膜1
9が形成されている。
【0004】ここで信号電荷蓄積部n+ 型層122 、n
+ + 型層14、第1の金属電極17a及び第2の金属電
極17bは、各画素毎に独立に二次元的に配列形成され
る。即ち、第2の金属電極17bが撮像画素領域を定義
するものとなり、光導電膜18による撮像の結果第2の
金属電極17bに得られる電位変化が第1の金属電極1
7aを介して信号電荷蓄積部のn+ 型層122 に伝達さ
れ、ここに信号電荷として蓄積される。図ではチャネル
ストッパであるp+ 型層13が見える断面を示している
が、各画素毎にn+ 型層122 の信号電荷をCCDチャ
ネルであるn+型層121 にに転送する転送部を有し、
インタライン転送型CCD撮像素子を構成している。
【0005】このように二階建構造にしたインターライ
ン転送型(IT)CCDでは光利用率が向上するため、
高感度化が実現できる。しかし、この二階建構造のIT
−CCDでは、感度が高いため、光電変換された信号電
荷量も多くなる。この多量の信号電荷を運ぶには垂直C
CDの転送電荷量を大きくしなければならない、しか
し、垂直CCDを大きくすることは、画素サイズを大き
くすることになり、小型,多画素化に対して不利となる
問題が生じる。
【0006】また、多画素化を行った場合、垂直CCD
のチャネル幅が小さくなり、扱う転送電荷量が下がると
いう問題も生じる。さらに、ハイビジョン用CCDでは
垂直CCDで転送する時間が水平ブランキング時間3.
77μs少ないことになり、短時間で多量の信号電荷量
が運べずダイナミックレンジが低下する問題が生じる。
【0007】
【発明が解決しようとする課題】このように、従来の固
体撮像素子では2階建構造にした場合や、多画素化にし
た場合や、ハイビジョン用に製作した場合などでは垂直
CCDの最大転送電荷量が下がり、ダイナミックレンジ
の低下、飽和電荷量の低下の問題があり、再生画像を劣
化させる問題があった。
【0008】本発明は、上記事情を考慮してなされたも
ので、垂直CCDのチャネル幅を現行のままで最大転送
電荷量を増大させることのできる、高ダイナミックレン
ジの固体撮像装置を提供することにある。
【0009】
【課題を解決するための手段】本発明の骨子は、複数の
垂直CCD転送電極のうち感光画素からの信号電荷を読
み出すゲートと共通に接続されてない電極をプラス・マ
イナスパルスで転送し、感光画素からの信号電荷を読み
出すゲートと共通に接続されている電極は0とマイナス
のクロックパルスで転送することにある。
【0010】
【作用】本発明によれば、従来の構造のままの垂直CC
Dで最大信号電荷を増加することができる。すなわち、
本発明では、二階建構造にしたIT−CCDにおける高
感度の信号電荷量を損失なく転送することが可能にな
る。また、ハイビジョン用固体撮像装置などのように水
平ブランキング期間が小さくなった場合においても、信
号電荷量を扱うことなく転送することが可能となる。
【0011】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。図1は本発明の第1の実施例に係わる固体撮
像装置の一部の拡大図と動作図を示す。図2は図1に印
加するクロックパルスの全体図、図3は図1に印加する
クロックパルスの拡大図を示し、図4は図3のクロック
パルス印加時の垂直CCDのチャネルポテンシャル動作
図を示す図である。この装置はフォトダイオードPD,
垂直CCDのVCCD,チャネルストッパCS,フィー
ルドシフトゲートFSG,垂直CCDの転送電極φV
1 ,φV2 ,φV3 ,φV4 の4相電極,で構成されて
いる。なお、従来例で説明した二階建構造のIT−CC
Dではこの図のPD部を信号電荷蓄積部のn+ 型層12
2 ,n+ + 型層14に代えた構造で見れば垂直CCD部
については同様となる。
【0012】VCCDのチャネル幅は多画素化になって
くると狭くなるそして、FSGのあるチャネル幅Aと両
側がチャネルストッパCSに挟まれたチャネル幅Bの2
つのチャネル幅ができる。このときチャネルBでは狭チ
ャネル効果により図1(C)のポテンシャル図に示すよ
うに段差ができ、ちょうどφV2 とφV4 の電極下では
信号電荷がQ2a,Q4aとチャネル幅Aの場所のQ13
に比べ小さくなってしまう。このことは、最大転送電荷
量を下げてしまうことになる。
【0013】本実施例では、この垂直CCDのチャネル
ストッパCSに挟まれた電極の信号電荷量の減少分を、
他の電極と同じにするだけではなく、むしろ、それ以上
に増加できる駆動法である。そのポジシャルの状態は図
1(d)に示す。すなわち、垂直CCDのチャネルスト
ッパCSにはさまれた電極のみ通常の0とマイナスのク
ロックパルスからプラスとマイナスのクロックパルスを
印加してQ2b,Q4bとなると にして、図に示すように
max 増加分だけ最大転送電荷量が大きくできる。この
増加電荷量は発明者の実験結果によれば4電極とも従来
法の0とマイナスのクロックパルスを印加した場合に比
べ2倍以上になった。
【0014】図2はφV1 〜φV4 に印加する具体的ク
ロックパルス波形である。インタレース動作を行なうの
でODDフィールドとEVENフィールドで画素からの
信号読出しタイミングが異ならしている。FSはフィー
ルドシフトパルス期間、ADは2つの画素の信号電荷を
加算する期間、LSは垂直CCDの信号電荷を転送する
ラインシフト期間、このラインシフト期間の動作が本発
明の第1の実施例の駆動法である。この期間のクロック
パルスの電圧を、ここではφV1 とφV3 は0Vとマイ
ナスのVLV、そしてφV2 とφV4 はプラスのVHVとマ
イナスのVLVにして垂直CCDを駆動する。
【0015】より具体的なパルスタイミングを図3に示
す。HBLは水平ブランキング期間である。ラインシフ
ト動作はこの期間内で行なうことがノイズ防止の観点か
ら必要である。したがって高速でかつダイナミックレン
ジの広い転送法が要求される。ここに示したパルスのポ
テンシャル動作図を図4に示す。パルスタイミングのt
1 〜t9 はポテンシャル動作図のt1 〜t9 に対応して
いる。垂直CCD転送電極φV1 ,φV2 ,φV3 ,φ
4 を印加したときの高レベル側で生じるポテンシャル
レベルをP1 ,P2 ,P3 ,P4 で示している。信号電
荷Qはt1 から順次t9 へと正確に信号電荷量を増大し
た状態で転送されていくのが明らかである。
【0016】次に本発明の第2の実施例について説明す
る。この実施例ではプラス,マイナスを印加するクロッ
クパルスを2段にすることが特徴である。図5にクロッ
クパルス波形を示す。φV2 ,φV4 のクロックパルス
の立上り時間,立下り時間とを示すようにφV2 の立下
りではt4 ,t5 、φV4 の立上りではt2 ,t3 、φ
2 の立上りではt8 ,t9 、φV4 の立下りでは
10,t11と2段階にする。これにより、本発明の効果
をより確実に引き出すことが可能になる。この理由を図
6で説明する。図6(b)に示すようにクロックパルス
の振幅が大きくなると波形63で示したパルスリンギン
ギングが生じる。これにより、垂直CCDのチャネルポ
テンシャルがかすれ、信号電荷量が各画素で分離してい
たものが混合して、扱かう信号電荷量が減少することも
ある。図6(a)に示す回路構成でマルチプレクサ61
とその出力をドライバ62で出力し、φV1 へ印加す
る。マルチプレクサ入力は図6(d),(e)に示すP
A ,PB のパルスを入力する。そしてVH ,VM ,V
L ,VC の電圧をマルチプレクサで選択すれば図6
(c)に示す2段のクロックパルスが作れる。図6
(b)に比べパルスの立上り,立下り時間が半分になり
リンギングがなくなる。
【0017】次に第3の実施例について説明する。ここ
では、フィールドシフト動作時の信号電荷量の増大法に
ついて説明する。図7はクロックパルス波形を示し、図
8は図7のクロックパルス波形印加時のフィールドシフ
ト期間と信号電荷加算期間のポテンシャル動作図を示
す。フィールドシフト直後にφV1 とφV3 の電極をV
F →VB →VM と2段階に下げていく。そして、この期
間φV2 又はφV4 はプラスとマイナスの中間の電圧に
設置する。この一連の動作tA 〜tE でのポテンシャル
動作図は図8のtA 〜tE に示す。ポテンシャルPA
電圧VF ,ポテンシャルPB は電圧VL 、ポテンシャル
C は電圧VB 、ポテンシャルPD は電圧VD 、ポテン
シャルPE は電圧VM 、ポテンシャルPF は電圧VH
対応する。この2段フィールドシフト動作がない場合は
B の期間に相当する。このときはポテンシャルPE
B の差によって最大転送電荷量が決まる。図から明ら
かなようにtB の動作に比べ電荷量は半分以下で各画素
であふれてしまう。本第3の実施例と第1又は第2の実
施例を絡み合わせることにより、最大の信号電荷転送量
が得られる。
【0018】次に第4の実施例について説明する。本実
施例は水平ブランキング期間が狭い場合、特にハイビジ
ョン用固体撮像装置の駆動法に有効である。本発明のφ
2とφV4 をプラス,マイナスの電圧で駆動すること
で、クロックパルスの形状を簡単にして、短かい時間で
の転送が可能になる。第1の実施例での4相駆動パルス
ではパルスの立上り,立下り変化時差が8ヶ所あるのに
対して第4の実施例では5ヶ所で済む。このことは、高
速転送が可能であることになる。又は、短い期間で信号
電荷の転送が可能になる。この動作は図9に示すように
4相駆動パルスのうち、高レベルが3電極,1電極,3
電極になるよう繰り返し、さらにφV2とφV4 はプラ
ス,マイナス電圧に設定し、φV1 とφV3 は0,マイ
ナス電圧に設定する。このパルスを印加したときのポテ
ンシャル動作図を図10に示す。ここでt1 〜t6 は図
9のタイミングのt1 〜t6 に対応する。ハッチング部
は信号電荷を示す矢印は信号電荷の流れを示す。特にt
2 〜t3 とt4 〜t5 に示す期間は点線のようにポテン
シャルが変化し信号電荷が矢印の方向へ転送できること
を示している。この動作を行なう場合は垂直CCDの電
極の大きさをφV1とφV3 を大きくし、φV2 とφV4
を小さくすると効果はより大きくできる。
【0019】
【発明の効果】以上詳述したように本発明によれば、複
数の垂直CCD転送電極のうちフィールドシフトゲート
と共有してなり垂直CCD転送電極にプラス,マイナス
パルスを印加し、フィールドシフトゲートと共有してい
る垂直CCD転送電極は0,マイナスパルスを印加する
駆動法を行なうことによって最大信号電荷量を増大させ
ることができる。これによって従来見られた再生画像上
での目つぶれ現象を大幅に改善することが可能となる。
さらに、本発明では垂直CCD転送電極を従来より小さ
くしても最大転送信号電荷量が下がらない効果もあり、
将来の微細化素子や、多画素化素子に有効な手段とな
る。
【図面の簡単な説明】
【図1】 本発明の第1の実施例に係わる固体撮像装置
の一部拡大図と動作図。
【図2】 第1の実施例におけるクロックパルス波形
図。
【図3】 第1の実施例におけるクロックパルス波形の
拡大図。
【図4】 第1の実施例におけるチャネルポテンシャル
動作図。
【図5】 第2の実施例のクロックパルス波形の拡大
図。
【図6】 第2の実施例におけるクロックパルス波形発
生を説明する図。
【図7】 第3の実施例におけるクロックパルス波形
図。
【図8】 第3の実施例におけるチャネルポテンシャル
動作図。
【図9】 第4の実施例におけるクロックパルス波形拡
大図。
【図10】 第4の実施例におけるチャネルポテンシャ
ル動作図。
【図11】 インターライン転送型CCDの構成図。
【図12】 二階建て固体撮像装置の構造図。
【符号の説明】
PD…感光画素 FSG…フィールドシフトゲート VCCD…垂直CCD転送チャネル φV1 ,φV2 ,φV3 ,φV4 …垂直CCD転送電極 CS…チャネルストッパ FS…フィールドシフトパルス LS…ラインシフトパルス VH …プラス電圧 VL …マイナス電圧

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に二次元的に配列された感光
    画素と、これらの感光画素の垂直配列方向に沿って設け
    られた複数本の垂直転送部と、これらの垂直転送部の転
    送端部に隣接して設けられた水平転送部とを備え、感光
    画素で光電変換された信号電荷を垂直転送部と水平転送
    部を通して出力する固体撮像装置の駆動方法において、 前記感光画素から前記垂直転送部へ信号電荷を読み出す
    フィールドシフトゲート電極と複数の垂直転送電極の一
    部の電極が共通に構成された手段と、複数の垂直転送電
    極の残りの電極はフィールドシフトゲート電極と非共通
    に構成された手段と、フィールドシフトゲート電極と非
    共通の電極はプラス・マイナスのクロックパルスを印加
    する手段とを具備してなることを特徴とする固体撮像装
    置の駆動方法。
  2. 【請求項2】前記プラス・マイナスのクロックパルスの
    立上り、立下り波形は2段以上で行うことを特徴とする
    請求項1記載の固体撮像装置の駆動方法。
  3. 【請求項3】前記フィールドシフトゲート電極のフィー
    ルドシフト動作は、前記フィールドシフトゲート電極と
    非共通の電極少なくもの1個の印加パルスを前記プラス
    ・マイナス電圧中間に設定し、フィールドシフトパルス
    の立下りを2段以上の階段パルスで行なうことを特徴と
    する請求項1記載の固体撮像装置の駆動方法。
  4. 【請求項4】前記垂直転送電極は4相駆動であり、印加
    するクロックパルスは高レベルが3電極印加、1電極印
    加、3電極印加と繰り返す手段で行なうことを特徴とす
    る請求項1記載の固体撮像装置の駆動方法。
JP5056191A 1993-03-16 1993-03-16 固体撮像装置の駆動方法 Pending JPH06268923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5056191A JPH06268923A (ja) 1993-03-16 1993-03-16 固体撮像装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5056191A JPH06268923A (ja) 1993-03-16 1993-03-16 固体撮像装置の駆動方法

Publications (1)

Publication Number Publication Date
JPH06268923A true JPH06268923A (ja) 1994-09-22

Family

ID=13020222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5056191A Pending JPH06268923A (ja) 1993-03-16 1993-03-16 固体撮像装置の駆動方法

Country Status (1)

Country Link
JP (1) JPH06268923A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951485A (ja) * 1995-08-03 1997-02-18 Hitachi Ltd 固体撮像素子
KR100795761B1 (ko) * 2000-01-07 2008-01-21 사이버옵틱스 코포레이션 내진성 비디오 포착 검사 시스템
JP2009153057A (ja) * 2007-12-21 2009-07-09 Panasonic Corp 固体撮像装置とその駆動方法およびカメラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951485A (ja) * 1995-08-03 1997-02-18 Hitachi Ltd 固体撮像素子
KR100795761B1 (ko) * 2000-01-07 2008-01-21 사이버옵틱스 코포레이션 내진성 비디오 포착 검사 시스템
JP2009153057A (ja) * 2007-12-21 2009-07-09 Panasonic Corp 固体撮像装置とその駆動方法およびカメラ

Similar Documents

Publication Publication Date Title
JP2525781B2 (ja) 固体撮像装置の駆動方法
US5757427A (en) Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes
JP2944251B2 (ja) 固体撮像装置
JPH06268923A (ja) 固体撮像装置の駆動方法
US5523787A (en) Solid-state imaging device adapted for an interlaced scanning and a non-interlaced scanning and method for driving same
JP3509184B2 (ja) 固体撮像装置の駆動方法
JP2002151673A (ja) 固体撮像素子
JP3301176B2 (ja) 電荷転送装置
JP3349202B2 (ja) 電荷転送素子
JP2855291B2 (ja) 固体撮像装置
JPH08279608A (ja) 電荷転送素子及び電荷転送素子の駆動方法
JP4269701B2 (ja) 固体撮像装置の駆動方法
JP4666475B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JPH06339081A (ja) 固体撮像素子の駆動方法
JP2500438B2 (ja) 固体撮像素子とその駆動方法
JPH0513746A (ja) 固体撮像装置
JPH07226497A (ja) 固体撮像素子
JP2770367B2 (ja) 固体撮像素子の駆動方法
JP4682439B2 (ja) 固体撮像素子の駆動装置及び駆動方法
JPS6135750B2 (ja)
JPH01225355A (ja) 電荷転送固体撮像素子
JPH09321270A (ja) 電荷転送装置の駆動方法
JPH0621428A (ja) 固体撮像素子
JP2001244451A (ja) 固体撮像装置
JPH0520892A (ja) Ccd素子