JPH06252964A - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JPH06252964A JPH06252964A JP5037074A JP3707493A JPH06252964A JP H06252964 A JPH06252964 A JP H06252964A JP 5037074 A JP5037074 A JP 5037074A JP 3707493 A JP3707493 A JP 3707493A JP H06252964 A JPH06252964 A JP H06252964A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- circuit
- clock phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 フェージング等が発生した場合において、安
定したクロックを再生することができるクロック再生回
路を提供する。 【構成】 受信した変調信号位相を出力する変調信号位
相検出回路１０と、前記変調信号位相検出回路の出力に
基づいてクロック位相情報を出力するクロック位相情報
算出回路２０と、前記クロック位相情報をもとにクロッ
ク位相を変化させ最適なクロック位相を発生させるクロ
ック位相可変クロック信号発生器３０と、前記位相情報
出力回路の出力するクロック位相情報および内部値を保
存するレジスタ５０，５１と、通信路誤り検出情報に基
づき前記レジスタへのデータの書き込みあるいは読みだ
しを制御するデータストア制御回路６０と、クロック信
号生成のための基準信号発生器４０とを設けた。
定したクロックを再生することができるクロック再生回
路を提供する。 【構成】 受信した変調信号位相を出力する変調信号位
相検出回路１０と、前記変調信号位相検出回路の出力に
基づいてクロック位相情報を出力するクロック位相情報
算出回路２０と、前記クロック位相情報をもとにクロッ
ク位相を変化させ最適なクロック位相を発生させるクロ
ック位相可変クロック信号発生器３０と、前記位相情報
出力回路の出力するクロック位相情報および内部値を保
存するレジスタ５０，５１と、通信路誤り検出情報に基
づき前記レジスタへのデータの書き込みあるいは読みだ
しを制御するデータストア制御回路６０と、クロック信
号生成のための基準信号発生器４０とを設けた。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル無線通信に
用いて好適なクロック再生回路に関する。
用いて好適なクロック再生回路に関する。
【０００２】
【従来の技術】図３は、従来のベースバンドディジタル
クロック再生回路の構成例を示すブロック図である。こ
こでは、π/4シフトＱＰＳＫ変調方式の場合を例にと
り、またクロック再生に用いられる信号は２倍シンボル
レートとして説明する。信号受信π/4シフトＱＰＳＫ変
調信号Ａは変調信号位相検出回路１０において変調信号
位相が検出される。
クロック再生回路の構成例を示すブロック図である。こ
こでは、π/4シフトＱＰＳＫ変調方式の場合を例にと
り、またクロック再生に用いられる信号は２倍シンボル
レートとして説明する。信号受信π/4シフトＱＰＳＫ変
調信号Ａは変調信号位相検出回路１０において変調信号
位相が検出される。
【０００３】ここで、変調信号位相検出の一例を図５を
参照して説明する。まず、変調信号Ａは、変調信号位相
検出回路１０において、中間周波数に変換され、帯域フ
ィルタを介して帯域制限された後、振幅制限される。図
５(ａ)に中間周波信号波形を、同図(ｂ)に振幅制限され
た中間周波信号波形を示す。ところで、π／４シフトＱ
ＰＳＫ変調方式にあっては、搬送波エンベロープがボー
タイミング周波数成分を有している。そこで、このボー
タイミング周波数成分を検出し位相同期ループに入力す
ることにより、ボータイミングが得られる。このボータ
イミングｔ0において立上がるボータイミング信号を同
図(ｄ)に示す。
参照して説明する。まず、変調信号Ａは、変調信号位相
検出回路１０において、中間周波数に変換され、帯域フ
ィルタを介して帯域制限された後、振幅制限される。図
５(ａ)に中間周波信号波形を、同図(ｂ)に振幅制限され
た中間周波信号波形を示す。ところで、π／４シフトＱ
ＰＳＫ変調方式にあっては、搬送波エンベロープがボー
タイミング周波数成分を有している。そこで、このボー
タイミング周波数成分を検出し位相同期ループに入力す
ることにより、ボータイミングが得られる。このボータ
イミングｔ0において立上がるボータイミング信号を同
図(ｄ)に示す。
【０００４】次に、変調信号位相検出回路１０において
は、ボータイミングｔ0に同期してリセットされるとと
もに所定のクロック信号を計数する位相カウンタが設け
られており、このカウント値を同図(ｃ)に示す。変調信
号位相検出回路１０においては、ボータイミングｔ0が
検出された後、最も近いボータイミング信号の立上がり
時刻ｔ1が検出される。そして、ボータイミングｔ0から
立上がり時刻ｔ1に至るまでの時間、すなわち中間周波
信号の相対的位相がが位相カウンタ出力に基づいて検出
される。
は、ボータイミングｔ0に同期してリセットされるとと
もに所定のクロック信号を計数する位相カウンタが設け
られており、このカウント値を同図(ｃ)に示す。変調信
号位相検出回路１０においては、ボータイミングｔ0が
検出された後、最も近いボータイミング信号の立上がり
時刻ｔ1が検出される。そして、ボータイミングｔ0から
立上がり時刻ｔ1に至るまでの時間、すなわち中間周波
信号の相対的位相がが位相カウンタ出力に基づいて検出
される。
【０００５】なお、上述した変調信号位相検出技術は、
例えば「富田他、”ディジタル中間周波数復調方式”、
Ｂ-２９９、１９９０年電子情報通信学会秋季全国大
会」に記載されている。また、これに代えて「山本
他、”π/4シフトＱＰＳＫベースバンド遅延検波器の一
検討”、Ｂ-３４２、１９９２年電子情報通信学会春季
全国大会」に記載されたものを用いてもよい。
例えば「富田他、”ディジタル中間周波数復調方式”、
Ｂ-２９９、１９９０年電子情報通信学会秋季全国大
会」に記載されている。また、これに代えて「山本
他、”π/4シフトＱＰＳＫベースバンド遅延検波器の一
検討”、Ｂ-３４２、１９９２年電子情報通信学会春季
全国大会」に記載されたものを用いてもよい。
【０００６】変調信号位相検出回路１０は、クロック信
号Ｆおよびハーフシンボルだけ位相差を有するクロック
により２倍シンボルレートで変調信号位相Ｂを出力す
る。ただし、ここではクロック位相は一様ランダムな値
となる。１シンボル差分回路１２１は、信号Ｂおよび前
記信号Ｂをシンボル周期遅延した信号との差分信号Ｃを
出力する。次に、ゼロクロス検出型クロック位相進み／
遅れ検出回路１２２は信号Ｃを用いてゼロクロス検出を
行い、クロック位相の識別点からの進みあるいは遅れに
対応する信号Ｄを出力する。ここで、信号Ｃの時間系列
をＣi＝Ｃ（i*Ｔ/2），（i=0,1,2,…）、Ｔはシンボル
周期、添字iの偶数番目を識別点タイミングとなるべき
信号とする（図４参照）。まず信号ＣiおよびＣi+2のゼ
ロクロス、すなわち
号Ｆおよびハーフシンボルだけ位相差を有するクロック
により２倍シンボルレートで変調信号位相Ｂを出力す
る。ただし、ここではクロック位相は一様ランダムな値
となる。１シンボル差分回路１２１は、信号Ｂおよび前
記信号Ｂをシンボル周期遅延した信号との差分信号Ｃを
出力する。次に、ゼロクロス検出型クロック位相進み／
遅れ検出回路１２２は信号Ｃを用いてゼロクロス検出を
行い、クロック位相の識別点からの進みあるいは遅れに
対応する信号Ｄを出力する。ここで、信号Ｃの時間系列
をＣi＝Ｃ（i*Ｔ/2），（i=0,1,2,…）、Ｔはシンボル
周期、添字iの偶数番目を識別点タイミングとなるべき
信号とする（図４参照）。まず信号ＣiおよびＣi+2のゼ
ロクロス、すなわち
【０００７】 Ｃi*Ｃi+2＜０ 式（１） を検出する。次に信号Ｃiの極性およびＣiとＣi+2間の
信号Ｃi+1の極性の関係を調べ、 Ｃi+1*Ｃi＞０ 式（２） の場合は、クロック位相進みを、また Ｃi+1*Ｃi＜０ 式（３） を検出した場合は、クロック位相遅れを示す信号Ｄを出
力する。
信号Ｃi+1の極性の関係を調べ、 Ｃi+1*Ｃi＞０ 式（２） の場合は、クロック位相進みを、また Ｃi+1*Ｃi＜０ 式（３） を検出した場合は、クロック位相遅れを示す信号Ｄを出
力する。
【０００８】信号Ｄはディジタルフィルタ１２４に入力
されてフィルタリングされクロック修正方向を与える信
号Ｅとなる。クロック位相可変クロック信号発生器３１
は前記信号Ｅに応じてクロック位相を進めるか、あるい
は遅らせることによりクロック再生がなされる。
されてフィルタリングされクロック修正方向を与える信
号Ｅとなる。クロック位相可変クロック信号発生器３１
は前記信号Ｅに応じてクロック位相を進めるか、あるい
は遅らせることによりクロック再生がなされる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
クロック再生法をフェージング回線下において適用した
場合、フェージングにより電界強度の落ち込み時には適
切な信号が得られず、大きな再生クロック位相誤差を生
じる場合がある。また、このような場合、クロック位相
を再度引き込む必要が生じる。これらは、復調特性を大
きく劣化させる要因である。この発明は上述した事情に
鑑みてなされたものであり、安定したクロックを再生す
ることができるクロック再生回路を提供することを目的
としている。
クロック再生法をフェージング回線下において適用した
場合、フェージングにより電界強度の落ち込み時には適
切な信号が得られず、大きな再生クロック位相誤差を生
じる場合がある。また、このような場合、クロック位相
を再度引き込む必要が生じる。これらは、復調特性を大
きく劣化させる要因である。この発明は上述した事情に
鑑みてなされたものであり、安定したクロックを再生す
ることができるクロック再生回路を提供することを目的
としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
この発明にあっては、受信した変調信号位相を出力する
変調信号位相検出回路と、前記変調信号位相検出回路の
出力に基づいてクロック位相情報を出力するクロック位
相情報算出回路と、前記クロック位相情報をもとにクロ
ック位相を変化させ最適なクロック位相を発生させるク
ロック位相可変クロック信号発生器と、前記位相情報出
力回路の出力するクロック位相情報および内部値を保存
するレジスタと、通信路誤り検出情報に基づき前記レジ
スタへのデータの書き込みあるいは読みだしを制御する
データストア制御回路と、クロック信号生成のための基
準信号発生器とを具備することを特徴としている。
この発明にあっては、受信した変調信号位相を出力する
変調信号位相検出回路と、前記変調信号位相検出回路の
出力に基づいてクロック位相情報を出力するクロック位
相情報算出回路と、前記クロック位相情報をもとにクロ
ック位相を変化させ最適なクロック位相を発生させるク
ロック位相可変クロック信号発生器と、前記位相情報出
力回路の出力するクロック位相情報および内部値を保存
するレジスタと、通信路誤り検出情報に基づき前記レジ
スタへのデータの書き込みあるいは読みだしを制御する
データストア制御回路と、クロック信号生成のための基
準信号発生器とを具備することを特徴としている。
【００１１】
【作用】変調信号位相検出回路が受信した変調信号位相
を出力すると、この出力に基づいてクロック位相情報算
出回路はクロック位相情報を出力する。クロック位相可
変クロック信号発生器は、このクロック位相情報に基づ
いてクロック位相を変化させ最適なクロック位相を発生
させ、そのロック位相情報および内部値がレジスタに保
存される。また、データストア制御回路は、通信路誤り
検出情報に基づいて、該レジスタへのデータの書き込み
あるいは読みだしを制御する。
を出力すると、この出力に基づいてクロック位相情報算
出回路はクロック位相情報を出力する。クロック位相可
変クロック信号発生器は、このクロック位相情報に基づ
いてクロック位相を変化させ最適なクロック位相を発生
させ、そのロック位相情報および内部値がレジスタに保
存される。また、データストア制御回路は、通信路誤り
検出情報に基づいて、該レジスタへのデータの書き込み
あるいは読みだしを制御する。
【００１２】
【実施例】以下、図１を参照してこの発明の一実施例に
ついて説明する。図示の実施例は、通信路誤り検出機能
にＣＲＣ（Ｃyclic Ｒedundancy Ｃheck）を用い、クロ
ック位相情報算出回路として上述したゼロクロス検出方
式を用いている。また、ＣＲＣビットを有するバースト
とクロック再生動作の関係を図２に示す。ここでは、従
来回路と異なるディジタルフィルタ２３およびクロック
位相可変クロック信号発生器３０の動作、およびレジス
タ５０、５１データストア制御回路６０の働きについて
述べる。
ついて説明する。図示の実施例は、通信路誤り検出機能
にＣＲＣ（Ｃyclic Ｒedundancy Ｃheck）を用い、クロ
ック位相情報算出回路として上述したゼロクロス検出方
式を用いている。また、ＣＲＣビットを有するバースト
とクロック再生動作の関係を図２に示す。ここでは、従
来回路と異なるディジタルフィルタ２３およびクロック
位相可変クロック信号発生器３０の動作、およびレジス
タ５０、５１データストア制御回路６０の働きについて
述べる。
【００１３】ディジタルフィルタ２３は例えばランダム
ウォークフィルタで構成できる。ランダムウォークフィ
ルタは、ゼロクロス検出型クロック位相進み／遅れ検出
回路２２の出力である位相進みおよび位相遅れを示す信
号をそれぞれ計数し、そのいずれかがあるしきい値を越
えるとそれに応じてクロック位相を変化させる信号Ｅを
出力し、同時にフィルタ内部値をリセットする。本実施
例にあっては、バーストのＣＲＣにより誤りが検出され
ない場合には、そのバースト端におけるフィルタ内部値
をレジスタａ５０に保存する。一方、ＣＲＣにより誤り
が検出された場合には、前述のフィルタ内部値の保存は
行わず、次のバーストの先頭までに先にレジスタ５０に
保存されたフィルタ内部値にディジタルフィルタ内部値
を設定し、以降この値を用いてフィルタリングがなされ
る。
ウォークフィルタで構成できる。ランダムウォークフィ
ルタは、ゼロクロス検出型クロック位相進み／遅れ検出
回路２２の出力である位相進みおよび位相遅れを示す信
号をそれぞれ計数し、そのいずれかがあるしきい値を越
えるとそれに応じてクロック位相を変化させる信号Ｅを
出力し、同時にフィルタ内部値をリセットする。本実施
例にあっては、バーストのＣＲＣにより誤りが検出され
ない場合には、そのバースト端におけるフィルタ内部値
をレジスタａ５０に保存する。一方、ＣＲＣにより誤り
が検出された場合には、前述のフィルタ内部値の保存は
行わず、次のバーストの先頭までに先にレジスタ５０に
保存されたフィルタ内部値にディジタルフィルタ内部値
を設定し、以降この値を用いてフィルタリングがなされ
る。
【００１４】また、クロック位相可変クロック信号発生
器３０では、基準信号発生器４０の高速基準信号を分周
し離散的に位相を可変とするクロック信号を生成し、デ
ィジタルフィルタの出力に従いクロック位相を変化させ
る。積分回路２４では、前記信号Ｅを積分することによ
り逐次クロック位相を算出し、クロック位相信号Ｑを出
力する。
器３０では、基準信号発生器４０の高速基準信号を分周
し離散的に位相を可変とするクロック信号を生成し、デ
ィジタルフィルタの出力に従いクロック位相を変化させ
る。積分回路２４では、前記信号Ｅを積分することによ
り逐次クロック位相を算出し、クロック位相信号Ｑを出
力する。
【００１５】ここで、クロック位相信号Ｑは前記ディジ
タルフィルタ２３の場合と同様に、各バーストＣＲＣに
より誤りが検出されない場合には、そのバースト端にお
けるクロック位相信号値をレジスタｂ５１に保存する。
一方、ＣＲＣにより誤りが検出された場合には、前述の
クロック位相信号値の保存は行わず、次のバーストの先
頭までに先にレジスタ５１に保存されたクロック位相信
号値Ｓにもとずき、クロック位相可変クロック信号発生
器３０の出力であるクロック信号Ｆを再度クロック位相
をＣＲＣにより誤りが検出されたバースト以前のクロッ
ク位相を有するクロック信号に設定する。
タルフィルタ２３の場合と同様に、各バーストＣＲＣに
より誤りが検出されない場合には、そのバースト端にお
けるクロック位相信号値をレジスタｂ５１に保存する。
一方、ＣＲＣにより誤りが検出された場合には、前述の
クロック位相信号値の保存は行わず、次のバーストの先
頭までに先にレジスタ５１に保存されたクロック位相信
号値Ｓにもとずき、クロック位相可変クロック信号発生
器３０の出力であるクロック信号Ｆを再度クロック位相
をＣＲＣにより誤りが検出されたバースト以前のクロッ
ク位相を有するクロック信号に設定する。
【００１６】これらレジスタ５０、５１の書き込みある
いは読出し、またディジタルフィルタ内部値の再設定あ
るいはクロック位相可変クロック信号発生器におけるク
ロック位相の再設定は、ＣＲＣを入力とするデータスト
ア制御回路６０により制御される。
いは読出し、またディジタルフィルタ内部値の再設定あ
るいはクロック位相可変クロック信号発生器におけるク
ロック位相の再設定は、ＣＲＣを入力とするデータスト
ア制御回路６０により制御される。
【発明の効果】以上説明したように、この発明のクロッ
ク再生回路によれば、フェージング回線下においてもス
リップ状態を回避しつつ安定に動作し、再引き込みの頻
度を減ずることが可能である。
ク再生回路によれば、フェージング回線下においてもス
リップ状態を回避しつつ安定に動作し、再引き込みの頻
度を減ずることが可能である。
【図１】一実施例の構成を示すブロック図である。
【図２】一実施例のクロック再生における動作説明図で
ある。
ある。
【図３】従来のクロック再生回路のブロック図である。
【図４】従来のクロック再生回路の動作説明図である。
【図５】従来のクロック再生回路のタイムチャートであ
る。
る。
１０ 変調信号位相検出回路 ２０ クロック位相情報算出回路 ２１ １シンボル差分回路 ２２ ゼロクロス検出型クロック位相進み／遅れ検出回
路 ２３，２４ ディジタルフィルタ ３０，３１ クロック位相可変クロック信号発生器 ４０ 基準信号発生器 ５０， ５１ レジスタ ６０ データストア制御回路
路 ２３，２４ ディジタルフィルタ ３０，３１ クロック位相可変クロック信号発生器 ４０ 基準信号発生器 ５０， ５１ レジスタ ６０ データストア制御回路
Claims (1)
- 【請求項１】 受信した変調信号位相を出力する変調信
号位相検出回路と、 前記変調信号位相検出回路の出力に基づいてクロック位
相情報を出力するクロック位相情報算出回路と、 前記クロック位相情報をもとにクロック位相を変化させ
最適なクロック位相を発生させるクロック位相可変クロ
ック信号発生器と、 前記位相情報出力回路の出力するクロック位相情報およ
び内部値を保存するレジスタと、 通信路誤り検出情報に基づき前記レジスタへのデータの
書き込みあるいは読みだしを制御するデータストア制御
回路と、 クロック信号生成のための基準信号発生器とを備えたク
ロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037074A JPH06252964A (ja) | 1993-02-25 | 1993-02-25 | クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037074A JPH06252964A (ja) | 1993-02-25 | 1993-02-25 | クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252964A true JPH06252964A (ja) | 1994-09-09 |
Family
ID=12487413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5037074A Pending JPH06252964A (ja) | 1993-02-25 | 1993-02-25 | クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252964A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135922A (ja) * | 1996-10-31 | 1998-05-22 | Matsushita Electric Ind Co Ltd | シンボルクロック再生装置 |
| US7200195B2 (en) | 2002-10-23 | 2007-04-03 | Oki Electric Industry Co., Ltd. | Received data recovering device |
-
1993
- 1993-02-25 JP JP5037074A patent/JPH06252964A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135922A (ja) * | 1996-10-31 | 1998-05-22 | Matsushita Electric Ind Co Ltd | シンボルクロック再生装置 |
| US7200195B2 (en) | 2002-10-23 | 2007-04-03 | Oki Electric Industry Co., Ltd. | Received data recovering device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6856183B2 (en) | Scheme to improve performance of timing recovery systems for read channels in a disk drive | |
| JPS62222745A (ja) | 復調装置 | |
| JPH0223106B2 (ja) | ||
| JPH06252964A (ja) | クロック再生回路 | |
| JPH0428185B2 (ja) | ||
| JPH01194552A (ja) | 位相誤差信号発生回路配置 | |
| JP3492713B2 (ja) | タイミング再生装置 | |
| JPH10155005A (ja) | 搬送波再生回路、周波数誤差検出方法および多値直交振幅復調装置 | |
| JPH0730601A (ja) | データ受信装置 | |
| JP3058906B2 (ja) | キャリア再生回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JPH0591150A (ja) | Ｍｓｋ信号復調回路 | |
| JP2512168B2 (ja) | ディジタル信号磁気記録再生装置 | |
| JP2901414B2 (ja) | ディジタル無線通信方式 | |
| JPH0787147A (ja) | 復調装置 | |
| JPH01293738A (ja) | 復調回路 | |
| JP2006270372A (ja) | ディジタルｐｌｌのロック状態判定回路 | |
| JP2756965B2 (ja) | 高速伝送レート変調信号用復調器 | |
| JPH06252965A (ja) | クロック再生回路 | |
| JPH08307473A (ja) | π／４シフトＱＰＳＫ復調用クロック再生回路 | |
| JPS6028352A (ja) | 符号識別器 | |
| JPS61169051A (ja) | 基準搬送波再生装置 | |
| JPH04262649A (ja) | 最小偏位変調波復調回路 | |
| JPS60189354A (ja) | 通信方式 |