JP2756965B2 - 高速伝送レート変調信号用復調器 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、高速データ伝送レート変調信号に適用する
数値処理型復調器に関する。

（従来の技術） 従来、一般的なディジタル変調信号用復調器では、デ
ータのタイムスロット（1/ボーレート）単位に搬送波再
生、クロック再生のための数値処理を行っていた。

（本発明が解決しようとする課題） そのため、データの伝送レートが高い場合は、相対的
にタイムスロットに対する所要演算時間が長くなり、処
理が間に合わず復調のループが正常に動作しなくなると
いう欠点があった。

（課題を解決するための手段） これらの欠点を解決するために本発明では、送信デー
タのタイムスロット単位の受信データをもとにした搬送
波再生、クロック再生の数値処理の時間周期をタイムス
ロットの２以上の整数倍に設定することによって、より
高速のデータ伝送レート変調信号に対する復調動作を可
能にしたものである。以下実施例につき図面により詳細
に説明する。

（実施例） 第１図は本発明をQPSKの同期形直交復調器に適用した
場合の構成図を示す。その原理と動作につき述べる。こ
の復調器のクロックの発生タイミングの補正及び搬送波
の位相補正等の動作はよく知られているので、ここでは
本発明に関連した部分につき説明する。

端子１から入力したQPSK変調波は、位相制御されてい
るVCO2の発振波と位相検波器４、５で位相比較され、そ
れぞれ同相成分と直交成分に分解されて、モニタ端子1
0、11に第２図に示すような信号波形となって現れる
（Ｉは同相成分、Ｑは直交成分を示す）。この信号はサ
ンプラ12、13によって、それぞれがともに（ｅ）、
（ｏ）のタイミングでサンプルされて、信号の正、負の
ピーク値のIeやQeが復調データとして端子14、15から出
力される。

クロック再生器８は、その実現方法が多種類あるが、
ここでは第３図の構成回路を例として引用する。この回
路は、Ｉ系列やＱ系列上で連続する（ｅ）タイミングの
データ符号に変化があった場合、その中間点の（ｏ）タ
イミングデータの値から、零交差点からのずれのクロッ
ク誤差関数etを検出して加算していき、その値がしきい
値810を越えるたびに分周器814の分周比τを更新してサ
ンプリングクロックの発生タイミングを補正するもので
ある。ここでデータ伝送レートが速く、この一連の処理
に要する時間が第２図中のデータタイムスロット2Tを越
える場合には、サンプリングクロックの分周器800の分
周比Ｎを予め２以上の適当な整数値に設定して、クロッ
ク再生のための図中のサンプラ801から比較器809までの
操作の周期をデータタイムスロット（2T）のＮ倍にし
て、一回ごとの処理が2T・Ｎの時間内に終了するように
しておく。ここで使用するサンプリングデータは、2T・
Ｎの時間内にメモリ等に溜めこんだ全データである必要
はなく、適当な時間位置の一組あるいは数組のデータで
も差支えない。

搬送波再生器９についても、その実現方法が多種類あ
るが、第４図のコスタス・ループを例として引用する。
この回路は、IeとQeのサンプルデータ値から搬送波の位
相ずれに相当する位相誤差関数efを検出して加算してい
き、その値がしきい値911を越えるたびに再生周波数の
設定値を加算器912で更新すると共に、その値（Ｆ±
ｆ）と位相誤差関数efとから位相を補正する制御信号Ｃ
φを計算するものである。ここでデータ伝送レートが速
く、この一連の処理に要する時間が第２図中のデータタ
イムスロット2Tを越える場合には、サンプリングクロッ
クの分周器900の分周比Ｍを予め２以上の適当な整数値
に設定して、搬送波再生のための図中のサンプラ901、9
02から加算器916までの操作の周期をデータタイムスロ
ット（2T）のＭ倍にして、一回ごとの処理が2T・Ｍの時
間内に終了するようにしておく。ここで使用するサンプ
リングデータは、2T・Ｍの時間内にメモリ等に溜めこん
だ全データである必要はなく、適当な時間位置の一組あ
るいは数組のデータでも差支えない。

なお、一般にクロック再生や搬送波再生に要する演算
処理時間が長いほど、あるいはデータ伝送レートが高い
場合ほど、分周比のＮやＭを大きな値に設定することで
対処できるが、その一方、追従誤差が大きくなってしま
う傾向があるので、両立する範囲に留める。

以上の説明では、QPSKの一つのタイプの復調器を例に
とったが、本発明はBPSK、オフセットQPSK、GMSK等種々
の復調器にも適用できる。

（発明の効果） 以上述べたように、受信信号の一部をもとにした搬送
波再生やクロック再生のための数値処理の周期を、デー
タのタイムスロットの整数倍に設定することによって、
比較的高速のデータ伝送レートの変調信号に対する復調
動作も可能となる。また、本発明は小型化や動作安定化
に有利なディジタル信号処理技術を用いた復調器に容易
に適用できる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すQPSK信号用の同期形
直交復調器の構成図、第２図のＩ、Ｑは、それぞれ第１
図のモニタ端子10、11で観測される時間波形図、第３図
は、第１図の中のクロック再生器８の一実施例を示す構
成図、第４図は第１図の中の搬送再生器９の一実施例を
示す構成図である。 ６、７……符号間干渉除去用のローパス・フィルタ、80
0……クロック再生処理周期設定用の分周器、900……搬
送波再生処理周期設定用の分周器、803、805、808、90
9、913……遅延器、809、910……しきい値との比較器、
816……第３図の801から808までのＩ系列上の構成と同
様のＱ系列からの計算値の入力端子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】送信データのタイムスロット（1/ボーレー
   ト）単位に数値処理を行い受信信号のクロック再生と搬
   送波再生を実現する復調器において、そのいずれか又は
   両者の数値処理の周期をタイムスロットの２以上の整数
   倍に設定する手段を設けたことを特徴とする高速伝送レ
   ート変調信号用復調器。