JPH06224363A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06224363A JPH06224363A JP862993A JP862993A JPH06224363A JP H06224363 A JPH06224363 A JP H06224363A JP 862993 A JP862993 A JP 862993A JP 862993 A JP862993 A JP 862993A JP H06224363 A JPH06224363 A JP H06224363A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead frame
- element mounting
- lead
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title description 5
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 20
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 7
- 238000000465 moulding Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、放熱効果が良好で、安価、かつ信
頼性の高い半導体装置を提供することを目的とする。 【構成】 本発明では、複数のインナーリード１および
これから延在するアウターリード３を備えたリードフレ
ーム本体部と、前記リードフレーム本体部のインナーリ
ード先端部と接合される領域に少なくとも酸化アルミニ
ウム被膜を形成してなるアルミニウムまたはアルミニウ
ムを主成分とする合金からなり、接着剤層を介して前記
インナーリード先端部に接合せしめられた半導体素子搭
載部２と、前記半導体素子搭載部表面に搭載され、前記
リードフレーム本体部のインナーリードと電気的に接続
せしめられた半導体素子５と、前記半導体素子搭載部の
裏面の少なくとも一部を露出させるように前記半導体素
子の周りを封止する封止樹脂９とを具備したことを特徴
とする。望ましくは、半導体素子搭載部は、表面および
裏面を酸化アルミニウム被膜で被覆されていることを特
徴とする。
頼性の高い半導体装置を提供することを目的とする。 【構成】 本発明では、複数のインナーリード１および
これから延在するアウターリード３を備えたリードフレ
ーム本体部と、前記リードフレーム本体部のインナーリ
ード先端部と接合される領域に少なくとも酸化アルミニ
ウム被膜を形成してなるアルミニウムまたはアルミニウ
ムを主成分とする合金からなり、接着剤層を介して前記
インナーリード先端部に接合せしめられた半導体素子搭
載部２と、前記半導体素子搭載部表面に搭載され、前記
リードフレーム本体部のインナーリードと電気的に接続
せしめられた半導体素子５と、前記半導体素子搭載部の
裏面の少なくとも一部を露出させるように前記半導体素
子の周りを封止する封止樹脂９とを具備したことを特徴
とする。望ましくは、半導体素子搭載部は、表面および
裏面を酸化アルミニウム被膜で被覆されていることを特
徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に半導体集積回路チップを実装する
リードフレーム構体に関する。
製造方法に係り、特に半導体集積回路チップを実装する
リードフレーム構体に関する。
【０００２】
【従来の技術】半導体装置の小形化および高集積化に伴
い、リードフレームのインナーリード先端が細くなり、
変形を生じ易くなってきている。このようなインナーリ
ードの変形は、リードの短絡やボンディング不良を生じ
易く、リードフレームの歩留まり低下や、半導体装置の
信頼性低下の原因の１つになっている。
い、リードフレームのインナーリード先端が細くなり、
変形を生じ易くなってきている。このようなインナーリ
ードの変形は、リードの短絡やボンディング不良を生じ
易く、リードフレームの歩留まり低下や、半導体装置の
信頼性低下の原因の１つになっている。
【０００３】ところで、ピン数の増大に伴い、インナー
リードのリード間ピッチが小さくなり、製作技術も難し
くなるのみならず、インナーリード先端の変形が生じ易
くまたインナーリード先端と半導体チップとの距離も長
くなるため、ボンディングワイヤがモールド時に変形し
短絡したりするという問題もある。
リードのリード間ピッチが小さくなり、製作技術も難し
くなるのみならず、インナーリード先端の変形が生じ易
くまたインナーリード先端と半導体チップとの距離も長
くなるため、ボンディングワイヤがモールド時に変形し
短絡したりするという問題もある。
【０００４】また、パワー素子においては温度上昇を伴
うため、放熱性能が素子特性に大きな影響を与えること
になる。
うため、放熱性能が素子特性に大きな影響を与えること
になる。
【０００５】そこで、高密度化に際しても、信頼性の高
い半導体装置を提供することを企図し、チップ搭載部
を、リードフレーム本体とは別に放熱性の良好な材料で
構成し、インナーリードの先端に該チップ搭載部を接合
する方法が提案されている。
い半導体装置を提供することを企図し、チップ搭載部
を、リードフレーム本体とは別に放熱性の良好な材料で
構成し、インナーリードの先端に該チップ搭載部を接合
する方法が提案されている。
【０００６】この方法ではリードフレーム本体とチップ
搭載部が、それぞれ加工性と放熱性を企図して別の材料
で形成でき、またインナーリード先端部がチップ搭載部
で支持されるため変形を防止することができるという効
果を奏効する。
搭載部が、それぞれ加工性と放熱性を企図して別の材料
で形成でき、またインナーリード先端部がチップ搭載部
で支持されるため変形を防止することができるという効
果を奏効する。
【０００７】さらにまた、半導体素子のさらなる高出力
化傾向に伴い、これに用いられるリードフレームのリー
ド本数も増大し、発熱量も大きくなっていることから放
熱効果の向上のため図６に示すように、この放熱板を封
止樹脂パッケージの裏面に露出させた形態の半導体装置
も提案されている。
化傾向に伴い、これに用いられるリードフレームのリー
ド本数も増大し、発熱量も大きくなっていることから放
熱効果の向上のため図６に示すように、この放熱板を封
止樹脂パッケージの裏面に露出させた形態の半導体装置
も提案されている。
【０００８】ここで用いられる放熱板７は主に熱伝導の
良好な銅系素材であり、インナーリードの中央部分に、
両面に接着剤を塗布したポリイミドテープ１４によって
接合される。しかしながらこのようなリードフレームで
は、放熱板７とリードフレーム本体部との間のポリイミ
ドテープ１４を薄くするには限界があり、この厚みがイ
ンナーリードと放熱板との間でクッションとなり、ボン
ディングに際してキャピラリーの超音波が減衰してしま
い、確実なワイヤボンディングを行うことができず、ワ
イヤボンディング性が低下するという問題があった。ま
たポリイミドテープ１４の厚みと接着剤層Ｓの厚みが、
パッケージの薄型化を阻む大きな問題となっていた。さ
らにまた、ここで用いられるポリイミドテープは吸湿性
を有し、半導体装置の信頼性低下に原因となる。また、
高価であり、このこともコストの低減を阻む問題となっ
ていた。
良好な銅系素材であり、インナーリードの中央部分に、
両面に接着剤を塗布したポリイミドテープ１４によって
接合される。しかしながらこのようなリードフレームで
は、放熱板７とリードフレーム本体部との間のポリイミ
ドテープ１４を薄くするには限界があり、この厚みがイ
ンナーリードと放熱板との間でクッションとなり、ボン
ディングに際してキャピラリーの超音波が減衰してしま
い、確実なワイヤボンディングを行うことができず、ワ
イヤボンディング性が低下するという問題があった。ま
たポリイミドテープ１４の厚みと接着剤層Ｓの厚みが、
パッケージの薄型化を阻む大きな問題となっていた。さ
らにまた、ここで用いられるポリイミドテープは吸湿性
を有し、半導体装置の信頼性低下に原因となる。また、
高価であり、このこともコストの低減を阻む問題となっ
ていた。
【０００９】さらにまた、放熱板が下側に配置されるた
め、実装基板と放熱板との間隔が狭く放熱効果が良くな
いという問題があった。
め、実装基板と放熱板との間隔が狭く放熱効果が良くな
いという問題があった。
【００１０】
【発明が解決しようとする課題】このように従来のリー
ドフレームでは、放熱板とリードフレーム本体部との接
続がポリイミドテープによってなされているため、薄く
するには限界があり、この厚みによるクッション性が、
インナーリード先端へのワイヤボンディング性を低下さ
せる原因となるという問題があった。また放熱性につい
ても十分ではない上、ポリイミドテープの使用は、信頼
性の低下および製品価格の高騰を招いていた。
ドフレームでは、放熱板とリードフレーム本体部との接
続がポリイミドテープによってなされているため、薄く
するには限界があり、この厚みによるクッション性が、
インナーリード先端へのワイヤボンディング性を低下さ
せる原因となるという問題があった。また放熱性につい
ても十分ではない上、ポリイミドテープの使用は、信頼
性の低下および製品価格の高騰を招いていた。
【００１１】本発明は前記実情に鑑みてなされたもの
で、放熱効果が良好で、安価、かつ信頼性の高い半導体
装置を提供することを目的とする。
で、放熱効果が良好で、安価、かつ信頼性の高い半導体
装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】そこで本発明では、複数
のインナーリードおよびこのインナーリードに延設され
たアウターリードを備えたリードフレーム本体部と、前
記リードフレーム本体部のインナーリード先端部と接合
される領域に少なくとも酸化アルミニウム被膜を形成し
てなるアルミニウムまたはアルミニウムを主成分とする
合金からなり、接着剤層を介して前記インナーリード先
端部に接合せしめられた半導体素子搭載部と、前記半導
体素子搭載部表面に搭載され、前記リードフレーム本体
部のインナーリードと電気的に接続せしめられた半導体
素子と、前記半導体素子搭載部の裏面の少なくとも一部
を露出させるように前記半導体素子の周りを封止する封
止樹脂とを具備したことを特徴とする。
のインナーリードおよびこのインナーリードに延設され
たアウターリードを備えたリードフレーム本体部と、前
記リードフレーム本体部のインナーリード先端部と接合
される領域に少なくとも酸化アルミニウム被膜を形成し
てなるアルミニウムまたはアルミニウムを主成分とする
合金からなり、接着剤層を介して前記インナーリード先
端部に接合せしめられた半導体素子搭載部と、前記半導
体素子搭載部表面に搭載され、前記リードフレーム本体
部のインナーリードと電気的に接続せしめられた半導体
素子と、前記半導体素子搭載部の裏面の少なくとも一部
を露出させるように前記半導体素子の周りを封止する封
止樹脂とを具備したことを特徴とする。
【００１３】望ましくは、半導体素子搭載部は、表面お
よび裏面を酸化アルミニウム被膜で被覆されていること
を特徴とする。
よび裏面を酸化アルミニウム被膜で被覆されていること
を特徴とする。
【００１４】また望ましくは半導体素子搭載部は、表面
の半導体素子搭載領域が前記半導体素子に符合する大き
さの凹部を具備し、少なくとも前記凹部の内壁を酸化ア
ルミニウム被膜で被覆されている。
の半導体素子搭載領域が前記半導体素子に符合する大き
さの凹部を具備し、少なくとも前記凹部の内壁を酸化ア
ルミニウム被膜で被覆されている。
【００１５】本発明の第２では、複数のインナーリード
およびこのインナーリードに延設されたアウターリード
を備えたリードフレーム本体部と、前記リードフレーム
本体部のインナーリードと接合される領域に少なくとも
酸化アルミニウム被膜を形成してなり、かつ半導体素子
搭載領域に凹部を形成してなるアルミニウムまたはアル
ミニウムを主成分とする合金からなる半導体素子搭載部
と、前記半導体素子搭載部の凹部表面に搭載され、前記
リードフレーム本体部の電気的に接続せしめられた半導
体素子と、前記半導体素子搭載部の裏面の少なくとも一
部を露出させるように前記半導体素子の周りを封止する
封止樹脂とを具備し、前記リードフレーム本体部のイン
ナーリード先端部を、前記凹部まで伸長せしめ、前記半
導体素子の接続領域と直接的に接合している。
およびこのインナーリードに延設されたアウターリード
を備えたリードフレーム本体部と、前記リードフレーム
本体部のインナーリードと接合される領域に少なくとも
酸化アルミニウム被膜を形成してなり、かつ半導体素子
搭載領域に凹部を形成してなるアルミニウムまたはアル
ミニウムを主成分とする合金からなる半導体素子搭載部
と、前記半導体素子搭載部の凹部表面に搭載され、前記
リードフレーム本体部の電気的に接続せしめられた半導
体素子と、前記半導体素子搭載部の裏面の少なくとも一
部を露出させるように前記半導体素子の周りを封止する
封止樹脂とを具備し、前記リードフレーム本体部のイン
ナーリード先端部を、前記凹部まで伸長せしめ、前記半
導体素子の接続領域と直接的に接合している。
【００１６】本発明の第３では、複数のインナーリード
およびこのインナーリードに延設されたアウターリード
を備えたリードフレーム本体部を形成し、アルミニウム
またはアルミニウムを主成分とする合金からなり、前記
リードフレーム本体部のインナーリード先端部と接合さ
れる領域に少なくとも酸化アルミニウム被膜を形成して
なる半導体素子搭載部を形成し、さらに前記半導体素子
搭載部表面に接着剤層を介して前記インナーリード先端
部を接合せしめ、前記半導体素子搭載部表面に半導体素
子を載置し、この素子を記リードフレーム本体部のイン
ナーリードに電気的に接続した後、前記半導体素子搭載
部の裏面の少なくとも一部を露出させるように前記半導
体素子の周りを封止したことを特徴とする。
およびこのインナーリードに延設されたアウターリード
を備えたリードフレーム本体部を形成し、アルミニウム
またはアルミニウムを主成分とする合金からなり、前記
リードフレーム本体部のインナーリード先端部と接合さ
れる領域に少なくとも酸化アルミニウム被膜を形成して
なる半導体素子搭載部を形成し、さらに前記半導体素子
搭載部表面に接着剤層を介して前記インナーリード先端
部を接合せしめ、前記半導体素子搭載部表面に半導体素
子を載置し、この素子を記リードフレーム本体部のイン
ナーリードに電気的に接続した後、前記半導体素子搭載
部の裏面の少なくとも一部を露出させるように前記半導
体素子の周りを封止したことを特徴とする。
【００１７】
【作用】上記構造によれば、極めて薄型で放熱性の良好
な半導体装置を提供することが可能となる。すなわち、
表面を絶縁化した放熱板の一部を封止樹脂から露呈せし
めるようにしているため、放熱効果が極めて良好となる
上、信頼性低下および価格高騰の原因となっていたポリ
イミドテープを使用することなく放熱性の良好なリード
フレームを形成することが可能となる。
な半導体装置を提供することが可能となる。すなわち、
表面を絶縁化した放熱板の一部を封止樹脂から露呈せし
めるようにしているため、放熱効果が極めて良好となる
上、信頼性低下および価格高騰の原因となっていたポリ
イミドテープを使用することなく放熱性の良好なリード
フレームを形成することが可能となる。
【００１８】また、アルミニウムは安定な酸化膜が形成
されやすく、インナーリード先端との絶縁が確実とな
る。したがって接続媒体である接着層を極限まで薄くし
ても、絶縁を確保することができる。
されやすく、インナーリード先端との絶縁が確実とな
る。したがって接続媒体である接着層を極限まで薄くし
ても、絶縁を確保することができる。
【００１９】さらにまたアルミニウムは軽量であり、モ
ールド工程においても撓みを生じることなく確実な実装
が可能となる。
ールド工程においても撓みを生じることなく確実な実装
が可能となる。
【００２０】望ましくは、放熱板に凹部を形成しこの凹
部に半導体素子を載置するようにしているため、薄いイ
ンナーリード先端も良好に支持されかつ放熱板の表面が
絶縁処理されているため、電気的絶縁も極めて良好に維
持される。
部に半導体素子を載置するようにしているため、薄いイ
ンナーリード先端も良好に支持されかつ放熱板の表面が
絶縁処理されているため、電気的絶縁も極めて良好に維
持される。
【００２１】さらにまた本発明の第２では、放熱板に凹
部を形成しこの凹部に半導体素子を載置し、この半導体
素子上まで伸長するインナーリード先端部を半導体素子
に直接接合することにより、電気的接続を達成するよう
にしているため、薄いインナーリード先端も良好に支持
されかつ放熱板の表面が絶縁処理されているため、電気
的絶縁も極めて良好に維持される。さらには半導体素子
の表面以外のすべての面から放熱が達成されるため、放
熱効率が極めて良好である。また、半導体素子の搭載面
側のみ樹脂封止をすればよいため、薄型化が可能であ
る。加えて、実装基板上で上側に放熱板の露呈部がくる
ように実装することにより、図６に示した従来例の場合
に比べて大量の空気に放熱板を接触させることができ極
めて放熱性を良好にすることができる。
部を形成しこの凹部に半導体素子を載置し、この半導体
素子上まで伸長するインナーリード先端部を半導体素子
に直接接合することにより、電気的接続を達成するよう
にしているため、薄いインナーリード先端も良好に支持
されかつ放熱板の表面が絶縁処理されているため、電気
的絶縁も極めて良好に維持される。さらには半導体素子
の表面以外のすべての面から放熱が達成されるため、放
熱効率が極めて良好である。また、半導体素子の搭載面
側のみ樹脂封止をすればよいため、薄型化が可能であ
る。加えて、実装基板上で上側に放熱板の露呈部がくる
ように実装することにより、図６に示した従来例の場合
に比べて大量の空気に放熱板を接触させることができ極
めて放熱性を良好にすることができる。
【００２２】本発明の第３では、半導体素子とリードフ
レームとの高精度の位置決めが可能であり、放熱性が良
好で信頼性の高い半導体装置を提供することが可能とな
る。
レームとの高精度の位置決めが可能であり、放熱性が良
好で信頼性の高い半導体装置を提供することが可能とな
る。
【００２３】
【実施例】以下、本発明の実施例について、図面を参照
しつつ、詳細に説明する。
しつつ、詳細に説明する。
【００２４】図１は、本発明実施例の半導体装置を示す
断面図である。
断面図である。
【００２５】この半導体装置は、リードフレームを、イ
ンナーリード１とアウターリード３とを有するリードフ
レーム本体部と、表面および裏面に酸化アルミニウム層
２Ｓを形成してなるアルミニウム板で半導体素子搭載部
２とで構成し、この半導体素子搭載部の裏面側を封止樹
脂から露呈せしめたことを特徴とするものである。この
リードフレーム本体部は、酸化アルミニウム層２Ｓ上に
先端が接合され放射状に延びる複数のインナーリード１
と、各インナーリードに延設して一体的に形成されたア
ウターリード３とを有する。なおインナーリード先端１
と半導体素子搭載部２との間は絶縁性接着剤４を介して
接合されている。そしてリードフレームの半導体素子搭
載部２の表面に半導体チップ５を固着すると共に、ボン
ディングワイヤ６によって半導体チップ５とインナーリ
ード１とを接合してなり、外側は封止樹脂９によって封
止されている。
ンナーリード１とアウターリード３とを有するリードフ
レーム本体部と、表面および裏面に酸化アルミニウム層
２Ｓを形成してなるアルミニウム板で半導体素子搭載部
２とで構成し、この半導体素子搭載部の裏面側を封止樹
脂から露呈せしめたことを特徴とするものである。この
リードフレーム本体部は、酸化アルミニウム層２Ｓ上に
先端が接合され放射状に延びる複数のインナーリード１
と、各インナーリードに延設して一体的に形成されたア
ウターリード３とを有する。なおインナーリード先端１
と半導体素子搭載部２との間は絶縁性接着剤４を介して
接合されている。そしてリードフレームの半導体素子搭
載部２の表面に半導体チップ５を固着すると共に、ボン
ディングワイヤ６によって半導体チップ５とインナーリ
ード１とを接合してなり、外側は封止樹脂９によって封
止されている。
【００２６】次に、この半導体装置の製造方法について
説明する。
説明する。
【００２７】まず、スタンピング法により、銅合金から
なる帯状材料を加工することにより、インナーリード
１、アウターリード３、タイバー８を有するリードフレ
ーム本体部を形成する。
なる帯状材料を加工することにより、インナーリード
１、アウターリード３、タイバー８を有するリードフレ
ーム本体部を形成する。
【００２８】そしてアルミニウム板をスタンピングする
ことにより半導体素子搭載部２表面および裏面を酸化処
理し酸化アルミニウム層２Ｓを形成する。
ことにより半導体素子搭載部２表面および裏面を酸化処
理し酸化アルミニウム層２Ｓを形成する。
【００２９】そして、この酸化アルミニウム層２Ｓ上に
接着剤Ｓを介してリードフレーム本体部のインナーリー
ド１先端部を固着し、図２(a) および(b) に示すように
リードフレームが得られる。
接着剤Ｓを介してリードフレーム本体部のインナーリー
ド１先端部を固着し、図２(a) および(b) に示すように
リードフレームが得られる。
【００３０】そしてさらに半導体チップ５をこの半導体
素子搭載部２上に固着し、ワイヤボンディング法によ
り、リードフレーム本体部のインナーリード１および半
導体チップ５のボンディングパッドにワイヤ６を介して
接続する。
素子搭載部２上に固着し、ワイヤボンディング法によ
り、リードフレーム本体部のインナーリード１および半
導体チップ５のボンディングパッドにワイヤ６を介して
接続する。
【００３１】そしてこの後、モ−ルド工程、枠体の切除
工程、アウターリードを所望の形状に折りまげる成型工
程を経て、図１に示したような半導体装置が完成する。
工程、アウターリードを所望の形状に折りまげる成型工
程を経て、図１に示したような半導体装置が完成する。
【００３２】このリードフレームは、放熱板が封止樹脂
から露呈しているため放熱性が極めて良好である上、リ
ードフレーム本体と放熱板を兼ねた半導体素子搭載部と
の間の接続媒体である接着剤層を極限まで薄くしても、
酸化アルミニウム膜２Ｓが確実な絶縁を維持するため、
リードフレーム本体と放熱板である半導体素子搭載部と
の間隔を常に維持し、絶縁を確保することができる。
から露呈しているため放熱性が極めて良好である上、リ
ードフレーム本体と放熱板を兼ねた半導体素子搭載部と
の間の接続媒体である接着剤層を極限まで薄くしても、
酸化アルミニウム膜２Ｓが確実な絶縁を維持するため、
リードフレーム本体と放熱板である半導体素子搭載部と
の間隔を常に維持し、絶縁を確保することができる。
【００３３】また、接着剤層が極めて薄く形成されてい
るため、インナーリード先端の位置精度をより高く維持
することができ、ボンディング性が向上する。
るため、インナーリード先端の位置精度をより高く維持
することができ、ボンディング性が向上する。
【００３４】さらに半導体素子搭載部は軽量であるた
め、モールド工程などにおいて撓みを生じたりすること
なく確実な薄形実装が可能となる。
め、モールド工程などにおいて撓みを生じたりすること
なく確実な薄形実装が可能となる。
【００３５】また、打ち抜きによって形成されるリード
フレーム本体部のインナーリードは通常のリードフレー
ムよりも短く形成されるため変形はより少なくてすみ、
またリ―ドフレ―ムへのチップの実装に際してチップの
ボンディングパッドとインナ―リ―ドの先端とのワイヤ
ボンディング工程における熱履歴によってもモ−ルド工
程における熱履歴によっても、インナーリード先端部は
正しい位置に固定されているため、接続不良を生じたり
することなく信頼性の高い半導体装置を得ることが可能
となる。
フレーム本体部のインナーリードは通常のリードフレー
ムよりも短く形成されるため変形はより少なくてすみ、
またリ―ドフレ―ムへのチップの実装に際してチップの
ボンディングパッドとインナ―リ―ドの先端とのワイヤ
ボンディング工程における熱履歴によってもモ−ルド工
程における熱履歴によっても、インナーリード先端部は
正しい位置に固定されているため、接続不良を生じたり
することなく信頼性の高い半導体装置を得ることが可能
となる。
【００３６】さらにまた、このようにして形成された半
導体装置は実装工程中のみならず、完成後においても、
放熱性が極めて良好である上、インナーリード先端部は
放熱板上の正しい位置に固定されているため、極めて信
頼性の高いものとなる。
導体装置は実装工程中のみならず、完成後においても、
放熱性が極めて良好である上、インナーリード先端部は
放熱板上の正しい位置に固定されているため、極めて信
頼性の高いものとなる。
【００３７】なお、前記実施例では半導体素子搭載部表
面全体に酸化処理を行い酸化アルミニウム膜を形成した
が、周縁部のみに酸化アルミニウム膜を形成しても良
い。
面全体に酸化処理を行い酸化アルミニウム膜を形成した
が、周縁部のみに酸化アルミニウム膜を形成しても良
い。
【００３８】また、前記実施例では半導体素子搭載部は
アルミニウムで形成したが、表面に酸化アルミニウム膜
を容易に形成することができるものであれば、アルミニ
ウムを含む合金でもよい。
アルミニウムで形成したが、表面に酸化アルミニウム膜
を容易に形成することができるものであれば、アルミニ
ウムを含む合金でもよい。
【００３９】次に本発明の第２の実施例について説明す
る。
る。
【００４０】この半導体装置は図３に示すように、放熱
板２としての半導体素子搭載部の半導体素子搭載領域に
凹部１０を形成し、この凹部１０に半導体素子５を装着
することにより、位置制御を行うとともに、ダイレクト
ボンディングによりリードフレーム本体部と半導体素子
との電気的接続を達成し、さらなる薄型化をはかるとと
もに半導体素子の保護性を高めるようにしたことを特徴
とするものである。他部については前記第１の実施例と
同様に形成した。ここでは凹部１０の内壁を始め全面を
酸化アルミニウム被膜で被覆し、インナーリード１をこ
の表面に接着剤層を介して固定するとともに、インナー
リード先端部１Ｓを半導体素子のボンディングパッド上
に伸長せしめ直接接合するようになっている。
板２としての半導体素子搭載部の半導体素子搭載領域に
凹部１０を形成し、この凹部１０に半導体素子５を装着
することにより、位置制御を行うとともに、ダイレクト
ボンディングによりリードフレーム本体部と半導体素子
との電気的接続を達成し、さらなる薄型化をはかるとと
もに半導体素子の保護性を高めるようにしたことを特徴
とするものである。他部については前記第１の実施例と
同様に形成した。ここでは凹部１０の内壁を始め全面を
酸化アルミニウム被膜で被覆し、インナーリード１をこ
の表面に接着剤層を介して固定するとともに、インナー
リード先端部１Ｓを半導体素子のボンディングパッド上
に伸長せしめ直接接合するようになっている。
【００４１】かかる構成によれば、凹部で半導体素子の
位置が決定されるため実装作業性が良好で高精度の位置
決めを達成することができ、さらに凹部の深さを調整す
ることにより、半導体素子５のボンディングパッドの位
置とインナーリード先端部の高さレベルとが同一となる
ようにすることができ、半導体素子の保護性が極めて高
くかつ裏面側からの放熱を良好に達成することができる
ため極めて信頼性の高い半導体装置を得ることが可能と
なる。
位置が決定されるため実装作業性が良好で高精度の位置
決めを達成することができ、さらに凹部の深さを調整す
ることにより、半導体素子５のボンディングパッドの位
置とインナーリード先端部の高さレベルとが同一となる
ようにすることができ、半導体素子の保護性が極めて高
くかつ裏面側からの放熱を良好に達成することができる
ため極めて信頼性の高い半導体装置を得ることが可能と
なる。
【００４２】なお、この凹部の深さは必ずしも半導体素
子の厚さと同程度とする必要はなく適宜変更可能であ
る。
子の厚さと同程度とする必要はなく適宜変更可能であ
る。
【００４３】また、凹部は半導体素子の外形に符合する
ように形成する必要はなく、溝状に形成されていても良
い。
ように形成する必要はなく、溝状に形成されていても良
い。
【００４４】さらにまた、前記実施例では封止樹脂９を
リードフレームおよび半導体素子の両面に形成したが、
図４に示すように、半導体素子５の裏面側のみに封止樹
脂９を配置し、表面側すなわちボンディング面側は保護
膜１２を塗布するようにしてもよい。
リードフレームおよび半導体素子の両面に形成したが、
図４に示すように、半導体素子５の裏面側のみに封止樹
脂９を配置し、表面側すなわちボンディング面側は保護
膜１２を塗布するようにしてもよい。
【００４５】また、図５に示すように半導体素子のボン
ディング面側すなわち表面側のみを樹脂封止し、裏面側
すなわち放熱板側はそのまま露呈しておくようにしても
良くこの場合、放熱板により半導体素子は良好に保護さ
れ、極めて薄型化をはかることができる。
ディング面側すなわち表面側のみを樹脂封止し、裏面側
すなわち放熱板側はそのまま露呈しておくようにしても
良くこの場合、放熱板により半導体素子は良好に保護さ
れ、極めて薄型化をはかることができる。
【００４６】なお、図４および図５に示した構造の場
合、片側のみに封止樹脂を配設するようにしているた
め、通常のモールド法で困難な場合は、繊維等に未硬化
樹脂を含浸させたものを装着し加圧しつつ硬化させるな
どの方法で容易に封止形成を行うことが可能である。
合、片側のみに封止樹脂を配設するようにしているた
め、通常のモールド法で困難な場合は、繊維等に未硬化
樹脂を含浸させたものを装着し加圧しつつ硬化させるな
どの方法で容易に封止形成を行うことが可能である。
【００４７】
【発明の効果】以上説明したように本発明によれば、放
熱性が良好で低コストかつ信頼性の高い半導体装置を提
供することが可能となる。
熱性が良好で低コストかつ信頼性の高い半導体装置を提
供することが可能となる。
【図１】本発明の第１の実施例の半導体装置を示す図
【図２】同半導体装置の製造工程図
【図３】本発明の第２の実施例の半導体装置を示す図
【図４】本発明の第３の実施例の半導体装置を示す図
【図５】本発明の第４の実施例の半導体装置を示す図
【図６】従来例の半導体装置を示す図
１ インナ―リ―ド ２ 半導体素子搭載部分 ２Ｓ 酸化アルミニウム膜 ３ アウタ−リ−ド ４ 絶縁性接着剤 ５ 半導体チップ ６ ボンディングワイヤ ７ 放熱板 ８ タイバー ９ 封止樹脂 １０ 凹部 １２ 保護膜
Claims (5)
- 【請求項１】 複数のインナーリードおよびこれから延
在するアウターリードを備えたリードフレーム本体部と
前記リードフレーム本体部のインナーリード先端部と接
合される領域に少なくとも酸化アルミニウム被膜を形成
してなるアルミニウムまたはアルミニウムを主成分とす
る合金からなり、接着剤層を介して前記インナーリード
先端部に接合せしめられた半導体素子搭載部と、 前記半導体素子搭載部表面に搭載され、前記リードフレ
ーム本体部のインナーリードと電気的に接続せしめられ
た半導体素子と、 前記半導体素子搭載部の裏面の少なくとも一部を露出さ
せるように前記半導体素子の周りを封止する封止樹脂と
を具備したことを特徴とする半導体装置。 - 【請求項２】 前記半導体素子搭載部は、表面および裏
面を酸化アルミニウム被膜で被覆されていることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】 前記半導体素子搭載部は、表面の半導体
素子搭載領域が前記半導体素子に符合する大きさの凹部
を具備し、少なくとも前記凹部の内壁を酸化アルミニウ
ム被膜で被覆されていることを特徴とする請求項１に記
載の半導体装置。 - 【請求項４】 複数のインナーリードおよびこれから延
在するアウターリードを備えたリードフレーム本体部と
前記リードフレーム本体部のインナーリードと接合され
る領域に少なくとも酸化アルミニウム被膜を形成してな
り、かつ半導体素子搭載領域に凹部を形成してなるアル
ミニウムまたはアルミニウムを主成分とする合金からな
る半導体素子搭載部と、 前記半導体素子搭載部の凹部表面に搭載され、前記リー
ドフレーム本体部の電気的に接続せしめられた半導体素
子と、 前記半導体素子搭載部の裏面の少なくとも一部を露出さ
せるように前記半導体素子の周りを封止する封止樹脂と
を具備し、 前記リードフレーム本体部のインナーリード先端部は、
前記凹部まで伸長し、前記半導体素子の接続領域と直接
的に接合せしめられていることを特徴とする半導体装
置。 - 【請求項５】 複数のインナーリードおよびこれから延
在するアウターリードを備えたリードフレーム本体部を
形成するリードフレーム本体部形成工程と、 アルミニウムまたはアルミニウムを主成分とする合金か
らなり、前記リードフレーム本体部のインナーリード先
端部と接合される領域に少なくとも酸化アルミニウム被
膜を形成してなる半導体素子搭載部を形成する半導体素
子搭載部形成工程と前記半導体素子搭載部表面に接着剤
層を介して前記インナーリード先端部を接合せしめるリ
ードフレーム組み立て工程と、 前記半導体素子搭載部表面に半導体素子を載置し、この
素子を記リードフレーム本体部のインナーリードに電気
的に接続する接続工程と、 前記半導体素子搭載部の裏面の少なくとも一部を露出さ
せるように前記半導体素子の周りを封止する樹脂封止工
程とを具備したことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP862993A JPH06224363A (ja) | 1993-01-21 | 1993-01-21 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP862993A JPH06224363A (ja) | 1993-01-21 | 1993-01-21 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224363A true JPH06224363A (ja) | 1994-08-12 |
Family
ID=11698248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP862993A Pending JPH06224363A (ja) | 1993-01-21 | 1993-01-21 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224363A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0732744A3 (en) * | 1995-03-17 | 1997-08-27 | Seiko Epson Corp | Resin molded semiconductor device and manufacturing process |
-
1993
- 1993-01-21 JP JP862993A patent/JPH06224363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0732744A3 (en) * | 1995-03-17 | 1997-08-27 | Seiko Epson Corp | Resin molded semiconductor device and manufacturing process |
| US5777380A (en) * | 1995-03-17 | 1998-07-07 | Seiko Epson Corporation | Resin sealing type semiconductor device having thin portions formed on the leads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2522524B2 (ja) | 半導体装置の製造方法 | |
| JPH07226459A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH06105721B2 (ja) | 半導体装置 | |
| JP2001274316A (ja) | 半導体装置及びその製造方法 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| TWI292213B (ja) | ||
| JP2001210777A (ja) | 半導体装置 | |
| JPH0444347A (ja) | 半導体装置及びその製造方法 | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JPH06224363A (ja) | 半導体装置およびその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPH06216294A (ja) | リードフレーム | |
| JP3321006B2 (ja) | 半導体装置 | |
| JPH09172126A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3506341B2 (ja) | 半導体装置 | |
| JPH11354673A (ja) | 半導体装置 | |
| JP2003078101A (ja) | 半導体装置とそれに用いられるリードフレームとその製造方法 | |
| JP2006032773A (ja) | 半導体装置 |