JPH06216298A - Leadframe, and manufacture thereof - Google Patents
Leadframe, and manufacture thereofInfo
- Publication number
- JPH06216298A JPH06216298A JP5008261A JP826193A JPH06216298A JP H06216298 A JPH06216298 A JP H06216298A JP 5008261 A JP5008261 A JP 5008261A JP 826193 A JP826193 A JP 826193A JP H06216298 A JPH06216298 A JP H06216298A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- solder
- groove
- lead
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体集積回路を実装す
るリードフレーム、特に、ピン数の多いリードフレーム
やアウターリードピッチの狭いリードフレームの構造に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for mounting a semiconductor integrated circuit, and more particularly to a lead frame structure having a large number of pins and a narrow outer lead pitch.
【０００２】[0002]
【従来の技術】従来のリードフレームは、４２合金（Ｎ
ｉ４２重量％、Ｆｅ残）に代表される鉄系合金やリン青
銅に代表される銅合金などの金属板をプレス法、すなわ
ち、所望のパターンを有する金型でプレス加工するか、
あるいは、エッチング法、すなわち、上記金属板上にフ
ォトレジストをコーティングし、所望のパターンを有す
るフォトマスクを用いて、露光、現像を行い、フォトレ
ジスト膜をパターン化した後、塩化第二鉄液等のエッチ
ング液にて、腐食させ、フォトレジスト膜を除去するこ
とにより製造していた。2. Description of the Related Art A conventional lead frame is made of 42 alloy (N
i 42 wt%, Fe balance), a metal plate such as an iron-based alloy represented by Fe or a copper alloy represented by phosphor bronze is pressed, that is, is pressed with a mold having a desired pattern,
Alternatively, an etching method, that is, coating a photoresist on the metal plate, using a photomask having a desired pattern, performing exposure and development to pattern the photoresist film, and then ferric chloride solution, etc. It was manufactured by corroding with the etching liquid of and removing the photoresist film.
【０００３】さらに、このリードフレームを用いて半導
体集積回路をパッケージングする。封止材料としてはセ
ラミックやプラスチック材料が使用されている。このパ
ッケージをプリント配線基板に実装するには、そのアウ
ターリード部をプリント配線基板のリード挿入用の孔に
差し込んではんだ付けを行うか、あるいは、プリント配
線基板上の端子部上に載せてはんだ付けしていた。Further, a semiconductor integrated circuit is packaged using this lead frame. Ceramic and plastic materials are used as the sealing material. To mount this package on a printed wiring board, insert the outer leads into the lead insertion holes of the printed wiring board for soldering, or place it on the terminals on the printed wiring board and solder. Was.
【０００４】近年、これら半導体集積回路が用いられて
いる電子機器では、小型化、高性能化がますます要求さ
れるようになり、半導体集積回路の多電極化に伴うリー
ドフレームの多ピン化やプリント回路基板上への高密度
実装のためのパッケージの小型化が進むようになってき
た。このため、インナーリードおよびアウターリードの
ピッチがますます狭くなってきた。狭ピッチ化されたア
ウターリードをプリント回路基板と接続させるには、リ
ード挿入タイプでは非常に困難となり、表面実装タイプ
が主流となりつつある。この表面実装方式というのは、
あらかじめ、プリント回路基板上の端子部にスクリーン
印刷等ではんだペーストを印刷し、その上にパッケージ
のアウターリードを設置した後、加熱炉中をプリント回
路基板を通し、はんだを加熱溶融させて接続させるもの
である。In recent years, electronic devices in which these semiconductor integrated circuits are used have been increasingly required to be smaller and have higher performance. With the increase in the number of electrodes of semiconductor integrated circuits, the number of lead frames has been increased and the number of pins has been increased. The miniaturization of packages for high-density mounting on a printed circuit board has been advanced. Therefore, the pitch of the inner lead and the outer lead has become narrower. It is very difficult for the lead insertion type to connect the outer leads with a narrow pitch to the printed circuit board, and the surface mounting type is becoming mainstream. This surface mounting method is
Print the solder paste in advance on the terminals on the printed circuit board by screen printing, etc., and install the outer leads of the package on it, then pass the printed circuit board through the heating furnace to heat and melt the solder to connect it. It is a thing.
【０００５】しかしながら、アウタリードのピッチが狭
くなるにつれて、加熱溶融時にはんだの端子外への流出
が原因で、隣の端子と短絡するといった問題点が発生す
る。However, as the pitch of the outer leads becomes narrower, there arises a problem that a short circuit with an adjacent terminal occurs due to the solder flowing out of the terminal during heating and melting.
【０００６】このような問題点に対し、特開平４−１４
４２６３号公報では、アウターリード部に溝部を形成
し、その溝部にはんだ部を形成することで余分なはんだ
による隣接したプリント回路基板等の表面上の端子間の
短絡を防止したリードフレームおよびその製造方法を提
案している。With respect to such a problem, Japanese Patent Laid-Open No. 4-14
Japanese Patent No. 4263 discloses a lead frame in which a groove portion is formed in an outer lead portion, and a solder portion is formed in the groove portion to prevent a short circuit between terminals on a surface of an adjacent printed circuit board or the like due to excess solder, and a method of manufacturing the same. Proposing a method.
【０００７】[0007]
【発明が解決しようとする課題】前述の特開平４−１４
４２６３号公報にて提案されたリードフレームはプリン
ト回路基板等の被実装体の実装部分上の端子間の短絡を
防止する上で非常に有効ではあるが、溝部内部のはんだ
に対する濡れ性が悪いために、図４に示すように、一部
の溝部ではその内部に空気層が形成され、それによるは
んだのはみ出しが発生し、短絡を招くことがある。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
The lead frame proposed in Japanese Patent No. 4263 is very effective in preventing a short circuit between terminals on a mounting portion of a mounted body such as a printed circuit board, but has poor wettability to solder inside the groove. In addition, as shown in FIG. 4, an air layer is formed inside some of the groove portions, which causes solder to squeeze out, which may cause a short circuit.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するため
に請求項１では、表面実装型のリードフレームのアウタ
ーリード部の実装面の実装部分に溝部が形成され、前記
溝部にはんだ部を設けてあるリードフレームにおいて、
前記溝部のはんだとの界面に、はんだ濡れ性の良好な表
面処理層を施してあることを特徴とするリードフレーム
を提供する。In order to solve the above-mentioned problems, according to a first aspect of the present invention, a groove portion is formed in a mounting portion of a mounting surface of an outer lead portion of a surface mounting type lead frame, and a solder portion is provided in the groove portion. In the lead frame
Provided is a lead frame characterized in that a surface treatment layer having good solder wettability is applied to an interface of the groove portion with solder.
【０００９】また請求項２では、はんだ濡れ性の良好な
表面処理がパラジウムめっきである請求項１に記載のリ
ードフレームを提供する。According to a second aspect of the present invention, there is provided the lead frame according to the first aspect, wherein the surface treatment having good solder wettability is palladium plating.
【００１０】また請求項３では、金属板の両面にフォト
レジストで所望のパターンを形成し、エッチングによっ
てリードフレームを製造する際、溝部を片面エッチング
により形成させ、その後、フォトレジストが付いた状態
で表面処理を行い、その後、はんだ部を設けることによ
り、表面実装型のリードフレームのアウターリード部の
実装面の実装部分に溝部が形成され、前記溝部にはんだ
部を設けてあるリードフレームの前記溝部のはんだとの
界面に、はんだ濡れ性の良好な表面処理層を施してある
リードフレームを製造することを特徴とするリードフレ
ームの製造方法を提供する。According to a third aspect of the present invention, a desired pattern is formed on both sides of a metal plate with a photoresist, and when a lead frame is manufactured by etching, a groove is formed by single-sided etching, and then the photoresist is attached. By performing a surface treatment and then providing a solder portion, a groove portion is formed in the mounting portion of the mounting surface of the outer lead portion of the surface mounting type lead frame, and the groove portion of the lead frame in which the solder portion is provided in the groove portion. There is provided a method for producing a lead frame, which comprises producing a lead frame having a surface treatment layer having good solder wettability at an interface with the solder.
【００１１】この場合リードフレームは、アイランド
部、外枠部、および、リード部からなるタイプの他、ア
イランドレスタイプ、アウターリードのみ金属板のチッ
プオンボードタイプ等でもよい。In this case, the lead frame may be an islandless type, a chip-on-board type in which only the outer leads are made of a metal plate, etc., in addition to the type including an island portion, an outer frame portion, and a lead portion.
【００１２】また、半導体集積回路パッケージを実装す
るのは、必ずしもプリント回路基板上に表面実装すると
は限らず、ガラス基板等種々な表面実装タイプに用いる
ことができる。The semiconductor integrated circuit package is not always mounted on the printed circuit board by surface mounting, but can be used for various surface mounting types such as a glass substrate.
【００１３】また、その後のはんだ部を形成する方法
は、めっき、侵漬、印刷など各種の方法を用いる事がで
きる。そのとき、フォトレジストを形成したままこれら
の処理を行っても良い。Further, as a method for forming the solder portion thereafter, various methods such as plating, dipping and printing can be used. At that time, these treatments may be performed with the photoresist formed.
【００１４】[0014]
【作用】本発明におけるリードフレームを用いて、集積
回路のパッケージングを行い、被実装体の実装部分であ
る端子部に載せ、はんだ部を加熱溶融させると、溝部の
内部に施した表面処理の濡れ性の良さのために、溶解し
たはんだが非常にスムーズに溝部内部に埋まり、余分な
はんだを端子エリア外から流出することを防ぐ。これに
よって、狭ピッチ化された端子部８同士の短絡を防ぐこ
とができる。The integrated circuit is packaged by using the lead frame of the present invention, and the integrated circuit is mounted on the terminal portion which is the mounting portion of the mounted body, and the solder portion is heated and melted. Due to the good wettability, the melted solder is buried very smoothly inside the groove, and excess solder is prevented from flowing out of the terminal area. As a result, it is possible to prevent a short circuit between the terminal portions 8 having a narrow pitch.
【００１５】溝部の形成方法は、エッチング法で通常の
リードフレームを製造する工程がそのまま適用でき、溝
部に相当する部分にフォトレジストの開口部を設けるよ
うに設計しておけばよい。As a method of forming the groove portion, the process of manufacturing an ordinary lead frame by the etching method can be applied as it is, and it may be designed so that an opening portion of the photoresist is provided in a portion corresponding to the groove portion.
【００１６】溝部内部に施す表面処理ははんだの濡れ性
の良いものであれば金めっき等の各種めっきを選んでも
良いが、パッケージ組立工程における耐熱性等を考える
とパラジウムめっきが適している。めっき方法として
は、エッチング終了後、フォトレジストを付けた状態で
行う。被エッチング加工物の側面のみめっきされること
になるので高価なパラジウムの使用量も少量で済む。エ
ッチング後、フォトレジストを剥離してから、全面めっ
き、あるいは、パッケージを組み立てた後にアウターリ
ードにめっきを施した場合では、溝部以外のアウターリ
ード部にもめっきされているため、溝部以外へのはんだ
のまわりが多く、効果が小さくなる。Various kinds of plating such as gold plating may be selected as the surface treatment applied to the inside of the groove as long as it has good solder wettability, but palladium plating is suitable in consideration of heat resistance in the package assembling process. As a plating method, after the etching is completed, a photoresist is attached. Since only the side surface of the object to be etched is plated, the amount of expensive palladium used can be small. After etching, after removing the photoresist, the entire surface is plated, or when the outer leads are plated after the package is assembled, the outer lead parts other than the groove parts are also plated. There are many around and the effect becomes smaller.
【００１７】[0017]
【実施例】以下、図面を参照して、本発明におけるリー
ドフレームならびにその製造方法について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A lead frame and a manufacturing method thereof according to the present invention will be described below with reference to the drawings.
【００１８】図１は本発明にもとづくリードフレームを
示す上面図である。また、図２は本発明にもとづくリー
ドフレームを用いた表面実装タイプのパッケージ７を下
から見た図である。本リードフレームはアイランド部
４、外枠部５、リード部６からなり、アウターリード部
６ａの、パッケージ７に組み込んだ際にプリント配線基
板９上の端子部８と接する部分に表面処理部ならびには
んだ部３が形成されている。さらに、本発明にもとづく
リードフレームの詳細について図５を用いて説明する。
図５はアウターリード部６ａの断面図を示す。アウター
リード部６ａにおける、プリント配線板９の端子部８と
接する面に溝部２が形成され、その溝部２の内部に本発
明の特徴とする濡れ性の良好な表面処理１を施し、その
上に、はんだ部１を設けてある。FIG. 1 is a top view showing a lead frame according to the present invention. FIG. 2 is a view of the surface mounting type package 7 using the lead frame according to the present invention as seen from below. This lead frame is composed of an island portion 4, an outer frame portion 5, and a lead portion 6. The outer lead portion 6a is connected to the terminal portion 8 on the printed wiring board 9 when the outer lead portion 6a is incorporated into the package 7, and the surface treatment portion and the solder are provided. The part 3 is formed. Further, details of the lead frame according to the present invention will be described with reference to FIG.
FIG. 5 shows a sectional view of the outer lead portion 6a. A groove portion 2 is formed on a surface of the outer lead portion 6a in contact with the terminal portion 8 of the printed wiring board 9, and the surface treatment 1 having good wettability, which is a feature of the present invention, is applied to the inside of the groove portion 2, A solder part 1 is provided.
【００１９】本発明に関するリードフレームの製造方法
についての実施例を、アウターリード部の断面図、図７
から図１１によって説明する。An embodiment of a method of manufacturing a lead frame according to the present invention is shown in a sectional view of an outer lead portion, FIG.
From FIG. 11, description will be made.
【００２０】金属板１０として、４２合金（４２重量％
Ｎｉ、Ｆｅ残）を用い、その両面に東京応化工業株式会
社製のネガ型フォトレジスト１１ＰＭＥＲ（商品名）を
浸積塗布し（図７参照）、所望のパターンを有するマス
クを用いて、露光、現像を行い、フォトレジストのパタ
ーンを形成した（図８参照）。この際、溝部２となるべ
き部分のフォトレジスト１１が除去されるように、あら
かじめ、マスクのパターンを設計しておく。As the metal plate 10, 42 alloy (42% by weight)
Ni, Fe residue), and a negative photoresist 11PMER (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd. is dip coated (see FIG. 7) on both surfaces, and exposure is performed using a mask having a desired pattern. Development was performed to form a photoresist pattern (see FIG. 8). At this time, the pattern of the mask is designed in advance so that the photoresist 11 in the portion to become the groove 2 is removed.
【００２１】その後、塩化第２鉄液を用い、両面からエ
ッチングを行い、リードフレームを形成した（図９参
照）。After that, a ferric chloride solution was used to perform etching from both sides to form a lead frame (see FIG. 9).
【００２２】次に、日本エレクトロプレーティング・エ
ンジニヤース株式会社製パラジウムめっき液、パラデッ
クス１１０（商品名）を用い、２Ａ／ｄｍ2 にて５分間
めっきを行った（図１０参照）。得られたパラジウム膜
１の厚さはおよそ２μｍであった。Next, a palladium plating solution, Paradex 110 (trade name) manufactured by Nippon Electroplating Engineering Co., Ltd. was used to perform plating at 2 A / dm 2 for 5 minutes (see FIG. 10). The thickness of the obtained palladium film 1 was about 2 μm.
【００２３】最後にフォトレジスト１１を除去し、イン
ナーリード先端部に通常行われる銀めっきを施し、目的
としたリードフレームを製造した（図１１参照）。Finally, the photoresist 11 was removed, and the tip of the inner lead was silver-plated as usual to manufacture the intended lead frame (see FIG. 11).
【００２４】図６は本発明に関するリードフレームを用
いて表面実装型のパッケージ７をプリント回路基板９上
にはんだ付けしたときの断面図である。FIG. 6 is a sectional view when the surface mount type package 7 is soldered onto the printed circuit board 9 using the lead frame according to the present invention.
【００２５】プリント回路基板９上の端子部８上に本発
明に関するリードフレームを用いた表面実装型のパッケ
ージ７を載せ、最高温度２４０℃にてＩＲリフロー装置
にプリント回路基板９を通した。その結果、すべてのア
ウターリード６ａがプリント回路基板９上の端子部８
と、隣接する端子部との短絡せずに接続された。The surface mount type package 7 using the lead frame of the present invention was placed on the terminal portion 8 on the printed circuit board 9, and the printed circuit board 9 was passed through the IR reflow apparatus at the maximum temperature of 240 ° C. As a result, all the outer leads 6a are connected to the terminal portions 8 on the printed circuit board 9.
, And was connected without short-circuiting with the adjacent terminal part.
【００２６】[0026]
【発明の効果】上述したように、本発明に係わるリード
フレームにより、このリードフレームを用いたパッケー
ジを被実装体にはんだ付けする際、アウターリードのピ
ッチが非常に狭いパッケージにおいても、余分なはんだ
の流出により隣接する端子同士が短絡することなく容易
に接続することができる。As described above, when the lead frame according to the present invention is used for soldering a package using this lead frame to a mounted body, even if the outer lead pitch is very narrow, extra solder can be used. The adjacent terminals can be easily connected to each other without short-circuiting due to the outflow of.
【００２７】また、本発明に関するリードフレームの製
造方法としては、通常のエッチングによる工程がそのま
ま適用できる。すなわち、金属板の両面にフォトレジス
トで所望のパターンを形成し、エッチング液によってリ
ードフレームを製造する方法である。フォトレジストで
所望のパターンを形成する際、同時に溝部に相当する部
分のフォトレジストを除去するように設計しておけばよ
い。さらに、はんだ濡れ性の良いめっき皮膜を溝部内部
のみに設けるのは、エッチング後、フォトレジストがつ
いた状態で行うので非常に容易にできる。このめっき皮
膜は、パッケージ組立時の耐熱性を考慮するとパラジウ
ムめっきが良好である。パラジウムは高価な金属ではあ
るが、本リードフレームの側面にしか皮膜が形成しない
ため、めっき量は極めて少なく、コストの面においても
利点がある。Further, as the method of manufacturing the lead frame according to the present invention, the usual etching process can be applied as it is. That is, it is a method of forming a desired pattern with a photoresist on both sides of a metal plate and manufacturing a lead frame with an etching solution. When a desired pattern is formed with the photoresist, it may be designed so that the photoresist in the portion corresponding to the groove is removed at the same time. Further, it is very easy to provide the plating film having good solder wettability only inside the groove portion since it is carried out with the photoresist after etching. This plating film is preferably palladium plated in consideration of heat resistance during package assembly. Palladium is an expensive metal, but since the film is formed only on the side surface of the lead frame, the amount of plating is extremely small and there is an advantage in terms of cost.
【００２８】したがって、本発明はアウターリードピッ
チが非常に狭い半導体集積回路パッケージを被実装体に
対し、高信頼性をもって、はんだ付けを可能にするリー
ドフレームならびにその製造方法を提供することができ
る。Therefore, the present invention can provide a lead frame and a method for manufacturing the same which enables highly reliable soldering of a semiconductor integrated circuit package having a very narrow outer lead pitch to an object to be mounted.
【図１】本発明に関するリードフレームの平面図であ
る。FIG. 1 is a plan view of a lead frame according to the present invention.
【図２】本発明に関するリードフレームを用いた表面実
装タイプのパッケージの底面図である。FIG. 2 is a bottom view of a surface mount type package using the lead frame according to the present invention.
【図３】従来技術のリードフレームのアウターリード部
の断面図である。FIG. 3 is a sectional view of an outer lead portion of a conventional lead frame.
【図４】従来技術のリードフレームを用いたパッケージ
をプリント回路基板上の端子部にはんだ付けした状態の
一例を示すアウターリード部の断面図である。FIG. 4 is a cross-sectional view of an outer lead portion showing an example of a state in which a package using a lead frame of the related art is soldered to a terminal portion on a printed circuit board.
【図５】本発明に関するリードフレームのアウターリー
ド部の断面図である。FIG. 5 is a sectional view of an outer lead portion of a lead frame according to the present invention.
【図６】本発明に関するリードフレームを用いたパッケ
ージをプリント回路基板上の端子部にはんだ付けした状
態を示すアウターリード部の断面図である。FIG. 6 is a sectional view of an outer lead portion showing a state in which a package using the lead frame according to the present invention is soldered to a terminal portion on a printed circuit board.
【図７】本発明に関するリードフレームの製造方法を示
す断面図で、アウターリード部に相当する部分の金属板
の両面にフォトレジストを塗布した断面図である。FIG. 7 is a cross-sectional view showing a method of manufacturing a lead frame according to the present invention, which is a cross-sectional view in which a photoresist is applied to both surfaces of a metal plate corresponding to an outer lead portion.
【図８】本発明に関するリードフレームの製造方法を示
す断面図で、アウターリード部に相当する部分の金属板
の両面にフォトレジストのパターンを形成した断面図で
ある。FIG. 8 is a cross-sectional view showing a method of manufacturing a lead frame according to the present invention, which is a cross-sectional view in which a photoresist pattern is formed on both surfaces of a metal plate corresponding to an outer lead portion.
【図９】本発明に関するリードフレームの製造方法のう
ち、エッチングが終了したときのアウターリード部の断
面図である。FIG. 9 is a cross-sectional view of the outer lead portion when etching is completed in the lead frame manufacturing method according to the present invention.
【図１０】本発明に関するリードフレームの製造方法の
うち、はんだ濡れ性の良好なめっきを施したときのアウ
ターリード部の断面図である。FIG. 10 is a cross-sectional view of an outer lead portion when a plating having good solder wettability is applied in the lead frame manufacturing method according to the present invention.
【図１１】本発明のリードフレームのアウターリード部
の完成断面図である。FIG. 11 is a completed sectional view of an outer lead portion of the lead frame of the present invention.
１ はんだ濡れ性の良好な表面処理あるいはめっき
皮膜 ２ 溝部 ３ はんだ部 ４ アイランド部 ５ 外枠部 ６ リード部 ６ａ アウターリード部 ６ｂ インナーリード部 ７ 半導体集積回路パッケージ ８ 端子部 ９ プリント回路基板 １０ 金属板 １１ フォトレジスト １２ 溝部に対応するフォトレジストの開口部 １３ 溝部の内部に発生する空気層1 Surface treatment or plating film with good solder wettability 2 Groove part 3 Solder part 4 Island part 5 Outer frame part 6 Lead part 6a Outer lead part 6b Inner lead part 7 Semiconductor integrated circuit package 8 Terminal part 9 Printed circuit board 10 Metal plate 11 Photoresist 12 Photoresist Apertures Corresponding to Grooves 13 Air Layer Generated Inside Grooves
Claims (3)
ード部の実装面の実装部分に溝部が形成され、前記溝部
にはんだ部を設けてあるリードフレームにおいて、 前記溝部のはんだとの界面に、はんだ濡れ性の良好な表
面処理層を施してあることを特徴とするリードフレー
ム。1. A lead frame in which a groove portion is formed in a mounting portion of a mounting surface of an outer lead portion of a surface mounting type lead frame and a solder portion is provided in the groove portion, and a solder is formed at an interface between the groove portion and solder. A lead frame having a surface treatment layer having good wettability.
ムめっきである請求項１に記載のリードフレーム。2. The lead frame according to claim 1, wherein the surface treatment having good solder wettability is palladium plating.
ターンを形成し、エッチングによってリードフレームを
製造する際、溝部を片面エッチングにより形成させ、そ
の後、フォトレジストが付いた状態で表面処理を行い、
その後、はんだ部を設けることにより、 表面実装型のリードフレームのアウターリード部の実装
面の実装部分に溝部が形成され、前記溝部にはんだ部を
設けてあるリードフレームの前記溝部のはんだとの界面
に、はんだ濡れ性の良好な表面処理層を施してあるリー
ドフレームを製造することを特徴とするリードフレーム
の製造方法。3. When a desired pattern is formed with a photoresist on both sides of a metal plate and a lead frame is manufactured by etching, a groove is formed by single-sided etching, and then surface treatment is performed with the photoresist attached. ,
After that, a groove is formed in the mounting portion of the mounting surface of the outer lead portion of the surface mounting type lead frame by providing the solder portion, and the interface with the solder of the groove portion of the lead frame in which the solder portion is provided A method for producing a lead frame, comprising: producing a lead frame having a surface treatment layer having good solder wettability.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00826193A JP3275413B2 (en) | 1993-01-21 | 1993-01-21 | Lead frame and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00826193A JP3275413B2 (en) | 1993-01-21 | 1993-01-21 | Lead frame and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216298A true JPH06216298A (en) | 1994-08-05 |
| JP3275413B2 JP3275413B2 (en) | 2002-04-15 |
Family
ID=11688211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00826193A Expired - Fee Related JP3275413B2 (en) | 1993-01-21 | 1993-01-21 | Lead frame and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275413B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003007373A1 (en) * | 2001-07-09 | 2003-01-23 | Sumitomo Metal Mining Co., Ltd. | Lead frame and its manufacturing method |
| JP2003078097A (en) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | Lead frame and manufacturing method therefor |
| WO2004036647A1 (en) * | 2002-10-17 | 2004-04-29 | Rohm Co.,Ltd. | Method for cutting lead terminal of package type electronic component |
| EP1548824A3 (en) * | 2003-12-24 | 2006-08-23 | STMicroelectronics, Inc. | Integrated circuit package with solder terminal |
-
1993
- 1993-01-21 JP JP00826193A patent/JP3275413B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078097A (en) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | Lead frame and manufacturing method therefor |
| WO2003007373A1 (en) * | 2001-07-09 | 2003-01-23 | Sumitomo Metal Mining Co., Ltd. | Lead frame and its manufacturing method |
| CN1317762C (en) * | 2001-07-09 | 2007-05-23 | 住友金属矿山株式会社 | Lead frame and its manufacturing method |
| US7235868B2 (en) | 2001-07-09 | 2007-06-26 | Sumitomo Metal Mining Co., Ltd. | Lead frame and its manufacturing method |
| US7521295B2 (en) | 2001-07-09 | 2009-04-21 | Sumitomo Metal Mining Co., Ltd. | Leadframe and method of manufacturing the same |
| WO2004036647A1 (en) * | 2002-10-17 | 2004-04-29 | Rohm Co.,Ltd. | Method for cutting lead terminal of package type electronic component |
| CN100382297C (en) * | 2002-10-17 | 2008-04-16 | 罗姆股份有限公司 | Method for cutting lead terminal of package type electronic component |
| US7364947B2 (en) | 2002-10-17 | 2008-04-29 | Rohm Co., Ltd. | Method for cutting lead terminal of package type electronic component |
| EP1548824A3 (en) * | 2003-12-24 | 2006-08-23 | STMicroelectronics, Inc. | Integrated circuit package with solder terminal |
| US8330258B2 (en) | 2003-12-24 | 2012-12-11 | Stmicroelectronics, Inc. | System and method for improving solder joint reliability in an integrated circuit package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3275413B2 (en) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534127A (en) | Method of forming solder bumps on electrodes of electronic component | |
| JPH0410240B2 (en) | ||
| JPH065760A (en) | Package lead for surface mountint type semiconductor device | |
| JP3275413B2 (en) | Lead frame and manufacturing method thereof | |
| JPH07142845A (en) | Printed wiring board and its manufacture | |
| JP2004079666A (en) | Printed circuit board, method of manufacturing printed circuit board, and method of mounting electronic component | |
| JP2501174B2 (en) | Method for manufacturing surface mount terminal | |
| JPH06252310A (en) | Lead frame and manufacture thereof | |
| JP2010034168A (en) | Electronic component soldering method | |
| KR100572552B1 (en) | Method of manufacturing a printed circuit board | |
| JP2004221415A (en) | Semiconductor package mounting structure | |
| JP2005129927A (en) | Joining material stencil | |
| JP7648582B2 (en) | Manufacturing method of the circuit unit | |
| JP3560334B2 (en) | Printed circuit board and manufacturing method thereof | |
| JPH10294549A (en) | Manufacture of printed wiring board and printed wiring board | |
| US6924440B2 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JP2836887B2 (en) | How to mount surface mount chip components | |
| JPH04144263A (en) | Lead frame and manufacture thereof | |
| JPH03192793A (en) | How to mount electrical circuit components | |
| JPH0629654A (en) | Electronic equipment | |
| JPH03262186A (en) | Printed wiring board | |
| JPH0380558A (en) | Electronic parts provided with lead terminals | |
| JP2765373B2 (en) | Printed board | |
| JP2000312074A (en) | Printed board | |
| JPH05259624A (en) | Printed wiring board and production thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |