[go: up one dir, main page]

JPH06215593A - Optical storage - Google Patents

Optical storage

Info

Publication number
JPH06215593A
JPH06215593A JP5007669A JP766993A JPH06215593A JP H06215593 A JPH06215593 A JP H06215593A JP 5007669 A JP5007669 A JP 5007669A JP 766993 A JP766993 A JP 766993A JP H06215593 A JPH06215593 A JP H06215593A
Authority
JP
Japan
Prior art keywords
optical storage
cell
optical
cells
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5007669A
Other languages
Japanese (ja)
Inventor
Katsumi Samejima
克己 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5007669A priority Critical patent/JPH06215593A/en
Publication of JPH06215593A publication Critical patent/JPH06215593A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To obtain an image sensor, an optical sensor, an optical switch and an image pickup device, etc., capable of storing information over a long term by using an optical storage cell not erasing even when optical information is stored in a nonvolatile memory and read out, and power source is turned off. CONSTITUTION:A frash memory transistor 3 having a floating gate 4 and a photoconductive cell 2 consisting of CdS, CdSe, etc., are combined. Then, the optical storage cells 2 directly storing the optical information in the frash memory transistor 3 by using the resistance change of the photoconductive cell 2 by light are arranged in matrix.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は光記憶装置に関する。さ
らに詳しくは、イメージセンサ、光センサ、光スイッチ
などで光の情報を単一の素子によって保持することがで
き、非破壊読出しが可能な光記憶装置に関する。
FIELD OF THE INVENTION The present invention relates to an optical storage device. More specifically, the present invention relates to an optical storage device capable of nondestructive read-out, which can hold optical information by a single element by an image sensor, an optical sensor, an optical switch, or the like.

【0002】[0002]

【従来の技術】従来、光の情報を電気信号に変換して記
憶、保持する半導体装置としては、たとえば特開平2-26
076 号公報に開示されているような、MOSトランジス
タにフォトダイオードが組み合わせられ、読み取られる
まで電荷をチャージしておく、いわゆるMOSイメージ
センサが知られている。一方、特開平2-68798 号公報に
開示されているような、シフトレジスタとして電荷を移
動させるCCDイメージセンサが知られている。さら
に、単一の光電デバイスを使用するばあいは、常時通電
させておいて、単発的に利用する光スイッチなどとして
用いられるのが通常である。
2. Description of the Related Art Conventionally, as a semiconductor device for converting optical information into an electric signal and storing and holding it, for example, Japanese Patent Laid-Open No. 2-26
There is known a so-called MOS image sensor, which is disclosed in Japanese Patent Publication No. 076, in which a photodiode is combined with a MOS transistor and electric charges are charged until it is read. On the other hand, there is known a CCD image sensor that moves electric charges as a shift register, as disclosed in JP-A-2-68798. Further, when a single photoelectric device is used, it is usually used as an optical switch or the like that is energized at all times and is used sporadically.

【0003】[0003]

【発明が解決しようとする課題】前記従来のMOS型イ
メージセンサおよびCCD型イメージセンサ共に、光照
射により発生した電荷をそれが読み出されるまでのあい
だチャージとして蓄えられるものである。しかしなが
ら、DRAMのキャパシタにリフレッシュが必要である
のと同様に、前記イメージセンサにおいても、時間の経
過に伴って電荷のリークが発生するという問題がある。
Both the conventional MOS type image sensor and CCD type image sensor store the electric charge generated by light irradiation as a charge until the electric charge is read out. However, as in the case where the DRAM capacitor needs to be refreshed, the image sensor also has a problem that charge leakage occurs over time.

【0004】一方、単一で光スイッチなどに用いられる
光電デバイスでは、光が照射されたときのみ利用しうる
情報であるため、即座にDRAMなどのメモリに転送し
て保存する必要がある。
On the other hand, in a single photoelectric device used for an optical switch or the like, since the information is available only when light is irradiated, it is necessary to immediately transfer and store it in a memory such as a DRAM.

【0005】叙上のごとく従来の装置では、いずれのも
のもその光の情報は電源が切られることによって消失す
るものであり、保存のためにはSRAMやフロッピーデ
ィスクに移す必要がある。
As described above, in any of the conventional devices, the light information is lost when the power is turned off, and it is necessary to transfer the information to an SRAM or a floppy disk for storage.

【0006】本発明は、このような問題を解決し、非破
壊読出し可能なイメージセンサ、光センサなどの不揮発
性の光情報記憶装置を提供し、さらにこれを利用した撮
像装置を提供することを目的とする。
The present invention solves such a problem, provides a non-destructive readable non-volatile optical information storage device such as an image sensor and an optical sensor, and further provides an imaging device using the same. To aim.

【0007】[0007]

【課題を解決するための手段】本発明の請求項1記載の
光記憶装置は、フラッシュメモリトランジスタのゲート
電極に光導電セルの一方の端子が接続され、該光導電セ
ルの一方の端子とアースとのあいだに高抵抗部が接続さ
れて光記憶セルが構成され、該光記憶セルがマトリック
ス状に配列され、横または縦に配列された前記光記憶セ
ルの光導電セルの他方の端子が連結されて第1のワード
線とされ、縦または横に配列された前記光記憶セルのト
ランジスタのソース電極が連結されて第1のビット線と
され、横または縦に配列された前記光記憶セルのトラン
ジスタのドレイン電極が連結されて第2のビット線とさ
れてなるものである。
According to another aspect of the present invention, there is provided an optical memory device, wherein one terminal of a photoconductive cell is connected to a gate electrode of a flash memory transistor, and one terminal of the photoconductive cell is grounded. And a high resistance portion is connected between them to form an optical storage cell, the optical storage cells are arranged in a matrix, and the other terminals of the photoconductive cells of the optical storage cells arranged horizontally or vertically are connected. The source electrodes of the transistors of the optical storage cells arranged vertically or horizontally are connected to form the first word line to form the first bit lines of the optical storage cells arranged horizontally or vertically. The drain electrode of the transistor is connected to form a second bit line.

【0008】さらに、本発明の請求項2記載の光記憶装
置は、フラッシュメモリトランジスタのソース電極に光
導電セルの一方の端子が接続され、該光導電セルの一方
の端子とアースとのあいだに高抵抗部が接続されて光記
憶セルが構成され、該光記憶セルがマトリックス状に配
列され、横または縦に配列された前記光記憶セルのトラ
ンジスタのゲート電極が連結されて第1のワード線とさ
れ、縦または横に配列された前記光記憶セルの光導電セ
ルの他方の端子が連結されて第1のビット線とされ、横
または縦に配列された前記光記憶セルのトランジスタの
ドレイン電極が連結されて第2のビット線とされてなる
ものである。
Further, in the optical storage device according to the second aspect of the present invention, one terminal of the photoconductive cell is connected to the source electrode of the flash memory transistor, and the one terminal of the photoconductive cell is connected to the ground. A high resistance portion is connected to form an optical storage cell, the optical storage cells are arranged in a matrix, and the gate electrodes of the transistors of the optical storage cells arranged horizontally or vertically are connected to form a first word line. And the other terminals of the photoconductive cells of the optical storage cells arranged vertically or horizontally are connected to form a first bit line, and the drain electrodes of the transistors of the optical storage cells arranged horizontally or vertically Are connected to form a second bit line.

【0009】さらに、本発明による撮像装置は前記の光
記憶装置をカメラと組み合わせて構成されたものであ
る。
Further, the image pickup device according to the present invention is constructed by combining the above optical storage device with a camera.

【0010】[0010]

【作用】本発明による光記憶装置は光導電セルの一方の
端子とフラッシュメモリトランジスタとを連結し、該連
結された部分とアースとのあいだに高抵抗部が接続され
て光記憶セルが構成され、該光記憶セルをマトリックス
に組んでいるため、各セルに選択的に書込み、読出しを
でき、しかも光情報を直ちに直接不揮発性のフラッシュ
メモリトランジスタに記憶させることができる。
In the optical storage device according to the present invention, one terminal of the photoconductive cell is connected to the flash memory transistor, and the high resistance portion is connected between the connected portion and the ground to form the optical storage cell. Since the optical storage cells are assembled in a matrix, each cell can be selectively written and read, and the optical information can be immediately stored directly in the nonvolatile flash memory transistor.

【0011】すなわち、書込み時にはフラッシュメモリ
トランジスタのゲート電極またはソース電極にいずれか
一方は光導電セルを介して、他方は直接電圧が印加され
ており、光の照射によりゲート電極、ソース電極が所定
の電圧となり、書込みがなされ、他のセルではゲート電
極またはソース電極のいずれかに電圧が印加されてな
く、光の照射非照射にかかわらず、書込みはなされな
い。一方、読み出しに際しては、ゲート電極に光導電セ
ルが接続された記憶装置のばあい、光を照射せずに光導
電セルの電極に電圧を印加したうえでソース電極に電圧
を印加すれば、フローティングゲートへの電子注入に応
じてON、OFFとなり、「1」、「0」の状態を読み
取ることができる。また、光導電セルがソース電極に接
続された記憶装置のばあい、光を照射せずに光導電セル
の電極とゲート電極に電圧を印加し、ソースとドレイン
間の電流を検出することによりメモリの「1」、「0」
を読み取ることができる。他のセルではゲート電極また
はソース電極に電圧が印加されないようにすることによ
り特定のセルだけを読み取ることができる。
That is, at the time of writing, a voltage is directly applied to either the gate electrode or the source electrode of the flash memory transistor via the photoconductive cell and the other is directly applied to the gate electrode or the source electrode. It becomes a voltage, and writing is performed. In other cells, no voltage is applied to either the gate electrode or the source electrode, and writing is not performed regardless of whether light is irradiated or not. On the other hand, at the time of reading, in the case of a memory device in which the photoconductive cell is connected to the gate electrode, if voltage is applied to the electrode of the photoconductive cell without applying light and then voltage is applied to the source electrode, floating occurs. It is turned on and off in response to electron injection into the gate, and the states "1" and "0" can be read. In the case of a memory device in which the photoconductive cell is connected to the source electrode, a voltage is applied to the electrode of the photoconductive cell and the gate electrode without irradiating the light, and the current between the source and the drain is detected to detect the memory. "1", "0"
Can be read. In other cells, only a specific cell can be read by applying no voltage to the gate electrode or the source electrode.

【0012】[0012]

【実施例】つぎに添付図面を参照しながら本発明の光記
憶装置を説明する。図1は本発明の光記憶セルの一実施
例を示す等価回路図、図2は図1の光記憶セルをマトリ
ックス状に配置した光記憶装置の一実施例を示す等価回
路図、図3は本発明の光記憶装置の他の実施例を示す等
価回路図、図4は本発明の光記憶装置を撮像装置に応用
するばあいの概念説明図、図5は本発明の光記憶装置を
撮像装置に使用したばあいの画像の動かし方の一例を示
す説明図、図6は画像の動かし方の他の例を示す説明図
である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An optical storage device of the present invention will be described below with reference to the accompanying drawings. 1 is an equivalent circuit diagram showing an embodiment of an optical storage cell of the present invention, FIG. 2 is an equivalent circuit diagram showing an embodiment of an optical storage device in which the optical storage cells of FIG. 1 are arranged in a matrix, and FIG. FIG. 4 is an equivalent circuit diagram showing another embodiment of the optical storage device of the present invention, FIG. 4 is a conceptual explanatory diagram when the optical storage device of the present invention is applied to an image pickup device, and FIG. 5 is an image pickup device of the optical storage device of the present invention. FIG. 6 is an explanatory view showing an example of how to move the image when it is used in FIG. 6, and FIG. 6 is an explanatory view showing another example of how to move the image.

【0013】図1において1が光記憶装置であり、光導
電セル2がフラッシュメモリトランジスタ3のゲート電
極4aに接続されたものである。6はソース、7はドレ
インを示す。ゲート電極4aは高抵抗部Rを介してアー
スEに接続されている。高抵抗部Rは光導電セル2の電
極2aに印加する電圧を変化させずに書込みおよび読出
しをするために設けるものである。
In FIG. 1, reference numeral 1 is an optical storage device, and a photoconductive cell 2 is connected to a gate electrode 4a of a flash memory transistor 3. Reference numeral 6 denotes a source and 7 denotes a drain. The gate electrode 4a is connected to the ground E via the high resistance portion R. The high resistance portion R is provided for writing and reading without changing the voltage applied to the electrode 2a of the photoconductive cell 2.

【0014】かかる光記憶装置1において、光導電セル
2は光照射時に約1MΩ、光非照射時に約1GΩの電気
抵抗をそれぞれ示す特性を有するものであり、高抵抗部
Rは約350 MΩである。そのばあい光導電セル2の電極
2aに約12Vの電圧を印加し、ドレイン電極7aをアー
スEに接続するとコントロールゲート4の光導電セル2
との接続点4aの電位は、光照射時には約12Vとなり、
非照射時には約3Vとなる。そして上記光照射時にソー
ス電極6aに3〜8Vの電圧を印加すれば、それによっ
てフローティングゲート内に電子が注入される。すなわ
ちデータの書込みがなされる。なお、光導電セル2の電
極2aに所定の電圧が印加されていなければ前記接続点
4aの電位は高抵抗部Rを介してアースEに接続されて
いるため、0Vとなり、光の照射、非照射にかかわらず
フラッシュメモリトランジスタ3の内容に変化は起き
ず、書込みはなされない。
In such an optical storage device 1, the photoconductive cell 2 has a characteristic of showing an electric resistance of about 1 MΩ when irradiated with light and about 1 GΩ when not irradiated with light, and the high resistance portion R is about 350 MΩ. . In that case, when a voltage of about 12 V is applied to the electrode 2a of the photoconductive cell 2 and the drain electrode 7a is connected to the ground E, the photoconductive cell 2 of the control gate 4 is connected.
The electric potential of the connection point 4a with is about 12V at the time of light irradiation,
It becomes approximately 3V when not irradiated. Then, when a voltage of 3 to 8 V is applied to the source electrode 6a during the light irradiation, electrons are injected into the floating gate. That is, data is written. If the predetermined voltage is not applied to the electrode 2a of the photoconductive cell 2, the potential of the connection point 4a is connected to the ground E through the high resistance portion R, and therefore becomes 0V, so that the light is not irradiated. No change occurs in the contents of the flash memory transistor 3 regardless of the irradiation, and no writing is done.

【0015】一方、光の非照射時にソース電極6aに3
V程度の電圧を印加し、ソースとドレイン間の電流を読
むことにより、電流のON、OFFで記憶状態を読みと
ることができる。すなわち、フローティングゲートに電
子が注入さていると、スレッショルド電圧が高くなって
おり、電流が流れずOFFになる。一方、電子が注入さ
れていなければ(書き込まれていなければ)チャネルが
できて電流が流れONになる。その結果、記憶の有無で
ある「1」、「0」の状態を読み取ることができる。
On the other hand, when the source electrode 6a is not irradiated with light, 3
By applying a voltage of about V and reading the current between the source and the drain, the memory state can be read by turning the current on and off. That is, when electrons are injected into the floating gate, the threshold voltage becomes high, and the current does not flow and it is turned off. On the other hand, if electrons have not been injected (if not written), a channel is created and a current flows, turning on. As a result, it is possible to read the states of "1" and "0" indicating the presence or absence of storage.

【0016】また、書き込まれたデータを消去するとき
は、ドレイン電極7aに5Vの電圧を印加し、光導電セ
ルの電極2aに−7Vの負電圧を印加すればフローティ
ングゲート内の電子が半導体基板に引き抜かれることに
よりデータが消滅する。
When the written data is erased, a voltage of 5V is applied to the drain electrode 7a and a negative voltage of -7V is applied to the electrode 2a of the photoconductive cell, so that electrons in the floating gate are generated. The data disappears by being pulled out.

【0017】叙上のごとく機能する光記憶セルをマトリ
ックス状に配列することにより光記憶装置を構成でき
る。図2には、この光記憶セルをマトリックス状に配列
した光記憶装置の4個部分が示されている。図2におい
て、横方向に並ぶ各光記憶セルの光導電セル2の電極2
aを連結して第1のワード線a1 、a2 ‥‥‥an が形
成され、縦方向に並ぶ各光記憶セルのフラッシュメモリ
トランジスタのソースを連結して第1のビット線b1
2 ‥‥‥bn が形成され、また横方向に並ぶ各光記憶
セルのフラッシュメモリトランジスタのドレイン電極を
接続して第2のビット線d1 、d2 ‥‥‥dn が形成さ
れている。この横方向の第1のワード線と縦方向の第1
のビット線はそれぞれ縦方向と横方向にしても同様であ
る。また光導電セルとフラッシュメモリトランジスタの
ゲート電極との接続点に接続された高抵抗部Rの他端は
アースEに接続されて光記憶装置が構成されている。
An optical storage device can be constructed by arranging optical storage cells that function as described above in a matrix. FIG. 2 shows four parts of an optical storage device in which the optical storage cells are arranged in a matrix. In FIG. 2, the electrode 2 of the photoconductive cell 2 of each optical storage cell arranged in the lateral direction is shown.
first word lines a 1, a 2 ‥‥‥ a n is formed by connecting a, first bit line by connecting the source of the flash memory transistor of each optical storage cells arranged in the longitudinal direction b 1,
b 2 ‥‥‥ b n it is formed, and the second bit line d 1, d 2 ‥‥‥ d n by connecting the drain electrode of the flash memory transistor of each optical storage cells arranged in the lateral direction is formed There is. The first word line in the horizontal direction and the first word line in the vertical direction
The same applies to the bit lines in the vertical and horizontal directions. Further, the other end of the high resistance portion R connected to the connection point between the photoconductive cell and the gate electrode of the flash memory transistor is connected to the ground E to form an optical storage device.

【0018】この光記憶装置の書込みについてまず説明
する。セルQ1 のみに書込みをするには、第1のワード
線a1 に12V、第1のビット線b1 に3Vを印加し、他
の第1のワード線a2 、a3 ‥‥‥an 、第1のビット
線b2 、b3 ‥‥‥bn をアースに接続して0Vとす
る。この構成で、光が照射されると、光導電セルの抵抗
値が約1GΩから約1MΩに変化する。このとき、セル
1 では第1のワード線a1 に12Vが印加されているた
め、光導電セルの抵抗値が低下することにより、フラッ
シュメモリセルのゲート電圧に殆ど12Vの電極がそのま
ま印加されることになる。すなわち、高抵抗部Rの抵抗
値は約350 MΩであり、光が照射されたときの光導電セ
ルの抵抗値は約1MΩで、約12Vの電圧は殆どこの高抵
抗部Rにかかるからである。したがって、フラッシュメ
モリトランジスタのゲート電極に約12Vが印加されるこ
とになり、第1のビット線b1 によりソースに3Vが印
加されているため、ソースとドレイン間に電流が流れ、
フローティングゲート側に電子が注入され、書込みがな
される。一方、光が照射されないと光導電セルの抵抗値
は低下せず、ゲート電極に電圧が3V程度しか印加され
ないため、書込みはされない。そのため光情報の有無を
記憶できる。
Writing in this optical storage device will be described first. To write only the cell Q 1 is, 12V to the first word line a 1, a 3V is applied to the first bit line b 1, the other first word lines a 2, a 3 ‥‥‥ a n and the first bit lines b 2 , b 3, ..., B n are connected to ground and set to 0V. With this configuration, when light is irradiated, the resistance value of the photoconductive cell changes from about 1 GΩ to about 1 MΩ. At this time, since 12V is applied to the first word line a 1 in the cell Q 1 , the resistance value of the photoconductive cell is reduced, and thus the electrode of almost 12V is directly applied to the gate voltage of the flash memory cell. Will be. That is, the resistance value of the high resistance portion R is about 350 MΩ, the resistance value of the photoconductive cell when light is irradiated is about 1 MΩ, and a voltage of about 12 V is applied to the high resistance portion R. . Therefore, about 12V is applied to the gate electrode of the flash memory transistor, and since 3V is applied to the source by the first bit line b 1 , a current flows between the source and the drain,
Electrons are injected into the floating gate side for writing. On the other hand, the resistance value of the photoconductive cell does not decrease unless it is irradiated with light, and only a voltage of about 3 V is applied to the gate electrode, so that writing is not performed. Therefore, the presence or absence of optical information can be stored.

【0019】一方、セルQ2 においては第1のワード線
1 に12Vが印加されており、光が照射されると、光導
電セルの抵抗値が低下し、ゲート電極に12V程度の電圧
が印加されることになるが、第1のビット線b2 が0V
になっているため、ソースとドレイン間に電流が流れず
書込みはなされない。
On the other hand, in the cell Q 2 , 12 V is applied to the first word line a 1 , and when the light is irradiated, the resistance value of the photoconductive cell is lowered and a voltage of about 12 V is applied to the gate electrode. Applied, but the first bit line b 2 is 0V
Therefore, no current flows between the source and the drain, and writing is not performed.

【0020】またセルQ3 、Q4 ではワード線a2 が0
Vであるため、光が照射されようとされまいと、ゲート
電極に電圧が印加されず、書込みはなされない。
In the cells Q 3 and Q 4 , the word line a 2 is 0.
Since the voltage is V, no voltage is applied to the gate electrode and writing is not performed regardless of whether or not light is irradiated.

【0021】つぎに、読出しについて説明する。セルQ
1 を読み出すためには、まず第1のワード線a1 に12
V、第1のビット線b1 に3Vが印加され、他のワード
線a2‥‥‥an 、第1のビット線b2 ‥‥‥bn 、第
2のビット線d1 、d2 ‥‥‥dn をすべてアースEに
接続する。この構成で光が照射されないようにしてソー
スとドレイン間の電流を検出すると、光が照射されてい
ないため、光導電セルの抵抗値は約1MΩで約3Vがゲ
ート電極に印加される。その結果、フラッシュメモリに
電子注入がされていればスレッショルド電圧が高くな
り、ソースとドレイン間に電流が流れずOFFになり、
電子の注入がされていない(書込みがされていない)と
きは電流が流れてONになるため、「1」、「0」の判
別をできる。
Next, reading will be described. Cell Q
In order to read 1 , the first word line a 1 is read as 12
V, 3V is applied to the first bit line b 1 , other word lines a 2 ... A n , first bit lines b 2 ... B n , second bit lines d 1 , d 2 Connect all d n to earth E. When the current between the source and the drain is detected without light irradiation in this configuration, since light is not irradiated, the resistance value of the photoconductive cell is about 1 MΩ and about 3 V is applied to the gate electrode. As a result, if electrons are injected into the flash memory, the threshold voltage becomes high, and current does not flow between the source and drain, and it turns off.
When electrons are not injected (writing is not performed), a current flows and the device is turned on, so that "1" or "0" can be discriminated.

【0022】つぎに消去について説明する。消去する際
には第1のワード線a1 、a2 ‥‥‥an をアースEに
接続し、第2のビット線d1 、d2 ‥‥‥dn に12Vが
印加され、全セルの一括消去方式で行われる。
Next, erasing will be described. When erasing connects the first word line a 1, a 2 ‥‥‥ a n to the ground E, 12V is applied to the second bit line d 1, d 2 ‥‥‥ d n , all the cells It is performed by the batch erasing method.

【0023】図3に本発明の他の実施例である光記憶セ
ルをマトリックス状に配置した光記憶装置の一部が示さ
れている。この実施例では、光導電セルがフラッシュメ
モリトランジスタのソース電極に接続され、光導電セル
の他方の端子が電極として取り出され、ソース電極とア
ースEとのあいだに高抵抗部Rが接続されて光記憶セル
1 、Q2 、Q3 、Q4 が構成されている。この光導電
セルの光照射時および非照射時の抵抗は前記実施例と同
様に約1MΩ、約1GΩで、高抵抗部の抵抗は約350 M
Ωである。この光記憶セルがマトリックス状に配列さ
れ、横方向に並ぶ各光記憶セルのメモリトランジスタの
ゲート電極を連結して第1のワード線a1、a2 ‥‥‥
n が形成され、縦方向に並ぶ各光記憶セルの光導電セ
ルの端子を連結して第1のビット線b1 、b2 ‥‥‥b
n が形成され、横方向に並ぶ各光記憶セルのメモリトラ
ンジスタのドレイン電極を連結して第2のビット線
1 、d 2 ‥‥‥dn が形成され、メモリトランジスタ
のソース電極と光導電セルの接続点に接続された高抵抗
部Rの他端子がアースに接続されて光記憶装置が構成さ
れている。この第1のワード線の横方向セルの連結と第
1のビット線の縦方向セルの連結とはそれぞれ入れ替え
て、縦方向セルを連結して第1のワード線、横方向セル
のソース電極を連結して第1のビット線としても同様で
ある。
FIG. 3 shows an optical memory cell according to another embodiment of the present invention.
Shows a part of an optical storage device in which
Has been. In this example, the photoconductive cell is a flash memory.
A photoconductive cell connected to the source electrode of a molybdenum transistor
The other terminal of the
A high resistance portion R is connected between the optical storage cell
Q1, Q2, Q3, QFourIs configured. This photoconductive
The resistance of the cell during light irradiation and non-light irradiation was the same as in the above-mentioned example.
Similarly, about 1 MΩ and about 1 GΩ, the resistance of the high resistance part is about 350 M
Ω. The optical storage cells are arranged in a matrix.
Of the memory transistor of each optical memory cell arranged in the lateral direction.
The first word line a by connecting the gate electrodes1, A2‥‥‥‥
anAre formed, and the photoconductive cell of each optical memory cell arranged in the vertical direction is formed.
The first bit line b1, B2‥‥‥ b
nIs formed and the memory transistor of each optical storage cell arranged in the lateral direction is formed.
Second bit line connecting the drain electrodes of the transistors
d1, D 2‥‥‥ dnFormed, memory transistor
High resistance connected to the connection point of the photoconductive cell and the source electrode of the
The other terminal of the section R is connected to the ground to form an optical storage device.
Has been. The horizontal cell connection of the first word line and the
Interchange with the vertical cell connection of 1 bit line
To connect the vertical cells to the first word line, horizontal cells
The same applies to the first bit line by connecting the source electrodes of
is there.

【0024】この光記憶装置の書込みについてまず説明
する。セルQ1 のみに書込みをするには、第1のワード
線a1 に12Vが印加され、第1のビット線b1 に4Vが
印加され、他の第1のワード線a2 ‥‥‥an 、第1の
ビット線b2 ‥‥‥bn 、第2のビット線d1 、d2
‥‥dn がアースに接続されることにより、光が照射さ
れるとセルQ1 のみに書込みがされる。すなわち、光が
照射されると光導電セルの抵抗が約1MΩに低下し、高
抵抗部は約350 MΩであるため、メモリトランジスタの
ソース電極Cに4Vが印加されることになる。ゲート電
極には12Vが印加されているため、ソースとドレイン間
には電流が流れ、電圧の高いゲート電極側すなわちフロ
ーティングゲート側に電子が注入され書込みがなされ
る。一方の光が照射されないときは、光導電セル2の抵
抗値は約1GΩあり、ソース電極Cは約1V程度にな
り、ソースとドレイン間の電流が少ないため、電子の注
入は行われず、書込みがなされない。
Writing in this optical storage device will be described first. In order to write only to the cell Q 1 , 12V is applied to the first word line a 1 , 4V is applied to the first bit line b 1 , and the other first word lines a 2 ... n, the first bit line b 2 ‥‥‥ b n, the second bit line d 1, d 2
By connecting d n to ground, only cell Q 1 is written when light is irradiated. That is, when light is irradiated, the resistance of the photoconductive cell is reduced to about 1 MΩ, and the high resistance portion is about 350 MΩ, so that 4 V is applied to the source electrode C of the memory transistor. Since 12 V is applied to the gate electrode, a current flows between the source and the drain, and electrons are injected into the gate electrode side with a high voltage, that is, the floating gate side, to perform writing. When one light is not irradiated, the resistance value of the photoconductive cell 2 is about 1 GΩ, the source electrode C is about 1 V, and the current between the source and the drain is small. Not done.

【0025】また、セルQ2 では第1のビット線b2
0Vであるため、光の照射、非照射にかかわらず書込み
はなされず、またセルQ3 、Q4 ではゲート電極が0V
であるため、同様に光の照射、非照射にかかわらず、書
込みは行われない。
Further, since the first bit line b 2 is 0V in the cell Q 2 , writing is not performed regardless of whether light is irradiated or not, and in the cells Q 3 and Q 4 , the gate electrode is 0V.
Therefore, similarly, writing is not performed regardless of whether light is irradiated or not.

【0026】つぎに読出しについて説明する。セルQ1
を読み出すためには、まず第1のワード線a1 に3Vを
印加し、第1のビット線b1 に4Vを印加し、他の第1
のワード線a2 ‥‥‥an 、他の第1のビット線b2
‥‥bn および第2のビット線d1 、d2 ‥‥‥dn
アースに接続することにより行われる。すなわち、ゲー
ト電圧として3Vが印加されているが、フローティング
ゲートに電子注入が行われて書込みがなされていれば、
その注入された電子によりスレッショルド電圧が高くな
り、ソースとドレイン間がOFFになる。一方、書込み
がなされていなければチャネルが形成されてONにな
る。従ってドレイン側をセンスアンプなどに接続し、電
流値を測定すれば、書込みがなされていればOFFにな
り、書込みがなされていなければONになるため
「1」、「0」の状態を判別できる。
Next, reading will be described. Cell Q 1
In order to read the data, first, 3V is applied to the first word line a 1 , 4V is applied to the first bit line b 1 , and the other first
Of the word lines a 2 ... a n and the other first bit lines b 2 ...
... b n and the second bit lines d 1 , d 2 ... d n are connected to ground. That is, if 3V is applied as the gate voltage, but electrons are injected into the floating gate and writing is performed,
The injected electrons increase the threshold voltage, turning off between the source and drain. On the other hand, if writing is not performed, a channel is formed and turned on. Therefore, if the drain side is connected to a sense amplifier or the like and the current value is measured, it turns off if writing has been performed and turns on if writing has not been performed, so the state of "1" or "0" can be determined. .

【0027】一方、セルQ2 ではメモリトランジスタの
ゲート電極には3Vが印加されているが、第1のビット
線b2 が0Vでソース電極も0Vとなり、さらにセルQ
3 とQ4 では第1のワード線a2 が0Vでゲート電極が
0Vであり、いずれのばあいも記憶の有無にかかわらず
ソースとドレイン間には電流が流れず、読出しはできな
い。
On the other hand, in the cell Q 2 , 3V is applied to the gate electrode of the memory transistor, but the first bit line b 2 is 0V and the source electrode is also 0V.
In 3 and Q 4 , the first word line a 2 is 0 V and the gate electrode is 0 V, and in either case, no current flows between the source and the drain regardless of the presence or absence of memory, and reading cannot be performed.

【0028】つぎに消去について説明する。消去する際
には第1のワード線a1 、a2 ‥‥‥an をアースに接
続し、第2のビット線d1 、d2 ‥‥‥dn に12Vが印
加されることにより、各セルのフローティングゲートか
ら電子が引き出され、全セルの一括消去方式で行われ
る。
Next, erasing will be described. When erasing connects the first word line a 1, a 2 ‥‥‥ a n to the ground, by the 12V is applied to the second bit line d 1, d 2 ‥‥‥ d n, Electrons are extracted from the floating gate of each cell, and all cells are collectively erased.

【0029】つぎに、本発明による光記憶装置を用いた
撮像装置について説明する。図4はその模式図を示した
もので、カメラを凸レンズ11で代表させ、凸レンズ11の
焦点位置に光記憶装置を配置した図である。光記憶装置
の各光記憶セルをワード線、ビット線の電圧を制御して
各セルに光情報を記録することにより、写真と同様に光
情報が記憶された光記憶装置が形成される。なお、シャ
ッタは該当画像記憶装置に印加する時間で制御される。
この情報を読み出すには前述の読出し手段により、各セ
ルのワード線、ビット線に印加される電圧を制御するこ
とにより行え、とくに現像などの処理をすることなく、
直ちに再現できる。
Next, an image pickup device using the optical storage device according to the present invention will be described. FIG. 4 is a schematic view of the camera, in which the camera is represented by a convex lens 11 and an optical storage device is arranged at the focal position of the convex lens 11. By controlling the voltage of the word line and the bit line of each optical storage cell of the optical storage device to record the optical information in each cell, an optical storage device in which the optical information is stored is formed as in a photograph. The shutter is controlled by the time applied to the corresponding image storage device.
This information can be read out by controlling the voltage applied to the word line and bit line of each cell by the above-mentioned read-out means, without any particular processing such as development.
It can be reproduced immediately.

【0030】この光情報を記憶する光記憶装置は各単品
ごとに撮像するのでなくて、図5に示すように、たとえ
ば各光記憶装置12a、12b、‥‥‥を横に4個、縦に6
個の合計24個形成しておき、図5の矢印Aで示すように
順に移動させることにより、つぎつぎと光情報を連続的
に記録することができる。また、この光記憶装置をつぎ
つぎと変えて画像を変えていく別の方法として図6に示
すように、光記憶装置を円周上に配置し、回転させなが
ら矢印Aのように移していく方法で行うことができる。
The optical storage device for storing this optical information does not pick up images for each individual product, but as shown in FIG. 5, for example, each of the optical storage devices 12a, 12b, ... 6
By forming a total of 24 pieces and sequentially moving them as shown by arrow A in FIG. 5, it is possible to continuously record optical information. Further, as another method of changing the image by changing the optical storage device one after another, as shown in FIG. 6, a method of arranging the optical storage device on the circumference and moving the optical storage device as shown by an arrow A while rotating. Can be done at.

【0031】[0031]

【発明の効果】本発明によれば、光導電セルとフラッシ
ュメモリトランジスタとを接続して、その接続部分とア
ースとのあいだに高抵抗部が接続されて光記憶セルが構
成され、その各光記憶セルをマトリックス状に配列し、
横の線と縦の線で連結してマトリックスを組んでいるた
め、光情報を直ちにフラッシュメモリトランジスタに記
憶でき、何回読み出しても消去されないイメージセン
サ、光センサとして使用できる。
According to the present invention, the photoconductive cell and the flash memory transistor are connected to each other, and the high resistance portion is connected between the connection portion and the ground to form the optical storage cell. Arrange memory cells in a matrix,
Since the matrix is formed by connecting the horizontal lines and the vertical lines, the optical information can be immediately stored in the flash memory transistor and can be used as an image sensor or an optical sensor that is not erased even if it is read many times.

【0032】さらに光導電セルを使用してフラッシュメ
モリセルに薄層膜のみで形成できるため、小面積で簡単
に形成でき、高集積化を図れる。その結果解像度を向上
することができ、撮像装置としても便利に使用できる。
Furthermore, since the photoconductive cell can be used to form the flash memory cell only with a thin layer film, it can be easily formed in a small area and high integration can be achieved. As a result, the resolution can be improved and it can be conveniently used as an imaging device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の光記憶装置のセルの一実施例の等価回
路図である。
FIG. 1 is an equivalent circuit diagram of an embodiment of a cell of an optical storage device of the present invention.

【図2】本発明の光記憶装置の一実施例である光記憶セ
ルをマトリックス状に配置した等価回路図である。
FIG. 2 is an equivalent circuit diagram in which optical storage cells, which are an example of an optical storage device of the present invention, are arranged in a matrix.

【図3】本発明の光記憶装置の他の実施例である光記憶
セルをマトリックス状に配置した等価回路図である。
FIG. 3 is an equivalent circuit diagram in which optical storage cells that are another embodiment of the optical storage device of the present invention are arranged in a matrix.

【図4】本発明の光記憶装置を撮像装置に応用するばあ
いの概念説明図である。
FIG. 4 is a conceptual explanatory diagram when the optical storage device of the present invention is applied to an imaging device.

【図5】本発明の光記憶装置を撮像装置に使用したばあ
いの画像の動かし方の一例を説明する図である。
FIG. 5 is a diagram illustrating an example of how to move an image when the optical storage device of the present invention is used in an imaging device.

【図6】本発明の光記憶装置を撮像装置に使用したばあ
いの画像の動かし方の他の例を説明する図である。
FIG. 6 is a diagram illustrating another example of how to move an image when the optical storage device of the present invention is used in an imaging device.

【符号の説明】[Explanation of symbols]

1 光記憶装置 2 光導電セル 2a 光導電セルの電極 3 フラッシュメモリトランジスタ 4a ゲート電極 6a ソース電極 7a ドレイン電極 R 高抵抗部 1 Optical Storage Device 2 Photoconductive Cell 2a Photoconductive Cell Electrode 3 Flash Memory Transistor 4a Gate Electrode 6a Source Electrode 7a Drain Electrode R High Resistance Part

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 フラッシュメモリトランジスタのゲート
電極に光導電セルの一方の端子が接続され、該光導電セ
ルの一方の端子とアースとのあいだに高抵抗部が接続さ
れて光記憶セルが構成され、該光記憶セルがマトリック
ス状に配列され、横または縦に配列された前記光記憶セ
ルの光導電セルの他方の端子が連結されて第1のワード
線とされ、縦または横に配列された前記光記憶セルのト
ランジスタのソース電極が連結されて第1のビット線と
され、横または縦に配列された前記光記憶セルのトラン
ジスタのドレイン電極が連結されて第2のビット線とさ
れてなる光記憶装置。
1. A flash memory transistor has a gate electrode to which one terminal of a photoconductive cell is connected, and a high resistance portion is connected between one terminal of the photoconductive cell and ground to form an optical memory cell. , The optical memory cells are arranged in a matrix, and the other terminals of the photoconductive cells of the optical memory cells arranged horizontally or vertically are connected to form a first word line, which is arranged vertically or horizontally. The source electrodes of the transistors of the optical storage cells are connected to form a first bit line, and the drain electrodes of the transistors of the optical storage cells arranged horizontally or vertically are connected to form a second bit line. Optical storage device.
【請求項2】 フラッシュメモリトランジスタのソース
電極に光導電セルの一方の端子が接続され、該光導電セ
ルの一方の端子とアースとのあいだに高抵抗部が接続さ
れて光記憶セルが構成され、該光記憶セルがマトリック
ス状に配列され、横または縦に配列された前記光記憶セ
ルのトランジスタのゲート電極が連結されて第1のワー
ド線とされ、縦または横に配列された前記光記憶セルの
光導電セルの他方の端子がそれぞれ連結されて第1のビ
ット線とされ、横または縦に配列された前記光記憶セル
のトランジスタのドレイン電極が連結されて第2のビッ
ト線とされてなる光記憶装置。
2. A flash memory transistor source electrode is connected to one terminal of a photoconductive cell, and a high resistance portion is connected between one terminal of the photoconductive cell and ground to form an optical memory cell. The optical storage cells are arranged in a matrix, and the gate electrodes of the transistors of the optical storage cells arranged horizontally or vertically are connected to form a first word line, and the optical storage cells are arranged vertically or horizontally. The other terminals of the photoconductive cells of the cells are connected to form a first bit line, and the drain electrodes of the transistors of the optical storage cells arranged in the horizontal or vertical direction are connected to form a second bit line. Optical storage device.
【請求項3】 請求項1記載の光記憶装置とカメラとが
組み合わされてなる撮像装置。
3. An image pickup device comprising a combination of the optical storage device according to claim 1 and a camera.
【請求項4】 請求項2記載の光記憶装置とカメラとが
組み合わされてなる撮像装置。
4. An image pickup device comprising a combination of the optical storage device according to claim 2 and a camera.
JP5007669A 1993-01-20 1993-01-20 Optical storage Pending JPH06215593A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5007669A JPH06215593A (en) 1993-01-20 1993-01-20 Optical storage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5007669A JPH06215593A (en) 1993-01-20 1993-01-20 Optical storage

Publications (1)

Publication Number Publication Date
JPH06215593A true JPH06215593A (en) 1994-08-05

Family

ID=11672213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5007669A Pending JPH06215593A (en) 1993-01-20 1993-01-20 Optical storage

Country Status (1)

Country Link
JP (1) JPH06215593A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001688A1 (en) * 2005-06-28 2007-01-04 Motorola Inc. Image sensor architecture employing one or more floating gate devices
WO2010094233A1 (en) * 2009-02-18 2010-08-26 南京大学 Photosensitive detector with composite dielectric gate mosfet and singal reading method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001688A1 (en) * 2005-06-28 2007-01-04 Motorola Inc. Image sensor architecture employing one or more floating gate devices
US7508434B2 (en) 2005-06-28 2009-03-24 Motorola, Inc. Image sensor architecture employing one or more floating gate devices
CN101263708B (en) 2005-06-28 2011-12-28 摩托罗拉移动公司 Image sensor architecture employing one or more floating gate device
KR101235537B1 (en) * 2005-06-28 2013-02-21 모토로라 모빌리티 엘엘씨 Image sensor architecture employing one or more floating gate device
WO2010094233A1 (en) * 2009-02-18 2010-08-26 南京大学 Photosensitive detector with composite dielectric gate mosfet and singal reading method thereof

Similar Documents

Publication Publication Date Title
US7130220B2 (en) Write once read only memory employing floating gates
US7408811B2 (en) NAND-type flash memory on an SOI substrate with a carrier discharging operation
KR20030010476A (en) Data writing method of semiconductor memory device, and semiconductor integrated circuit device
US7728369B2 (en) Nonvolatile ferroelectric memory device
KR19990062450A (en) A ferroelectric memory device, a flash memory, and a nonvolatile random access memory
KR100263260B1 (en) Control Method of Nonvolatile Ferroelectric Memory Cells Inducing Large Electric Charges Representing Data Bits
US20070086231A1 (en) Nonvolatile ferroelectric memory device
US7385848B2 (en) Semiconductor storage device and electronic equipment
JPH09326200A (en) Nonvolatile semiconductor memory device and driving method therefor
EP1176601A1 (en) Semiconductor memory and method for driving the same
JP4241780B2 (en) Semiconductor memory device and electronic device
WO2020195151A1 (en) Semiconductor device and electronic apparatus comprising same
JPH07176184A (en) Semiconductor memory and writing and reading method for data in the semiconductor memory
JP4398962B2 (en) Data writing method for semiconductor memory device
JP2009277348A (en) Method for writing data in semiconductor memory device
JPH06215593A (en) Optical storage
JP3176114B2 (en) Nonvolatile storage element, nonvolatile storage device using the same, and method of driving nonvolatile storage device
JP3597163B2 (en) Readout method and readout circuit for ferroelectric memory cell
JP3153606B2 (en) Nonvolatile storage element, nonvolatile storage device using the same, and method of driving nonvolatile storage device
JP3067200B2 (en) Semiconductor storage device
JPH10135417A (en) Ferroelectric storage device
JP4879656B2 (en) Sense amplifier, semiconductor memory device, and electronic device
JP5091005B2 (en) Semiconductor memory device and electronic device
JP4809169B2 (en) Semiconductor memory device and electronic device
JP4878222B2 (en) Semiconductor memory device and electronic device