JPH06204645A - Ceramic circuit board manufacturing method - Google Patents
Ceramic circuit board manufacturing methodInfo
- Publication number
- JPH06204645A JPH06204645A JP75793A JP75793A JPH06204645A JP H06204645 A JPH06204645 A JP H06204645A JP 75793 A JP75793 A JP 75793A JP 75793 A JP75793 A JP 75793A JP H06204645 A JPH06204645 A JP H06204645A
- Authority
- JP
- Japan
- Prior art keywords
- copper conductor
- conductor layer
- circuit board
- copper
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【構成】 セラミックス基板上に銅粒子を主成分とする
導体ペーストを1回又は複数回塗布する工程と、該銅導
体ペーストを塗布したセラミックス基板を焼成してセラ
ミックス基板上に銅導体層を形成する工程と、該銅導体
層を研磨処理する工程と、研磨処理の施された前記銅導
体層上に所定パターンのレジスト膜を形成した後、エッ
チング処理して回路形成を行う工程とを含んでいるセラ
ミックス回路基板の製造方法。
【効果】 容易な操作、及び低コストで、セラミックス
回路基板上に平坦性、接着性に優れた微細配線を形成す
ることができる。従って、得られたセラミックス回路基
板は、セラミックス回路基板のマルチチップ化、高密度
実装化に好適な回路基板として極めて有用である。(57) [Summary] [Structure] A step of applying a conductor paste containing copper particles as a main component onto a ceramic substrate once or a plurality of times, and firing the ceramic substrate coated with the copper conductor paste to form a ceramic substrate on the ceramic substrate. A step of forming a copper conductor layer, a step of polishing the copper conductor layer, and a resist film having a predetermined pattern formed on the copper conductor layer subjected to the polishing treatment, and then an etching treatment to form a circuit. A method of manufacturing a ceramics circuit board, the method including: [Effect] It is possible to form a fine wiring excellent in flatness and adhesiveness on a ceramic circuit board with easy operation and at low cost. Therefore, the obtained ceramic circuit board is extremely useful as a circuit board suitable for multi-chip and high-density mounting of the ceramic circuit board.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体LSI、チップ
部品等を実装し、かつそれらを相互配線するためのセラ
ミックス回路基板の製造方法に関し、より詳細には、セ
ラミックス基板上に低コストにて銅微細配線を形成する
セラミックス回路基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a ceramics circuit board for mounting semiconductor LSIs, chip parts, etc., and interconnecting them, and more particularly, to a method for manufacturing a ceramics circuit board at low cost. The present invention relates to a method of manufacturing a ceramic circuit board for forming copper fine wiring.
【0002】[0002]
【従来の技術】近年、電子機器はますます小型化、高密
度化が進んできており、これらに実装される電子部品の
狭ピッチ多ピン化、マルチチップ化も急速に進められつ
つある。従って、LSI、ICチップのボンディング法
も従来のワイヤボンディング法から、マルチチップや高
密度実装に適したTAB(Tape Automated Bonding) 方
式又はフリップチップ方式等が採用されるようになって
きている。このような電子機器の高密度化に伴い、セラ
ミックス配線基板に対しても線幅が100μm以下の微
細配線が要求されるようになってきている。2. Description of the Related Art In recent years, electronic devices have become smaller and higher in density, and electronic components mounted on these electronic devices have been rapidly made to have a narrower pitch and a larger number of pins, and have a multi-chip structure. Therefore, as a bonding method for LSIs and IC chips, a TAB (Tape Automated Bonding) method or a flip chip method suitable for multi-chip or high-density mounting has been adopted from the conventional wire bonding method. With the increase in the density of such electronic devices, fine wiring having a line width of 100 μm or less is required for a ceramic wiring board.
【0003】通常、セラミックス基板上への配線法は、
大別して直接描画法、薄膜法、メッキ法及び厚膜印刷法
等に分けられる。Usually, the wiring method on the ceramic substrate is
It is roughly classified into a direct drawing method, a thin film method, a plating method, a thick film printing method and the like.
【0004】前記直接描画法は、ノズルよりペーストを
セラミックス基板上に直接吐出して描画する方法である
が、この方法は生産性が低く、かつ微細配線の平坦性も
低いという問題点がある。The above-mentioned direct drawing method is a method for drawing a paste by directly ejecting a paste onto a ceramic substrate from a nozzle, but this method has the problems of low productivity and low flatness of fine wiring.
【0005】また前記薄膜法は、セラミックス基板に真
空蒸着、スパッタリング又はイオンプレーティング等に
より数μmオーダーの導体金属層を形成する方法であ
り、この方法では平坦性の高い薄膜微細配線を形成でき
るものの、セラミックス基板との密着性が低い、通常の
セラミックス基板に薄膜を形成した場合は前記基板の凹
凸に起因して配線の凹凸が大きくなる、薄膜形成装置が
高価である等の問題点がある。The thin film method is a method of forming a conductor metal layer of the order of several μm on a ceramic substrate by vacuum vapor deposition, sputtering, ion plating or the like. This method can form thin film fine wiring with high flatness. There are problems that the adhesion to the ceramic substrate is low, when a thin film is formed on a normal ceramic substrate, the irregularities of the wiring become large due to the irregularities of the substrate, and the thin film forming apparatus is expensive.
【0006】さらに、セラミックス基板との密着性を高
めるには、セラミックス基板の表面を粗化する余分の工
程が必要となる。また、通常のセラミックス基板が有す
る数十μmオーダーの凹凸を無くして平坦化するために
は、研磨(ラッピング)処理を行わなければならない
が、セラミックス板の研磨は容易ではなく、かなりの手
間がかかる。Further, in order to improve the adhesion with the ceramic substrate, an extra step of roughening the surface of the ceramic substrate is required. Further, in order to eliminate the unevenness of the order of several tens of μm which a normal ceramics substrate has and to flatten it, polishing (lapping) processing must be performed, but polishing the ceramics plate is not easy and takes a lot of time and effort. .
【0007】また前記メッキ法も前述した薄膜法と同様
の問題点がある。さらに、薄膜法、メッキ法共に、セラ
ミックス基板上に緻密な金属導体層が形成されるため、
熱サイクル試験後には、金属とセラミックスとの大きい
熱膨張差のため前記セラミックス基板表面から金属が一
部剥離し、密着性が著しく低下するという問題点があ
る。The plating method also has the same problems as the above-mentioned thin film method. Furthermore, since both the thin film method and the plating method form a dense metal conductor layer on the ceramic substrate,
After the heat cycle test, there is a problem that the metal partially peels off from the surface of the ceramic substrate due to a large difference in thermal expansion between the metal and the ceramic, resulting in a marked decrease in adhesion.
【0008】[0008]
【発明が解決しようとする課題】一方前記厚膜印刷法
は、導体粒子を有機ビヒクル中に分散させた導体ペース
トをメッシュスクリーンを通してセラミックス基板に印
刷し、焼成することによりセラミックス基板に焼き付け
る方法である。この方法ではセラミックス基板との充分
な密着強度を有する導体層を低コストで形成することが
できるものの、メッシュのワイヤ径に限界があるために
100μm未満の微細線の形成には不向きである。さら
に、厚膜法にて形成した微細配線の表面は数μmオーダ
ーの凹凸又はピンホールやポアが生じることがあるとい
う問題点もある。配線の表面に数μmオーダーの凹凸が
ある場合はTAB方式やフリップチップ方式によりチッ
プを実装することが難しい。また前記微細配線にピンホ
ールやポアが存在する場合、銅の厚膜配線上にハンダ付
けを行い、高温エージングした場合、ハンダが厚膜中の
ポアを通じて厚膜とセラミックス基板との接合界面にま
で拡散し、厚膜の基板との接着性を低下させる現象が生
じやすい。On the other hand, the thick film printing method is a method in which a conductor paste in which conductor particles are dispersed in an organic vehicle is printed on a ceramics substrate through a mesh screen and baked to be baked on the ceramics substrate. . According to this method, a conductor layer having sufficient adhesion strength with a ceramic substrate can be formed at low cost, but it is unsuitable for forming fine wires of less than 100 μm due to the limit of the wire diameter of the mesh. Further, there is a problem that the surface of the fine wiring formed by the thick film method may have irregularities of several μm order, pinholes or pores. If the surface of the wiring has irregularities of the order of several μm, it is difficult to mount the chip by the TAB method or the flip chip method. In addition, if there are pinholes or pores in the fine wiring, soldering is performed on copper thick film wiring, and if high temperature aging is performed, the solder passes through the pores in the thick film to the bonding interface between the thick film and the ceramic substrate. The phenomenon of diffusion and deterioration of the adhesiveness to the thick film substrate is likely to occur.
【0009】このような理由から、微細配線に±1μm
以下というような厳密な平坦性やセラミックス基板との
密着性が要求されるTABやフリップチップによる実装
においては、前記厚膜印刷法で形成された微細配線を用
いることは難しいという課題があった。For this reason, the fine wiring is ± 1 μm.
In mounting by TAB or flip chip, which requires strict flatness and adhesion to a ceramic substrate as described below, it is difficult to use fine wiring formed by the thick film printing method.
【0010】本発明は上記課題に鑑みなされたものであ
り、TAB又はフリップチップによる実装に要求される
密着性に優れ、平坦性の高い微細配線を、容易な操作
で、低コストで形成することができるセラミックス回路
基板の製造方法を提供することを目的としている。The present invention has been made in view of the above problems, and forms fine wiring having excellent adhesion and high flatness required for mounting by TAB or flip chip with easy operation and at low cost. It is an object of the present invention to provide a method of manufacturing a ceramics circuit board that can be manufactured.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に本発明に係るセラミックス回路基板の製造方法(以
下、第1のセラミックス回路基板の製造方法と記す)
は、セラミックス基板上に銅粒子を主成分とする導体ペ
ーストを1回又は複数回塗布する工程と、該銅導体ペー
ストを塗布したセラミックス基板を焼成してセラミック
ス基板上に銅導体層を形成する工程と、該銅導体層を研
磨処理する工程と、研磨処理の施された前記銅導体層上
に所定パターンのレジスト膜を形成した後、エッチング
処理して回路形成を行う工程とを含んでいることを特徴
としている。In order to achieve the above object, a method of manufacturing a ceramic circuit board according to the present invention (hereinafter referred to as a first method of manufacturing a ceramic circuit board).
Is a step of applying a conductor paste containing copper particles as a main component onto the ceramic substrate once or a plurality of times, and a step of firing the ceramic substrate coated with the copper conductor paste to form a copper conductor layer on the ceramic substrate. And a step of polishing the copper conductor layer, and a step of forming a resist film having a predetermined pattern on the copper conductor layer subjected to the polishing treatment and then performing an etching treatment to form a circuit. Is characterized by.
【0012】また本発明に係るセラミックス回路基板の
製造方法(以下、第2のセラミックス回路基板の製造方
法と記す)は、セラミックス基板上に銅粒子を主成分と
する導体ペーストを塗布する工程と、該銅導体ペースト
を塗布したセラミックス基板を焼成してセラミックス基
板上に銅導体層を形成する工程と、該銅導体層上に所定
パターンのレジスト膜を形成した後、エッチング処理す
る工程と、エッチング処理の施された前記銅導体層に金
属メッキ層を形成する工程とを含んでいることを特徴と
している。A method of manufacturing a ceramics circuit board according to the present invention (hereinafter referred to as a second method of manufacturing a ceramics circuit board) comprises a step of applying a conductor paste containing copper particles as a main component on the ceramics substrate. A step of firing a ceramics substrate coated with the copper conductor paste to form a copper conductor layer on the ceramics substrate, a step of forming a resist film having a predetermined pattern on the copper conductor layer, and an etching treatment, and an etching treatment And a step of forming a metal plating layer on the copper conductor layer.
【0013】まず本発明の第1のセラミックス回路基板
の製造方法についてより詳細に説明する。第1のセラミ
ックス回路基板の製造方法においては、最初にセラミッ
クス基板上に銅粒子を主成分とする導体ペーストを1回
又は複数回塗布する。First, the first ceramic circuit board manufacturing method of the present invention will be described in more detail. In the first method for manufacturing a ceramics circuit board, first, a conductor paste containing copper particles as a main component is applied once or plural times onto the ceramics board.
【0014】前記セラミックス基板としては、アルミナ
基板の他に、例えば窒化アルミニウム基板、ガラス−セ
ラミックス基板等が挙げられる。前記工程で使用する前
記銅導体ペーストとしては、粒径0.5〜10μmの銅
粒子100重量部、ガラス粒子1〜5重量部、有機液体
ビヒクル10〜20重量部から構成される導体ペースト
が好ましい。前記銅粒子の粒径が0.5μm未満の場合
は銅粉末がかさ高くなってペースト中の銅粒子の量が低
下し、また前記銅粒子の粒径が10μmを超えた場合は
ペーストの印刷性が低下する。前記ガラス粒子は銅導体
層をセラミックス基板に接着する作用があり、前記ガラ
ス粒子が銅粒子100重量部に対し1重量部未満の場合
は接着性が低くなり、5重量部を超えた場合は銅導体層
のハンダに対する濡れ性が低下する。前記有機液体ビヒ
クルは溶剤に対し3〜40重量%程度の樹脂を溶解した
ものであり、前記有機液体ビヒクルが銅粒子100重量
部に対して10重量部未満の場合はペーストの印刷性が
低下し、20重量部を超えた場合は焼成工程における樹
脂の燃焼焼失が不十分となる。前記樹脂としては、例え
ばエチルセルロース、アクリル樹脂、メタクリル樹脂等
が挙げられ、前記溶剤としては、例えばテルピネオール
等が挙げられる。As the ceramic substrate, in addition to the alumina substrate, for example, an aluminum nitride substrate, a glass-ceramic substrate, etc. may be mentioned. The copper conductor paste used in the above step is preferably a conductor paste composed of 100 parts by weight of copper particles having a particle size of 0.5 to 10 μm, 1 to 5 parts by weight of glass particles, and 10 to 20 parts by weight of an organic liquid vehicle. . When the particle size of the copper particles is less than 0.5 μm, the copper powder becomes bulky and the amount of the copper particles in the paste decreases, and when the particle size of the copper particles exceeds 10 μm, the printability of the paste is obtained. Is reduced. The glass particles have a function of adhering the copper conductor layer to the ceramic substrate. When the glass particles are less than 1 part by weight with respect to 100 parts by weight of the copper particles, the adhesion is low, and when the glass particles are more than 5 parts by weight, the copper particles are The wettability of the conductor layer with respect to solder decreases. The organic liquid vehicle is a solvent in which about 3 to 40% by weight of a resin is dissolved in a solvent. When the amount of the organic liquid vehicle is less than 10 parts by weight based on 100 parts by weight of copper particles, the printability of the paste is deteriorated. If it exceeds 20 parts by weight, the burning and burning of the resin in the firing step becomes insufficient. Examples of the resin include ethyl cellulose, acrylic resin, methacrylic resin and the like, and examples of the solvent include terpineol and the like.
【0015】前記銅導体ペーストの前記セラミックス基
板への塗布方法としては、通常の導体層用スクリーンに
よりベタ印刷する方法が用いられる。従って、塗布操作
は極めて容易である。塗布を複数回行う場合は、ベタ印
刷を行った後、適度の時間放置して塗布面をレベリング
させ、さらに乾燥させた後に、再度、前記工程で形成さ
れた塗布面にベタ印刷すればよい。ここで、レベリング
とは塗布面を水平な状態で放置することにより平坦化す
る工程をいい、放置時間は10分程度が好ましい。ま
た、塗布面を乾燥させることにより、前記導体ペースト
中の液体成分を蒸発させ、前記導電粒子を前記セラミッ
クス基板上に固定する。乾燥条件としては、通常120
℃で10分程度加熱する条件が好ましい。前記操作によ
り形成される塗布膜の膜厚は20〜50μmが好まし
い。塗布膜の膜厚が20μm未満の場合は、次の研磨工
程にて、セラミックス基板の反りに起因する凹凸の凸部
上の銅導体層が摩耗により消失する場合があり、また塗
布膜の導体層が50μmを超えた場合は、塗布する導体
ペーストの量が多くなりすぎるため経済的に不利とな
る。As a method of applying the copper conductor paste to the ceramic substrate, a method of solid printing using a normal conductor layer screen is used. Therefore, the coating operation is extremely easy. In the case of applying the coating a plurality of times, after performing solid printing, the coating surface may be left for an appropriate time to level the coating surface, and further dried, and then solid printing may be performed again on the coating surface formed in the above step. Here, the leveling means a step of flattening by leaving the coated surface in a horizontal state, and the leaving time is preferably about 10 minutes. Further, by drying the coated surface, the liquid component in the conductor paste is evaporated and the conductive particles are fixed on the ceramic substrate. The drying condition is usually 120
It is preferable to heat at 10 ° C. for about 10 minutes. The thickness of the coating film formed by the above operation is preferably 20 to 50 μm. When the thickness of the coating film is less than 20 μm, the copper conductor layer on the convex portions of the irregularities due to the warp of the ceramic substrate may disappear due to abrasion in the next polishing step, and the conductor layer of the coating film may be lost. When it exceeds 50 μm, the amount of the conductor paste to be applied becomes too large, which is economically disadvantageous.
【0016】次に、前記銅導体ペーストを塗布した前記
セラミックス基板を焼成して該セラミックス基板上に銅
導体層を形成する。焼成条件は、窒素雰囲気下、焼成温
度600〜900℃が好ましい。昇温及び焼成後の冷却
の条件は、通常の条件であれば特に問題ない。Next, the ceramic substrate coated with the copper conductor paste is fired to form a copper conductor layer on the ceramic substrate. The firing conditions are preferably a firing temperature of 600 to 900 ° C. under a nitrogen atmosphere. The conditions for raising the temperature and cooling after firing are not particularly limited as long as they are normal conditions.
【0017】次に、前記焼成工程により前記セラミック
ス基板上に形成した前記銅導体層よりなるベタ厚膜を研
磨処理する。該研磨処理は、1500番の研磨紙を用い
た研磨より始め、順次、目の細かい研磨紙を使用してい
き、最終的にはバフを用いた仕上げ研磨を行い、銅導体
層の膜厚を約5μm程度になるまで研磨することにより
行う。この研磨処理により銅導体層の表面は、その凹凸
が約±0.5μm以下に平坦化される。前記研磨処理に
より平坦化された銅導体層は、TAB方式やフリップチ
ップ方式によるチップの実装が充分に可能となる。さら
に、この研磨処理工程によりポアやピンホール等が無く
なり、銅導体層の表層部は緻密化される。従って、研磨
処理の施された銅導体層の表層にハンダを付けた状態で
高温エージングしても、前記銅導体層が緻密化されてい
るため、ハンダが前記銅導体層と前記セラミックス基板
の接合界面にまで侵入することはなく、前記銅導体層の
前記セラミックス基板に対する接着性の低下を防ぐこと
ができる。Next, the solid thick film made of the copper conductor layer formed on the ceramic substrate in the firing step is polished. The polishing treatment starts with polishing using No. 1500 polishing paper, sequentially using finely-divided polishing paper, and finally performs final polishing using a buff to reduce the thickness of the copper conductor layer. It is performed by polishing until it becomes about 5 μm. By this polishing treatment, the unevenness of the surface of the copper conductor layer is flattened to about ± 0.5 μm or less. The copper conductor layer flattened by the polishing process can be sufficiently mounted on the chip by the TAB method or the flip chip method. Further, this polishing process eliminates pores, pinholes, etc. and densifies the surface layer portion of the copper conductor layer. Therefore, even when high-temperature aging is performed in a state where the surface of the polished copper conductor layer is soldered, the copper conductor layer is densified, so that the solder joins the copper conductor layer and the ceramic substrate. It is possible to prevent the copper conductor layer from adhering to the ceramic substrate from being lowered without penetrating to the interface.
【0018】次に、研磨処理を施された前記銅導体層上
に所定パターンのレジスト膜を形成した後、エッチング
処理して回路形成を行う。前記レジスト膜は、公知のレ
ジスト膜で、後工程のエッチング処理工程に耐え得るも
のであればとくに限定されない。またレジストの塗布
は、スピンコート法、ロールコート法等の塗布方法を用
いて行うことができる。さらにレジスト膜への露光・現
象工程も通常のプロセスにより行うことができる。例え
ば、前記露光はコンタクト方式、プロキシミティ方式を
採用することができ、現像は所定の現像液にて処理す
る。Next, a resist film having a predetermined pattern is formed on the polished copper conductor layer, and then an etching process is performed to form a circuit. The resist film is a known resist film, and is not particularly limited as long as it can withstand a post-etching process. The resist can be applied by using a coating method such as a spin coating method or a roll coating method. Further, the exposure / phenomenon process of the resist film can be performed by a normal process. For example, a contact method or a proximity method can be adopted for the exposure, and development is performed with a predetermined developing solution.
【0019】前記レジスト膜の現像処理後の前記銅導体
層のエッチングは、例えば塩化第2鉄、塩化第2銅等を
主成分とする公知のエッチング液を使用して、公知の方
法により行うことができる。The etching of the copper conductor layer after the development treatment of the resist film is performed by a known method using a known etching solution containing, for example, ferric chloride, cupric chloride or the like as a main component. You can
【0020】なお、前記方法により形成した銅の微細配
線上に、酸化防止等の目的で金、ニッケル等の金属を2
〜5μm程度の厚さにメッキしてもよい。On the fine copper wiring formed by the above method, a metal such as gold or nickel is deposited for the purpose of preventing oxidation.
You may plate to a thickness of about 5 μm.
【0021】上記した本発明の第1のセラミックス回路
基板の製造方法により、容易な操作、及び低コストで、
セラミックス回路基板上に平坦性、接着性に優れた微細
配線を形成することができる。By the above-mentioned first method for manufacturing a ceramics circuit board of the present invention, easy operation and low cost,
It is possible to form fine wiring having excellent flatness and adhesiveness on the ceramic circuit board.
【0022】次に、本発明の第2のセラミックス回路基
板の製造方法について説明する。第2のセラミックス回
路基板の製造方法においても、まずセラミックス基板上
に銅粒子を主成分とする導体ペーストを塗布する。用い
るセラミックス基板、銅導体ペーストは、第1のセラミ
ックス回路基板の製造方法と同様である。また銅導体ペ
ーストの塗布方法も、本方法においては通常塗布を一回
だけ行うのが異なる他は、第1のセラミックス回路基板
の製造方法と同様である。前記操作により形成される塗
布膜の膜厚は10〜20μmが好ましい。塗布膜の膜厚
が10μm未満の場合は、塗布膜にポアが生じやすくな
り、また塗布膜の膜厚が20μmを超えた場合は、塗布
膜の表面の凹凸が大きくなりすぎて好ましくない。Next, a method of manufacturing the second ceramics circuit board of the present invention will be described. Also in the second ceramic circuit board manufacturing method, first, a conductor paste containing copper particles as a main component is applied onto the ceramic board. The ceramic substrate and copper conductor paste used are the same as those used in the first ceramic circuit board manufacturing method. The method of applying the copper conductor paste is also the same as the method of manufacturing the first ceramics circuit board, except that the application is usually performed only once in this method. The thickness of the coating film formed by the above operation is preferably 10 to 20 μm. When the thickness of the coating film is less than 10 μm, pores are likely to occur in the coating film, and when the thickness of the coating film exceeds 20 μm, the unevenness of the surface of the coating film becomes too large, which is not preferable.
【0023】次に、前記銅導体ペーストを塗布した前記
セラミックス基板を第1のセラミックス回路基板の製造
方法と同様に焼成して前記セラミックス基板上に銅導体
層を形成する。Next, the ceramic substrate coated with the copper conductor paste is fired in the same manner as in the first ceramic circuit board manufacturing method to form a copper conductor layer on the ceramic substrate.
【0024】次に、形成された前記銅導体層上に所定パ
ターンのレジスト膜を形成した後、エッチング処理す
る。前記工程においても、第1のセラミックス回路基板
の製造方法において、研磨処理の施された前記銅導体層
上に所定パターンのレジスト膜を形成した後、エッチン
グ処理して回路形成を行う工程と同様の方法及び条件を
用いることができる。この工程により、銅の微細配線が
形成される。Next, after forming a resist film having a predetermined pattern on the formed copper conductor layer, etching treatment is performed. Also in the above-mentioned step, the same step as the step of forming a circuit by etching after forming a resist film having a predetermined pattern on the polished copper conductor layer in the first ceramic circuit board manufacturing method is performed. Methods and conditions can be used. By this step, fine copper wiring is formed.
【0025】次に、エッチング処理が施されて微細配線
パターンが形成された銅導体層に金属メッキ層を形成す
る。メッキ層形成に用いられる金属は特に制限されない
が、例えば導電性、安定性の点から銅又は金等が好まし
い。またメッキ層形成の方法は、電解メッキ法、無電解
メッキ法のどちらの方法を採用してもよい。このメッキ
処理工程によりセラミックス基板上の銅導体層の表面の
凹凸が約±0.5μm以下に平坦化される。前記メッキ
処理により平坦化された銅導体層は、TAB方式および
フリップチップ方式によるチップの実装が充分に可能と
なる。さらに、前記メッキ処理工程によりポアやピンホ
ール等がなくなり、前記銅導体層の表層部は緻密化され
るので、銅導体層の表層にハンダを付けた状態で高温エ
ージングしても、ハンダが前記銅導体層と前記セラミッ
クス基板の接合界面にまで侵入することはなく、銅導体
層のセラミックス基板に対する接着性の低下を防ぐこと
ができる。Next, a metal plating layer is formed on the copper conductor layer on which the fine wiring pattern has been formed by etching. The metal used for forming the plating layer is not particularly limited, but for example, copper or gold is preferable from the viewpoint of conductivity and stability. As a method for forming the plating layer, either an electrolytic plating method or an electroless plating method may be adopted. By this plating process, the unevenness on the surface of the copper conductor layer on the ceramic substrate is flattened to about ± 0.5 μm or less. The copper conductor layer flattened by the plating process enables sufficient mounting of chips by the TAB method and the flip chip method. Furthermore, since the pores and pinholes are eliminated by the plating process and the surface layer portion of the copper conductor layer is densified, even if the surface of the copper conductor layer is subjected to high temperature aging with solder, the solder is It is possible to prevent the adhesive property of the copper conductor layer from adhering to the ceramic substrate from being lowered without penetrating to the bonding interface between the copper conductor layer and the ceramic substrate.
【0026】上記した本発明の第2のセラミックス回路
基板の製造方法により、容易な操作、及び低コストで、
セラミックス回路基板上に平坦性、接着性に優れた微細
配線を形成することができる。By the second method for manufacturing a ceramics circuit board according to the present invention, the operation is easy and the cost is low.
It is possible to form fine wiring having excellent flatness and adhesiveness on the ceramic circuit board.
【0027】[0027]
【作用】本発明に係る第1のセラミックス回路基板の製
造方法によれば、セラミックス基板上に銅粒子を主成分
とする導体ペーストを1回又は複数回塗布する工程と、
該銅導体ペーストを塗布したセラミックス基板を焼成し
てセラミックス基板上に銅導体層を形成する工程と、該
銅導体層を研磨処理する工程と、研磨処理の施された前
記銅導体層上に所定パターンのレジスト膜を形成した
後、エッチング処理して回路形成を行う工程とを含んで
いるので、前記銅導体ペーストの塗布及び焼成により前
記基板と密着性の高い銅導体層が形成され、前記研磨処
理工程により銅導体層の表面の凹凸の差が約±0.5μ
m以下と改善され、また前記研磨処理工程により銅導体
層が緻密化されるので、はんだ付けした際にも密着性が
低下しない。According to the first method for manufacturing a ceramics circuit board according to the present invention, a step of applying a conductor paste containing copper particles as a main component to the ceramics substrate once or a plurality of times,
A step of firing a ceramics substrate coated with the copper conductor paste to form a copper conductor layer on the ceramics substrate; a step of polishing the copper conductor layer; and a predetermined step on the polished copper conductor layer. Since the step of forming a resist film having a pattern and performing a circuit formation by etching is included, a copper conductor layer having high adhesion to the substrate is formed by applying and firing the copper conductor paste, and the polishing is performed. The difference in unevenness on the surface of the copper conductor layer is about ± 0.5μ depending on the treatment process.
m or less, and since the copper conductor layer is densified by the polishing process, the adhesiveness does not decrease even when soldering.
【0028】また本発明に係る第2のセラミックス回路
基板の製造方法によれば、セラミックス基板上に銅粒子
を主成分とする導体ペーストを塗布する工程と、該銅導
体ペーストを塗布したセラミックス基板を焼成してセラ
ミックス基板上に銅導体層を形成する工程と、該銅導体
層上に所定パターンのレジスト膜を形成した後、エッチ
ング処理する工程と、エッチング処理の施された前記銅
導体層に金属メッキ層を形成する工程とを含んでいるの
で、前記銅導体ペーストの塗布及び焼成により前記基板
と密着性の高い銅導体層が形成され、前記メッキ処理工
程により銅導体層の平坦性が約±0.5μm以下と改善
され、また前記メッキ処理工程により銅導体層が緻密化
されるので、はんだ付けした際にも密着性が低下しな
い。Further, according to the second method for manufacturing a ceramics circuit board according to the present invention, a step of applying a conductor paste containing copper particles as a main component on the ceramics substrate and a ceramics board applied with the copper conductor paste are provided. A step of firing to form a copper conductor layer on the ceramics substrate, a step of forming a resist film having a predetermined pattern on the copper conductor layer, and an etching treatment, and a step of etching the copper conductor layer with a metal Since it includes a step of forming a plating layer, a copper conductor layer having high adhesion to the substrate is formed by applying and firing the copper conductor paste, and the flatness of the copper conductor layer is about ± The thickness is improved to 0.5 μm or less, and the copper conductor layer is densified by the plating process, so that the adhesiveness does not decrease even when soldering.
【0029】[0029]
【実施例及び比較例】以下、本発明に係るセラミックス
回路基板の製造方法の実施例及び比較例を説明する。EXAMPLES AND COMPARATIVE EXAMPLES Examples and comparative examples of the method for manufacturing a ceramic circuit board according to the present invention will be described below.
【0030】[実施例1]粒径2μmの銅粉末100重
量部、ガラスフリット2重量部、エチルセルロースをテ
ルピネオールに溶解したビヒクル13重量部を3本ロー
ルにて混練して導体ペーストを調製した。次に該導体ペ
ーストを用い、そのサイズが60mm×60mmのアルミナ
焼結基板全面に、ステンレスメッシュを通じてスクリー
ン印刷した。このアルミナ基板の表面凹凸の差は10μ
mであった。印刷後のアルミナ基板を10分間レベリン
グ処理し、次に120℃で10分間乾燥させた後、再度
印刷、レベリング処理、乾燥の工程を繰り返し、印刷塗
布層の厚さを30μmとした。なお、アルミナ基板上に
形成した塗布層の厚さは、前記基板の凹凸の凸部の最も
高い部分を基準として表面粗さ計(東京精密製 サーフ
コム112B型)により測定している。Example 1 100 parts by weight of a copper powder having a particle size of 2 μm, 2 parts by weight of glass frit, and 13 parts by weight of a vehicle in which ethyl cellulose was dissolved in terpineol were kneaded with a three-roll to prepare a conductor paste. Next, the conductor paste was screen-printed on the entire surface of the alumina sintered substrate having a size of 60 mm × 60 mm through a stainless mesh. The difference in surface roughness of this alumina substrate is 10μ
It was m. The printed alumina substrate was subjected to a leveling treatment for 10 minutes and then dried at 120 ° C. for 10 minutes, and then the steps of printing, leveling treatment and drying were repeated again to make the thickness of the printing coating layer 30 μm. The thickness of the coating layer formed on the alumina substrate is measured by a surface roughness meter (Surfcom 112B type, manufactured by Tokyo Seimitsu Co., Ltd.) with reference to the highest convex portion of the unevenness of the substrate.
【0031】次に前記工程で塗布層の形成されたアルミ
ナ基板を窒素雰囲気下、30分で900℃まで昇温し、
900℃で10分間保持した後、30分で室温まで冷却
する条件で焼成処理を行った。前記焼成工程により形成
された銅導体層の表面の凹凸は約±3μmであった。Next, the alumina substrate on which the coating layer was formed in the above step was heated to 900 ° C. in a nitrogen atmosphere for 30 minutes,
After holding at 900 ° C. for 10 minutes, firing treatment was performed under the condition of cooling to room temperature in 30 minutes. The unevenness of the surface of the copper conductor layer formed by the firing process was about ± 3 μm.
【0032】焼成後のセラミックス基板上の銅導体層の
表面研磨処理は、最初に1500番の研磨紙で研磨後、
順次、目の細かい研磨紙で研磨していき、最終的にバフ
研磨行って仕上げた。この研磨工程で銅導体層表面の凹
凸の差は±0.5μm以下になり、銅導体層の厚さは約
5μmとなった。なお、この研磨工程において、銅導体
層が摩耗により消失した箇所はなかった。For the surface polishing treatment of the copper conductor layer on the ceramics substrate after firing, first polishing with a No. 1500 polishing paper,
Sequentially, polishing was performed with fine-grained polishing paper, and finally buffing was performed to finish. In this polishing step, the difference between the irregularities on the surface of the copper conductor layer was ± 0.5 μm or less, and the thickness of the copper conductor layer was about 5 μm. In this polishing step, there was no part where the copper conductor layer disappeared due to wear.
【0033】研磨処理の終了した銅導体層にレジスト膜
をスピンコーターにて塗布し、フォトマスクをレジスト
膜に接触させて露光し、所定のパターンに現像した。A resist film was applied to the copper conductor layer after the polishing treatment by a spin coater, a photomask was brought into contact with the resist film, exposed to light, and developed into a predetermined pattern.
【0034】次に、塩化第2鉄を主成分とするエッチン
グ液にて銅導体層をエッチングして、所定の銅配線パタ
ーンを形成し、最後に回路形成された銅導体層上のレジ
ストを剥離液にて除去した。以上のプロセスにより、線
幅20μmの銅微細回路配線を形成することができた。Next, the copper conductor layer is etched with an etching solution containing ferric chloride as a main component to form a predetermined copper wiring pattern, and finally the resist on the copper conductor layer on which a circuit is formed is peeled off. It was removed with liquid. By the above process, a copper fine circuit wiring having a line width of 20 μm could be formed.
【0035】銅導体層の接着強度は、下記のいわゆるピ
ール法による引張り試験にて測定した。まずアルミナ基
板上にタテヨコ2mm×2mm□の形状に銅導体層を上記プ
ロセスにより形成し、230±3℃の温度に維持した6
3%Sn−37%Pbハンダ槽に3±0.5秒間浸漬し
た後、その上に0.6mmφスズメッキ銅線をハンダゴテ
にてハンダ付けした。次に、スズメッキ銅線を被膜端部
より1mmの位置で90°曲げて基板と垂直な状態にし、
前記基板を固定した状態で引っ張り試験機により10cm
/min の速度でスズメッキ銅線を引っ張り、スズメッキ
銅線が前記基板から剥れたときの接着強度を測定し、接
着強度の値とした。前記接着強度の測定は、ハンダ付け
直後(初期接着強度)、および150℃で1000時間
エージングした後(エージング後の接着強度)の二種類
の条件を設定して行った。その結果、初期接着強度は3
kg/4mm2 、エージング後の接着強度は2.7kg/4mm
2と高い値が得られた。The adhesive strength of the copper conductor layer was measured by the following tensile test by the so-called peel method. First, a copper conductor layer was formed on the alumina substrate in the shape of 2 mm × 2 mm square by the above process, and the temperature was maintained at 230 ± 3 ° C. 6
After immersing in a 3% Sn-37% Pb solder bath for 3 ± 0.5 seconds, a 0.6 mmφ tin-plated copper wire was soldered on it with a soldering iron. Next, bend the tin-plated copper wire 90 ° at a position 1 mm from the end of the coating to make it perpendicular to the substrate,
10cm by tensile tester with the substrate fixed
The tin-plated copper wire was pulled at a speed of / min, and the adhesive strength when the tin-plated copper wire was peeled from the substrate was measured and used as the adhesive strength value. The measurement of the adhesive strength was carried out by setting two kinds of conditions immediately after soldering (initial adhesive strength) and after aging at 150 ° C. for 1000 hours (adhesive strength after aging). As a result, the initial adhesive strength is 3
kg / 4mm 2 , adhesive strength after aging is 2.7kg / 4mm
A value as high as 2 was obtained.
【0036】[比較例1]銅導体ペーストを塗布したセ
ラミックス基板を焼成してセラミックス基板上に銅導体
層を形成した後、該銅導体層の研磨処理を行わなかった
他は実施例1と同様の方法を実施し、銅の微細配線を形
成したところ、銅導体層表層の荒さは±3μmと荒く、
エージング後の接着強度も0.5kg/4mm2 と低かっ
た。[Comparative Example 1] Similar to Example 1 except that a ceramics substrate coated with a copper conductor paste was fired to form a copper conductor layer on the ceramics substrate, and then the copper conductor layer was not polished. When copper fine wiring was formed by carrying out the method of No. 3, the roughness of the copper conductor layer surface layer was as rough as ± 3 μm,
The adhesive strength after aging was as low as 0.5 kg / 4 mm 2 .
【0037】[実施例2]実施例1と同様のアルミナ焼
結基板を用い、前記基板全面に実施例1と同様に導体ペ
ーストをスクリーン印刷した。このアルミナ基板表面の
凹凸の差は10μmであった。導体ペースト印刷後のア
ルミナ基板を10分間レベリング処理し、次に120℃
で10分間乾燥させた。印刷塗布層の厚さは10μmで
あった。[Example 2] The same alumina sintered substrate as in Example 1 was used, and the conductor paste was screen-printed on the entire surface of the substrate in the same manner as in Example 1. The difference in the unevenness on the surface of the alumina substrate was 10 μm. The alumina substrate after printing the conductor paste is leveled for 10 minutes and then at 120 ° C.
And dried for 10 minutes. The thickness of the print coating layer was 10 μm.
【0038】次に前記工程で塗布層の形成されたアルミ
ナ基板を、実施例1と同様に焼成処理を行ったところ、
形成された銅導体層の表面の凹凸の差は約±3μmであ
った。Next, the alumina substrate on which the coating layer was formed in the above step was subjected to a firing treatment in the same manner as in Example 1,
The difference in unevenness on the surface of the formed copper conductor layer was about ± 3 μm.
【0039】焼成後のセラミックス基板上の銅導体層を
エッチング処理して所定パターンの回路を形成する方法
も実施例1と同様に行った。このプロセスにより、線幅
20μmの銅微細配線が形成できた。A method of forming a circuit having a predetermined pattern by etching the copper conductor layer on the ceramic substrate after firing was also carried out in the same manner as in Example 1. By this process, a copper fine wiring having a line width of 20 μm could be formed.
【0040】次に該銅微細配線上に新たな銅導体層を電
解メッキ法にて3μmの厚さに形成した。前記電解メッ
キは、CuSO4 ・5H2 Oを75g/L、濃硫酸を1
70g/L、塩素イオンを60ppm含有し、さらに光
沢剤を含有するメッキ液を用い、電流密度1.5A/d
m2 、通電時間30分の条件で行った。Next, a new copper conductor layer having a thickness of 3 μm was formed on the copper fine wiring by electrolytic plating. The electrolytic plating is CuSO 4 .5H 2 O 75 g / L and concentrated sulfuric acid 1
70 g / L, 60 ppm of chlorine ions, and a plating solution containing a brightening agent, current density of 1.5 A / d
It was conducted under the conditions of m 2 and an energization time of 30 minutes.
【0041】このメッキ処理の施された銅導体層よりな
る銅微細配線表面の凹凸は±0.5μm以下と極めて平
坦性の高いものであった。The unevenness of the surface of the copper fine wiring made of the plated copper conductor layer was ± 0.5 μm or less, which was extremely flat.
【0042】また、上記銅配線の接着強度を、実施例1
と同様にピール法による引っ張り試験にて測定した。そ
の結果、初期接着強度は3kg/4mm2 、エージング後の
接着強度は2.7kg/4mm2 と高い値が得られた。In addition, the adhesive strength of the above-mentioned copper wiring was measured according to the first embodiment.
In the same manner as above, the tensile test was performed by the peel method. As a result, initial adhesive strength is 3 kg / 4 mm 2, the adhesive strength after aging was obtained as high as 2.7 kg / 4 mm 2.
【0043】[比較例2]メッキ処理を行わなかった他
は実施例2と同様の方法を実施し、銅の微細配線を形成
したところ、銅導体層表層の荒さは±3μmと荒く、エ
ージング後の接着強度も0.5kg/4mm2 と低かった。[Comparative Example 2] A fine copper wiring was formed in the same manner as in Example 2 except that the plating treatment was not performed. The surface roughness of the copper conductor layer was as rough as ± 3 μm. Also had a low adhesive strength of 0.5 kg / 4 mm 2 .
【0044】[0044]
【発明の効果】以上詳述したように本発明に係る第1の
セラミックス回路基板の製造方法にあっては、セラミッ
クス基板上に銅粒子を主成分とする導体ペーストを1回
又は複数回塗布する工程と、該銅導体ペーストを塗布し
たセラミックス基板を焼成してセラミックス基板上に銅
導体層を形成する工程と、該銅導体層を研磨処理する工
程と、研磨処理の施された前記銅導体層上に所定パター
ンのレジスト膜を形成した後、エッチング処理して回路
形成を行う工程とを含んでいるので、容易な操作、及び
低コストで、セラミックス回路基板上に平坦性、接着性
に優れた微細配線を形成することができる。As described above in detail, in the first method for manufacturing a ceramic circuit board according to the present invention, the conductive paste containing copper particles as a main component is applied to the ceramic board once or plural times. A step, a step of firing a ceramic substrate coated with the copper conductor paste to form a copper conductor layer on the ceramic substrate, a step of polishing the copper conductor layer, and the copper conductor layer subjected to the polishing treatment Since it includes a step of forming a circuit film by etching after forming a resist film having a predetermined pattern on the ceramic circuit board, it has excellent flatness and adhesiveness at easy operation and low cost. Fine wiring can be formed.
【0045】また本発明に係る第2のセラミックス回路
基板の製造方法にあっては、セラミックス基板上に銅粒
子を主成分とする導体ペーストを塗布する工程と、該銅
導体ペーストを塗布したセラミックス基板を焼成してセ
ラミックス基板上に銅導体層を形成する工程と、該銅導
体層上に所定パターンのレジスト膜を形成した後、エッ
チング処理する工程と、エッチング処理の施された前記
銅導体層に金属メッキ層を形成する工程とを含んでいる
ので、第1のセラミックス基板の製造方法と同様に容易
な操作、及び低コストで、セラミックス回路基板上に平
坦性、接着性に優れた微細配線を形成することができ
る。Further, in the second method for manufacturing a ceramic circuit board according to the present invention, a step of applying a conductor paste containing copper particles as a main component on the ceramic substrate, and a ceramic board applied with the copper conductor paste To form a copper conductor layer on the ceramics substrate by firing, a step of forming a resist film having a predetermined pattern on the copper conductor layer, and then performing an etching process, and the etching of the copper conductor layer. Since it includes a step of forming a metal plating layer, fine wiring excellent in flatness and adhesiveness can be formed on a ceramic circuit board with the same easy operation and low cost as in the first ceramic substrate manufacturing method. Can be formed.
【0046】従って、本発明に係る上記二つの製造方法
により得られたセラミックス回路基板は、セラミックス
回路基板のマルチチップ化、高密度実装化に好適な回路
基板として極めて有用である。Therefore, the ceramic circuit board obtained by the above two manufacturing methods according to the present invention is very useful as a circuit board suitable for multi-chip and high-density mounting of the ceramic circuit board.
Claims (2)
る導体ペーストを1回又は複数回塗布する工程と、該銅
導体ペーストを塗布したセラミックス基板を焼成してセ
ラミックス基板上に銅導体層を形成する工程と、該銅導
体層を研磨処理する工程と、研磨処理の施された前記銅
導体層上に所定パターンのレジスト膜を形成した後、エ
ッチング処理して回路形成を行う工程とを含んでいるこ
とを特徴とするセラミックス回路基板の製造方法。1. A step of applying a conductor paste containing copper particles as a main component onto a ceramic substrate once or a plurality of times, and firing the ceramic substrate coated with the copper conductor paste to form a copper conductor layer on the ceramic substrate. A step of forming, a step of polishing the copper conductor layer, and a step of forming a resist film having a predetermined pattern on the polished copper conductor layer and then performing an etching process to form a circuit. A method for manufacturing a ceramics circuit board, characterized by being formed.
る導体ペーストを塗布する工程と、該銅導体ペーストを
塗布したセラミックス基板を焼成してセラミックス基板
上に銅導体層を形成する工程と、該銅導体層上に所定パ
ターンのレジスト膜を形成した後、エッチング処理する
工程と、エッチング処理の施された前記銅導体層に金属
メッキ層を形成する工程とを含んでいることを特徴とす
るセラミックス回路基板の製造方法。2. A step of applying a conductor paste containing copper particles as a main component on a ceramic substrate, and a step of firing the ceramic substrate coated with the copper conductor paste to form a copper conductor layer on the ceramic substrate. It is characterized by including a step of forming a resist film having a predetermined pattern on the copper conductor layer, and then performing an etching treatment, and a step of forming a metal plating layer on the etched copper conductor layer. Manufacturing method of ceramics circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP75793A JPH06204645A (en) | 1993-01-06 | 1993-01-06 | Ceramic circuit board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP75793A JPH06204645A (en) | 1993-01-06 | 1993-01-06 | Ceramic circuit board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06204645A true JPH06204645A (en) | 1994-07-22 |
Family
ID=11482568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP75793A Pending JPH06204645A (en) | 1993-01-06 | 1993-01-06 | Ceramic circuit board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06204645A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258214A (en) * | 2007-03-31 | 2008-10-23 | Sumitomo Metal Electronics Devices Inc | Multilayer wiring board for mounting light-emitting device, and its manufacturing method |
JP2009295661A (en) * | 2008-06-03 | 2009-12-17 | Sumitomo Metal Electronics Devices Inc | Ceramic wiring board and its manufacturing method |
JP2010278410A (en) * | 2009-04-30 | 2010-12-09 | Mitsuboshi Belting Ltd | Method of forming conductor pattern and electronic circuit board |
JP2012142318A (en) * | 2010-12-28 | 2012-07-26 | Mitsuboshi Belting Ltd | Manufacturing method of pattern substrate |
CN116477963A (en) * | 2023-04-18 | 2023-07-25 | 福建华清电子材料科技有限公司 | Method for producing ceramic copper-clad substrate with pins by using porous ceramic |
CN119815704A (en) * | 2024-12-24 | 2025-04-11 | 北京工业大学 | A method for preparing a copper-clad ceramic substrate |
-
1993
- 1993-01-06 JP JP75793A patent/JPH06204645A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258214A (en) * | 2007-03-31 | 2008-10-23 | Sumitomo Metal Electronics Devices Inc | Multilayer wiring board for mounting light-emitting device, and its manufacturing method |
JP2009295661A (en) * | 2008-06-03 | 2009-12-17 | Sumitomo Metal Electronics Devices Inc | Ceramic wiring board and its manufacturing method |
JP2010278410A (en) * | 2009-04-30 | 2010-12-09 | Mitsuboshi Belting Ltd | Method of forming conductor pattern and electronic circuit board |
JP2012142318A (en) * | 2010-12-28 | 2012-07-26 | Mitsuboshi Belting Ltd | Manufacturing method of pattern substrate |
CN116477963A (en) * | 2023-04-18 | 2023-07-25 | 福建华清电子材料科技有限公司 | Method for producing ceramic copper-clad substrate with pins by using porous ceramic |
CN116477963B (en) * | 2023-04-18 | 2023-12-26 | 福建华清电子材料科技有限公司 | Method for producing ceramic copper-clad substrate with pins by using porous ceramic |
CN119815704A (en) * | 2024-12-24 | 2025-04-11 | 北京工业大学 | A method for preparing a copper-clad ceramic substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0895447A2 (en) | A circuit board, a method for manufacturing same, and a method of electroless plating | |
JPWO2012090647A1 (en) | Metallized substrate, metal paste composition, and method for producing metallized substrate | |
JPS6227393A (en) | Formation of copper film on ceramic substrate | |
JPH06204645A (en) | Ceramic circuit board manufacturing method | |
CN113950871B (en) | Printed wiring board and method for manufacturing the same | |
JP2836616B2 (en) | Method of forming conductor wiring pattern | |
JPH06224538A (en) | Manufacture of ceramic circuit board | |
JP3354221B2 (en) | Method of forming bump electrode | |
JPH04277406A (en) | copper conductor paste | |
JPH08306816A (en) | Electrode pad | |
JPH07283499A (en) | Composite substrate for electronic components | |
JP3760857B2 (en) | Method for manufacturing printed wiring board | |
JPS6347382A (en) | Production of nitride ceramic wiring board | |
JPH05129458A (en) | Ceramic substrate and manufacture thereof, and ceramic wiring board using said ceramic substrate | |
JP3024512B2 (en) | Method for activating electroless nickel-boron plating film | |
JP3991588B2 (en) | Method for manufacturing printed wiring board | |
KR940009173B1 (en) | Method of preparing a printed substrate | |
JPH0426560B2 (en) | ||
JPH10107394A (en) | Ceramic wiring board | |
JPH0722737A (en) | Wiring pattern formation method | |
JPH06169150A (en) | Ceramic wiring board and manufacture thereof | |
JP2849163B2 (en) | Manufacturing method of electronic circuit board | |
JPH06140733A (en) | Circuit board and manufacturing method thereof | |
JPH01209783A (en) | Ceramic circuit substrate and manufacture thereof | |
EP0254201A1 (en) | Method of metallizing ceramic substrates |