JPH06188524A - オーミック電極及びその形成方法並びに発光素子 - Google Patents
オーミック電極及びその形成方法並びに発光素子Info
- Publication number
- JPH06188524A JPH06188524A JP3274193A JP3274193A JPH06188524A JP H06188524 A JPH06188524 A JP H06188524A JP 3274193 A JP3274193 A JP 3274193A JP 3274193 A JP3274193 A JP 3274193A JP H06188524 A JPH06188524 A JP H06188524A
- Authority
- JP
- Japan
- Prior art keywords
- ohmic electrode
- type
- layer
- compound semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
- H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
- H10H20/8162—Current-blocking structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/823—Materials of the light-emitting regions comprising only Group II-VI materials, e.g. ZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 ＩＩ−ＶＩ族化合物半導体に対する、密着性
が良好で接触比抵抗が低いオーミック電極を実現する。 【構成】 ｐ型ＺｎＴｅ層２上にＰｄ膜３を最下層とす
る金属多層膜から成るオーミック電極を真空蒸着法など
により形成する。オーミック電極形成後に必要に応じて
１００〜３００℃の温度でアニールを行う。このように
して形成されるオーミック電極をＩＩ−ＶＩ族化合物半
導体を用いる半導体レーザーや発光ダイオードのｐ側の
オーミック電極として用いる。
が良好で接触比抵抗が低いオーミック電極を実現する。 【構成】 ｐ型ＺｎＴｅ層２上にＰｄ膜３を最下層とす
る金属多層膜から成るオーミック電極を真空蒸着法など
により形成する。オーミック電極形成後に必要に応じて
１００〜３００℃の温度でアニールを行う。このように
して形成されるオーミック電極をＩＩ−ＶＩ族化合物半
導体を用いる半導体レーザーや発光ダイオードのｐ側の
オーミック電極として用いる。
Description
【０００１】
【産業上の利用分野】この発明は、オーミック電極及び
その形成方法並びに発光素子に関し、特に、ｐ型ＺｎＴ
ｅなどのｐ型のＩＩ−ＶＩ族化合物半導体に対するオー
ミック電極及びその形成方法並びにこのオーミック電極
をｐ側の電極として用いた発光素子に関するものであ
る。
その形成方法並びに発光素子に関し、特に、ｐ型ＺｎＴ
ｅなどのｐ型のＩＩ−ＶＩ族化合物半導体に対するオー
ミック電極及びその形成方法並びにこのオーミック電極
をｐ側の電極として用いた発光素子に関するものであ
る。
【０００２】
【従来の技術】近年、ＺｎＳｅなどのＩＩ−ＶＩ族化合
物半導体を用いて青色ないし緑色発光が可能な発光素子
を実現する試みが活発に行われている。このようなＩＩ
−ＶＩ族化合物半導体を用いた発光素子においては、キ
ャリア濃度が比較的高いｐ型結晶が得られるＺｎＴｅを
ｐ側電極のコンタクト層（キャップ層とも呼ばれる）と
して使用することが注目を集めている。
物半導体を用いて青色ないし緑色発光が可能な発光素子
を実現する試みが活発に行われている。このようなＩＩ
−ＶＩ族化合物半導体を用いた発光素子においては、キ
ャリア濃度が比較的高いｐ型結晶が得られるＺｎＴｅを
ｐ側電極のコンタクト層（キャップ層とも呼ばれる）と
して使用することが注目を集めている。
【０００３】このｐ型ＺｎＴｅに対するオーミック電極
の材料としては、一般的には、ＡｕまたはＡｇが用いら
れている（例えば、半導体ハンドブック（第２版）、オ
ーム社、第１５７頁）。また、ＡｕやＡｇ以外に、仕事
関数の大きいＰｔなどを用いることも考えられる。
の材料としては、一般的には、ＡｕまたはＡｇが用いら
れている（例えば、半導体ハンドブック（第２版）、オ
ーム社、第１５７頁）。また、ＡｕやＡｇ以外に、仕事
関数の大きいＰｔなどを用いることも考えられる。
【０００４】
【発明が解決しようとする課題】しかし、上述のＡｕ、
Ａｇ、Ｐｔなどの金属はいずれもｐ型ＺｎＴｅに対する
密着性が悪く、はがれやすいため、これらの金属を真空
蒸着などにより形成した後にリフトオフや劈開などのプ
ロセスを行うことは困難である。さらに、はがれやすい
ことにより、素子の信頼性も悪い。
Ａｇ、Ｐｔなどの金属はいずれもｐ型ＺｎＴｅに対する
密着性が悪く、はがれやすいため、これらの金属を真空
蒸着などにより形成した後にリフトオフや劈開などのプ
ロセスを行うことは困難である。さらに、はがれやすい
ことにより、素子の信頼性も悪い。
【０００５】上述の密着性の向上を図るために、ＩＩＩ
−Ｖ族化合物半導体に対するオーミック電極の密着性を
向上させるために一般的に用いられているＴｉ膜を介し
てＡｕやＡｇなどをｐ型ＺｎＴｅにコンタクトさせるこ
とが考えられるが、このようにＴｉ膜を用いると、電極
のオーミック特性が悪化してしまうことが本発明者らの
実験からわかっている。
−Ｖ族化合物半導体に対するオーミック電極の密着性を
向上させるために一般的に用いられているＴｉ膜を介し
てＡｕやＡｇなどをｐ型ＺｎＴｅにコンタクトさせるこ
とが考えられるが、このようにＴｉ膜を用いると、電極
のオーミック特性が悪化してしまうことが本発明者らの
実験からわかっている。
【０００６】従って、この発明の目的は、ｐ型ＺｎＴｅ
などのｐ型のＩＩ−ＶＩ族化合物半導体に対する、密着
性が良好なオーミック電極及びその形成方法を提供する
ことにある。
などのｐ型のＩＩ−ＶＩ族化合物半導体に対する、密着
性が良好なオーミック電極及びその形成方法を提供する
ことにある。
【０００７】この発明の他の目的は、ｐ型ＺｎＴｅなど
のｐ型のＩＩ−ＶＩ族化合物半導体に対する、密着性が
良好でしかも接触比抵抗が低いオーミック電極を形成す
ることができるオーミック電極の形成方法を提供するこ
とにある。
のｐ型のＩＩ−ＶＩ族化合物半導体に対する、密着性が
良好でしかも接触比抵抗が低いオーミック電極を形成す
ることができるオーミック電極の形成方法を提供するこ
とにある。
【０００８】この発明のさらに他の目的は、ｐ型ＺｎＴ
ｅなどのｐ型のＩＩ−ＶＩ族化合物半導体に対するオー
ミック電極の密着性が良好な発光素子を提供することに
ある。
ｅなどのｐ型のＩＩ−ＶＩ族化合物半導体に対するオー
ミック電極の密着性が良好な発光素子を提供することに
ある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、ｐ型のＩＩ−ＶＩ族化合
物半導体（２、１７、２４）に対するオーミック電極に
おいて、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１７、
２４）に接した最下層の部分がＰｄまたはＰｄ合金
（３）から成るものである。
に、この発明の第１の発明は、ｐ型のＩＩ−ＶＩ族化合
物半導体（２、１７、２４）に対するオーミック電極に
おいて、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１７、
２４）に接した最下層の部分がＰｄまたはＰｄ合金
（３）から成るものである。
【００１０】この発明の第２の発明は、第１の発明によ
るオーミック電極におけるＰｄまたはＰｄ合金（３）か
ら成る最下層の部分の厚さは４〜１５ｎｍであるオーミ
ック電極である。
るオーミック電極におけるＰｄまたはＰｄ合金（３）か
ら成る最下層の部分の厚さは４〜１５ｎｍであるオーミ
ック電極である。
【００１１】この発明の第３の発明は、第１の発明また
は第２の発明によるオーミック電極におけるｐ型のＩＩ
−ＶＩ族化合物半導体（２、１７、２４）の正孔濃度は
１０18ｃｍ-3以上であるオーミック電極である。
は第２の発明によるオーミック電極におけるｐ型のＩＩ
−ＶＩ族化合物半導体（２、１７、２４）の正孔濃度は
１０18ｃｍ-3以上であるオーミック電極である。
【００１２】この発明の第４の発明は、第１の発明、第
２の発明または第３の発明によるオーミック電極におけ
るＩＩ−ＶＩ族化合物半導体（２、１７、２４）はＺｎ
Ｔｅ、ＺｎＳｅx Ｔｅ1-x （０＜ｘ≦１）またはＺｎＳ
ｅ／ＺｎＴｅ超格子であるオーミック電極である。
２の発明または第３の発明によるオーミック電極におけ
るＩＩ−ＶＩ族化合物半導体（２、１７、２４）はＺｎ
Ｔｅ、ＺｎＳｅx Ｔｅ1-x （０＜ｘ≦１）またはＺｎＳ
ｅ／ＺｎＴｅ超格子であるオーミック電極である。
【００１３】この発明の第５の発明は、第４の発明によ
るオーミック電極におけるＺｎＴｅ、ＺｎＳｅx Ｔｅ
1-x （０＜ｘ≦１）またはＺｎＳｅ／ＺｎＴｅ超格子は
ＺｎＳｅまたはＺｎ及びＳｅを主成分とする化合物半導
体（１６、２３）上に形成されているオーミック電極で
ある。
るオーミック電極におけるＺｎＴｅ、ＺｎＳｅx Ｔｅ
1-x （０＜ｘ≦１）またはＺｎＳｅ／ＺｎＴｅ超格子は
ＺｎＳｅまたはＺｎ及びＳｅを主成分とする化合物半導
体（１６、２３）上に形成されているオーミック電極で
ある。
【００１４】この発明の第６の発明は、ｐ型のＩＩ−Ｖ
Ｉ族化合物半導体（２、１７、２４）に対するオーミッ
ク電極の形成方法において、ｐ型のＩＩ−ＶＩ族化合物
半導体（２、１７、２４）上に最下層がＰｄまたはＰｄ
合金（３）から成る金属層（（３、４、５）、（３、
５））を気相成長法により形成するようにしたものであ
る。
Ｉ族化合物半導体（２、１７、２４）に対するオーミッ
ク電極の形成方法において、ｐ型のＩＩ−ＶＩ族化合物
半導体（２、１７、２４）上に最下層がＰｄまたはＰｄ
合金（３）から成る金属層（（３、４、５）、（３、
５））を気相成長法により形成するようにしたものであ
る。
【００１５】この発明の第７の発明は、ｐ型のＩＩ−Ｖ
Ｉ族化合物半導体（２、１７、２４）に対するオーミッ
ク電極の形成方法において、ｐ型のＩＩ−ＶＩ族化合物
半導体（２、１７、２４）上に最下層がＰｄまたはＰｄ
合金（３）から成る金属層（（３、４、５）、（３、
５））を気相成長法により形成した後、１００〜３００
℃の温度で熱処理を行うようにしたものである。
Ｉ族化合物半導体（２、１７、２４）に対するオーミッ
ク電極の形成方法において、ｐ型のＩＩ−ＶＩ族化合物
半導体（２、１７、２４）上に最下層がＰｄまたはＰｄ
合金（３）から成る金属層（（３、４、５）、（３、
５））を気相成長法により形成した後、１００〜３００
℃の温度で熱処理を行うようにしたものである。
【００１６】この発明の第８の発明は、ｐ型のＩＩ−Ｖ
Ｉ族化合物半導体（２、１７、２４）に対するオーミッ
ク電極の形成方法において、ｐ型のＩＩ−ＶＩ族化合物
半導体（２、１７、２４）上に最下層がＰｄまたはＰｄ
合金（３）から成る金属層（（３、４、５）、（３、
５））を気相成長法により形成した後、１５０〜２５０
℃の温度で熱処理を行うようにしたものである。
Ｉ族化合物半導体（２、１７、２４）に対するオーミッ
ク電極の形成方法において、ｐ型のＩＩ−ＶＩ族化合物
半導体（２、１７、２４）上に最下層がＰｄまたはＰｄ
合金（３）から成る金属層（（３、４、５）、（３、
５））を気相成長法により形成した後、１５０〜２５０
℃の温度で熱処理を行うようにしたものである。
【００１７】なお、第６の発明、第７の発明及び第８の
発明における気相成長法としては、真空蒸着法やスパッ
タ法などを用いることができる。
発明における気相成長法としては、真空蒸着法やスパッ
タ法などを用いることができる。
【００１８】この発明の第９の発明は、第６の発明、第
７の発明または第８の発明によるオーミック電極におけ
るＰｄまたはＰｄ合金（３）から成る最下層の部分の厚
さは４〜１５ｎｍであるオーミック電極である。
７の発明または第８の発明によるオーミック電極におけ
るＰｄまたはＰｄ合金（３）から成る最下層の部分の厚
さは４〜１５ｎｍであるオーミック電極である。
【００１９】この発明の第１０の発明は、ｐ型のＩＩ−
ＶＩ族化合物半導体（１７、２４）上に最下層の部分が
ＰｄまたはＰｄ合金から成るオーミック電極（１９、２
５）が設けられている発光素子である。
ＶＩ族化合物半導体（１７、２４）上に最下層の部分が
ＰｄまたはＰｄ合金から成るオーミック電極（１９、２
５）が設けられている発光素子である。
【００２０】
【作用】第１の発明、第２の発明、第３の発明、第４の
発明及び第５の発明によるオーミック電極によれば、ｐ
型のＩＩ−ＶＩ族化合物半導体（２、１７、２４）に接
した最下層の部分がＰｄまたはＰｄ合金（３）から成る
ことにより、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）に対して良好な密着性を得ることができる。
発明及び第５の発明によるオーミック電極によれば、ｐ
型のＩＩ−ＶＩ族化合物半導体（２、１７、２４）に接
した最下層の部分がＰｄまたはＰｄ合金（３）から成る
ことにより、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）に対して良好な密着性を得ることができる。
【００２１】第２の発明によるオーミック電極によれ
ば、ＰｄまたはＰｄ合金（３）から成る最下層の部分の
厚さは４〜１５ｎｍであることにより、極めて低い接触
比抵抗を得ることができる。
ば、ＰｄまたはＰｄ合金（３）から成る最下層の部分の
厚さは４〜１５ｎｍであることにより、極めて低い接触
比抵抗を得ることができる。
【００２２】第３の発明によるオーミック電極によれ
ば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１７、２
４）の正孔濃度が１０18ｃｍ-3以上であることにより、
十分に良好なオーミック特性を得ることができる。
ば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１７、２
４）の正孔濃度が１０18ｃｍ-3以上であることにより、
十分に良好なオーミック特性を得ることができる。
【００２３】第６の発明によるオーミック電極の形成方
法によれば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）上に最下層がＰｄまたはＰｄ合金（３）から
成る金属層（（３、４、５）、（３、５））を気相成長
法により形成するようにしていることにより、ｐ型のＩ
Ｉ−ＶＩ族化合物半導体（２、１７、２４）に対する、
密着性が良好なオーミック電極を形成することができ
る。
法によれば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）上に最下層がＰｄまたはＰｄ合金（３）から
成る金属層（（３、４、５）、（３、５））を気相成長
法により形成するようにしていることにより、ｐ型のＩ
Ｉ−ＶＩ族化合物半導体（２、１７、２４）に対する、
密着性が良好なオーミック電極を形成することができ
る。
【００２４】第７の発明によるオーミック電極の形成方
法によれば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）上に最下層がＰｄまたはＰｄ合金（３）から
成る金属層（（３、４、５）、（３、５））を気相成長
法により形成した後、１００〜３００℃の温度で熱処理
を行うようにしていることにより、ｐ型のＩＩ−ＶＩ族
化合物半導体（２、１７、２４）に対する、密着性が良
好でしかも接触比抵抗が低いオーミック電極を形成する
ことができる。
法によれば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）上に最下層がＰｄまたはＰｄ合金（３）から
成る金属層（（３、４、５）、（３、５））を気相成長
法により形成した後、１００〜３００℃の温度で熱処理
を行うようにしていることにより、ｐ型のＩＩ−ＶＩ族
化合物半導体（２、１７、２４）に対する、密着性が良
好でしかも接触比抵抗が低いオーミック電極を形成する
ことができる。
【００２５】第８の発明によるオーミック電極の形成方
法によれば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）上に最下層がＰｄまたはＰｄ合金（３）から
成る金属層（（３、４、５）、（３、５））を気相成長
法により形成した後、１５０〜２５０℃の温度で熱処理
を行うようにしていることにより、ｐ型のＩＩ−ＶＩ族
化合物半導体（２、１７、２４）に対する、密着性が良
好でしかも接触比抵抗が極めて低いオーミック電極を形
成することができる。
法によれば、ｐ型のＩＩ−ＶＩ族化合物半導体（２、１
７、２４）上に最下層がＰｄまたはＰｄ合金（３）から
成る金属層（（３、４、５）、（３、５））を気相成長
法により形成した後、１５０〜２５０℃の温度で熱処理
を行うようにしていることにより、ｐ型のＩＩ−ＶＩ族
化合物半導体（２、１７、２４）に対する、密着性が良
好でしかも接触比抵抗が極めて低いオーミック電極を形
成することができる。
【００２６】第９の発明によるオーミック電極の形成方
法によれば、ＰｄまたはＰｄ合金（３）から成る最下層
の部分の厚さは４〜１５ｎｍであることにより、接触比
抵抗が極めて低いオーミック電極を形成することができ
る。
法によれば、ＰｄまたはＰｄ合金（３）から成る最下層
の部分の厚さは４〜１５ｎｍであることにより、接触比
抵抗が極めて低いオーミック電極を形成することができ
る。
【００２７】第１０の発明による発光素子によれば、ｐ
型のＩＩ−ＶＩ族化合物半導体（１７、２４）上に最下
層の部分がＰｄまたはＰｄ合金から成るオーミック電極
（１９、２５）が設けられていることにより、ｐ型のＩ
Ｉ−ＶＩ族化合物半導体（１７、２４）に対するオーミ
ック電極（１９、２５）の密着性を良好にすることがで
きる。
型のＩＩ−ＶＩ族化合物半導体（１７、２４）上に最下
層の部分がＰｄまたはＰｄ合金から成るオーミック電極
（１９、２５）が設けられていることにより、ｐ型のＩ
Ｉ−ＶＩ族化合物半導体（１７、２４）に対するオーミ
ック電極（１９、２５）の密着性を良好にすることがで
きる。
【００２８】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
【００２９】まず、この発明の第１実施例について説明
する。
する。
【００３０】この第１実施例においては、それぞれ図１
及び図２に示すような二種類のオーミック電極を形成し
た。
及び図２に示すような二種類のオーミック電極を形成し
た。
【００３１】図１に示す例においては、例えば（００
１）面方位の半絶縁性ＧａＡｓ基板１上に、例えばｐ型
不純物としてＮが高濃度にドーピングされたｐ型ＺｎＴ
ｅ層２が積層され、その上にＰｄ膜３、Ｐｔ膜４及びＡ
ｕ膜５の三層構造の金属多層膜から成るオーミック電極
が形成されている。この場合、ｐ型ＺｎＴｅ層２の厚さ
は例えば１μｍ、Ｐｄ膜３の厚さは３〜５０ｎｍ、好ま
しくは４〜１５ｎｍ、より好ましくは５〜１０ｎｍ、Ｐ
ｔ膜４の厚さは例えば１００ｎｍ、Ａｕ膜５の厚さは例
えば３００ｎｍである。また、このオーミック電極は、
全体として円柱形状を有し、その直径は例えば１．５ｍ
ｍである。さらに、図示はされていないが、実際にはこ
のオーミック電極はｐ型ＺｎＴｅ層２上にアレイ状に多
数形成されており、その間隔は例えば１．５ｍｍであ
る。
１）面方位の半絶縁性ＧａＡｓ基板１上に、例えばｐ型
不純物としてＮが高濃度にドーピングされたｐ型ＺｎＴ
ｅ層２が積層され、その上にＰｄ膜３、Ｐｔ膜４及びＡ
ｕ膜５の三層構造の金属多層膜から成るオーミック電極
が形成されている。この場合、ｐ型ＺｎＴｅ層２の厚さ
は例えば１μｍ、Ｐｄ膜３の厚さは３〜５０ｎｍ、好ま
しくは４〜１５ｎｍ、より好ましくは５〜１０ｎｍ、Ｐ
ｔ膜４の厚さは例えば１００ｎｍ、Ａｕ膜５の厚さは例
えば３００ｎｍである。また、このオーミック電極は、
全体として円柱形状を有し、その直径は例えば１．５ｍ
ｍである。さらに、図示はされていないが、実際にはこ
のオーミック電極はｐ型ＺｎＴｅ層２上にアレイ状に多
数形成されており、その間隔は例えば１．５ｍｍであ
る。
【００３２】なお、この場合、Ａｕ膜５は、図２に示す
オーミック電極と最上層を同一にして後述の電流−電圧
特性の測定時の条件を同一とするため、及び、測定時の
針立ての際に針が突き抜けないようにするために設けら
れているもので、本質的に必要なものではない。
オーミック電極と最上層を同一にして後述の電流−電圧
特性の測定時の条件を同一とするため、及び、測定時の
針立ての際に針が突き抜けないようにするために設けら
れているもので、本質的に必要なものではない。
【００３３】この図１に示すオーミック電極は以下のよ
うな方法で形成される。
うな方法で形成される。
【００３４】まず、例えば（００１）面方位の半絶縁性
ＧａＡｓ基板１上に、例えば分子線エピタキシー（ＭＢ
Ｅ）法により、ｐ型ＺｎＴｅ層２をエピタキシャル成長
させる。このエピタキシャル成長における成長温度は例
えば２８０℃である。また、このＭＢＥ法によるエピタ
キシャル成長においては、例えば、Ｚｎ原料としては純
度９９．９９９９％のＺｎを用い、Ｓｅ原料としては純
度９９．９９９９％のＳｅを用いる。さらに、このｐ型
ＺｎＴｅ層２のｐ型不純物としてのＮのドーピングは、
例えば、電子サイクロトロン共鳴（ＥＣＲ）により発生
されたＮ2 プラズマを照射することにより行う。この
後、このｐ型ＺｎＴｅ層２の表面を有機溶剤であるアセ
トンと脱イオン水とにより順次洗浄する。必要があれ
ば、例えば塩酸（ＨＣｌ）を用いた化学エッチングによ
り表面の酸化層や汚れを除去する。なお、有機溶剤とし
ては例えばメタノールを用いてもよい。
ＧａＡｓ基板１上に、例えば分子線エピタキシー（ＭＢ
Ｅ）法により、ｐ型ＺｎＴｅ層２をエピタキシャル成長
させる。このエピタキシャル成長における成長温度は例
えば２８０℃である。また、このＭＢＥ法によるエピタ
キシャル成長においては、例えば、Ｚｎ原料としては純
度９９．９９９９％のＺｎを用い、Ｓｅ原料としては純
度９９．９９９９％のＳｅを用いる。さらに、このｐ型
ＺｎＴｅ層２のｐ型不純物としてのＮのドーピングは、
例えば、電子サイクロトロン共鳴（ＥＣＲ）により発生
されたＮ2 プラズマを照射することにより行う。この
後、このｐ型ＺｎＴｅ層２の表面を有機溶剤であるアセ
トンと脱イオン水とにより順次洗浄する。必要があれ
ば、例えば塩酸（ＨＣｌ）を用いた化学エッチングによ
り表面の酸化層や汚れを除去する。なお、有機溶剤とし
ては例えばメタノールを用いてもよい。
【００３５】次に、例えば電子ビームを用いた真空蒸着
装置により、ｐ型ＺｎＴｅ層２上にＰｄ膜３、Ｐｔ膜４
及びＡｕ膜５を順次真空蒸着する。この際、例えば図３
に示すような円形の穴がアレイ状に形成されたマスクパ
ターンを有するメタルマスクを用いることにより、図１
に示すようなＡｕ／Ｐｔ／Ｐｄ構造のオーミック電極が
ｐ型ＺｎＴｅ層２上にアレイ状に多数同時に形成され
る。図３における円形の穴の直径ｄ及びその間隔ｌは形
成すべきオーミック電極のアレイに応じて決められる
が、上述のように例えばそれぞれ１．５ｍｍである。
装置により、ｐ型ＺｎＴｅ層２上にＰｄ膜３、Ｐｔ膜４
及びＡｕ膜５を順次真空蒸着する。この際、例えば図３
に示すような円形の穴がアレイ状に形成されたマスクパ
ターンを有するメタルマスクを用いることにより、図１
に示すようなＡｕ／Ｐｔ／Ｐｄ構造のオーミック電極が
ｐ型ＺｎＴｅ層２上にアレイ状に多数同時に形成され
る。図３における円形の穴の直径ｄ及びその間隔ｌは形
成すべきオーミック電極のアレイに応じて決められる
が、上述のように例えばそれぞれ１．５ｍｍである。
【００３６】なお、上述のようなメタルマスクを用いず
にｐ型ＺｎＴｅ層２上にＰｄ膜３、Ｐｔ膜４及びＡｕ膜
５を順次真空蒸着した後、これらのＰｄ膜３、Ｐｔ膜４
及びＡｕ膜５をレジストパターンなどを用いてエッチン
グすることによっても、上述と同様な円柱形状を有する
Ａｕ／Ｐｔ／Ｐｄ構造のオーミック電極をアレイ状に多
数同時に形成することができる。さらにまた、ｐ型Ｚｎ
Ｔｅ層２上に図３に示すと同様な形状のレジストパター
ンを形成してからＰｄ膜３、Ｐｔ膜４及びＡｕ膜５を順
次真空蒸着し、その後にリフトオフを行うことによって
も、上述と同様な円柱形状を有するＡｕ／Ｐｔ／Ｐｄ構
造のオーミック電極をアレイ状に多数同時に形成するこ
とができる。
にｐ型ＺｎＴｅ層２上にＰｄ膜３、Ｐｔ膜４及びＡｕ膜
５を順次真空蒸着した後、これらのＰｄ膜３、Ｐｔ膜４
及びＡｕ膜５をレジストパターンなどを用いてエッチン
グすることによっても、上述と同様な円柱形状を有する
Ａｕ／Ｐｔ／Ｐｄ構造のオーミック電極をアレイ状に多
数同時に形成することができる。さらにまた、ｐ型Ｚｎ
Ｔｅ層２上に図３に示すと同様な形状のレジストパター
ンを形成してからＰｄ膜３、Ｐｔ膜４及びＡｕ膜５を順
次真空蒸着し、その後にリフトオフを行うことによって
も、上述と同様な円柱形状を有するＡｕ／Ｐｔ／Ｐｄ構
造のオーミック電極をアレイ状に多数同時に形成するこ
とができる。
【００３７】一方、図２に示す例においては、半絶縁性
ＧａＡｓ基板１上に図１に示す例と同様なｐ型ＺｎＴｅ
層２が積層され、その上にＰｄ膜３及びＡｕ膜５の二層
構造の金属多層膜から成るオーミック電極が形成されて
いる。この場合、図１に示す例と同様に、ｐ型ＺｎＴｅ
層２の厚さは例えば１μｍ、Ｐｄ膜３の厚さは３〜５０
ｎｍ、好ましくは４〜１５ｎｍ、より好ましくは５〜１
０ｎｍ、Ａｕ膜５の厚さは例えば３００ｎｍである。
ＧａＡｓ基板１上に図１に示す例と同様なｐ型ＺｎＴｅ
層２が積層され、その上にＰｄ膜３及びＡｕ膜５の二層
構造の金属多層膜から成るオーミック電極が形成されて
いる。この場合、図１に示す例と同様に、ｐ型ＺｎＴｅ
層２の厚さは例えば１μｍ、Ｐｄ膜３の厚さは３〜５０
ｎｍ、好ましくは４〜１５ｎｍ、より好ましくは５〜１
０ｎｍ、Ａｕ膜５の厚さは例えば３００ｎｍである。
【００３８】このオーミック電極が全体として円柱形状
を有し、またこのオーミック電極はｐ型ＺｎＴｅ層２上
にアレイ状に多数形成されていることなどは、図１に示
すオーミック電極と同様である。また、このオーミック
電極の形成方法は、図１に示すオーミック電極の形成方
法と同様であるので、説明を省略する。
を有し、またこのオーミック電極はｐ型ＺｎＴｅ層２上
にアレイ状に多数形成されていることなどは、図１に示
すオーミック電極と同様である。また、このオーミック
電極の形成方法は、図１に示すオーミック電極の形成方
法と同様であるので、説明を省略する。
【００３９】ｐ型ＺｎＴｅ層２上にアレイ状に多数形成
された図１に示すＡｕ／Ｐｔ／Ｐｄ構造のオーミック電
極のうち最近接の二つのオーミック電極間の電流−電圧
（Ｉ−Ｖ）特性を測定した結果を図４に、またオーミッ
ク電極形成後に通常のアニール炉によりＨ2 ガスを流し
ながら２５０℃でアニールを行った後のＩ−Ｖ特性の測
定結果を図５に示す。同様に、ｐ型ＺｎＴｅ層２上にア
レイ状に多数形成された図２に示すＡｕ／Ｐｄ構造のオ
ーミック電極のうち最近接の二つのオーミック電極間の
Ｉ−Ｖ特性を測定した結果を図６に、またオーミック電
極形成後に通常のアニール炉によりＨ2 ガスを流しなが
ら２５０℃でアニールを行った後のＩ−Ｖ特性の測定結
果を図７に示す。
された図１に示すＡｕ／Ｐｔ／Ｐｄ構造のオーミック電
極のうち最近接の二つのオーミック電極間の電流−電圧
（Ｉ−Ｖ）特性を測定した結果を図４に、またオーミッ
ク電極形成後に通常のアニール炉によりＨ2 ガスを流し
ながら２５０℃でアニールを行った後のＩ−Ｖ特性の測
定結果を図５に示す。同様に、ｐ型ＺｎＴｅ層２上にア
レイ状に多数形成された図２に示すＡｕ／Ｐｄ構造のオ
ーミック電極のうち最近接の二つのオーミック電極間の
Ｉ−Ｖ特性を測定した結果を図６に、またオーミック電
極形成後に通常のアニール炉によりＨ2 ガスを流しなが
ら２５０℃でアニールを行った後のＩ−Ｖ特性の測定結
果を図７に示す。
【００４０】なお、測定に用いた試料のｐ型ＺｎＴｅ層
２の正孔濃度はHall測定値でｐ＝８．５×１０17ｃ
ｍ-3、Ｐｄ膜３の厚さは１０ｎｍ、Ｐｔ膜４の厚さは１
００ｎｍ、Ａｕ膜５の厚さは３００ｎｍである。
２の正孔濃度はHall測定値でｐ＝８．５×１０17ｃ
ｍ-3、Ｐｄ膜３の厚さは１０ｎｍ、Ｐｔ膜４の厚さは１
００ｎｍ、Ａｕ膜５の厚さは３００ｎｍである。
【００４１】図４及び図６からわかるように、図１に示
すＡｕ／Ｐｔ／Ｐｄ構造のオーミック電極の場合も、図
２に示すＡｕ／Ｐｄ構造のオーミック電極の場合も、オ
ーミック電極形成後のアニールなしで、良好なオーミッ
ク特性が得られている。このことは、オーミック電極の
材料としてＡｕやＡｇなどを用いた場合には、オーミッ
ク接触を得るために、電極形成後にアロイ処理を施す必
要があるのと大きく異なる点である。
すＡｕ／Ｐｔ／Ｐｄ構造のオーミック電極の場合も、図
２に示すＡｕ／Ｐｄ構造のオーミック電極の場合も、オ
ーミック電極形成後のアニールなしで、良好なオーミッ
ク特性が得られている。このことは、オーミック電極の
材料としてＡｕやＡｇなどを用いた場合には、オーミッ
ク接触を得るために、電極形成後にアロイ処理を施す必
要があるのと大きく異なる点である。
【００４２】また、図５及び図７からわかるように、オ
ーミック電極形成後に２５０℃でアニールを行った後に
は、アニール前に比べて直列抵抗成分が小さくなってい
る。これは、オーミック電極形成後のアニールにより、
ｐ型ＺｎＴｅ層２に対するオーミック電極の接触比抵抗
が低くなっていることによるものである。
ーミック電極形成後に２５０℃でアニールを行った後に
は、アニール前に比べて直列抵抗成分が小さくなってい
る。これは、オーミック電極形成後のアニールにより、
ｐ型ＺｎＴｅ層２に対するオーミック電極の接触比抵抗
が低くなっていることによるものである。
【００４３】ｐ型ＺｎＴｅに対する各種の金属の接触比
抵抗を２５０℃でアニールを行った後の値で例示する
と、Ａｕは＞１０-2Ω・ｃｍ2 、Ａｕ／Ｐｄは〜１０-3
Ω・ｃｍ2 、Ａｕ／Ｐｔは〜１０-2Ω・ｃｍ2 、Ａｕ／
Ｐｔ／Ｐｄは２×１０-4Ω・ｃｍ2 である。ただし、こ
の場合、ｐ型ＺｎＴｅの正孔濃度はｐ＝３×１０19ｃｍ
-3である。これらの接触比抵抗の値を比較すると、Ｐｄ
膜をオーミック電極の最下層として用い、さらにオーミ
ック電極形成後にアニールを行うことにより、極めて低
い接触比抵抗が得られることがわかる。
抵抗を２５０℃でアニールを行った後の値で例示する
と、Ａｕは＞１０-2Ω・ｃｍ2 、Ａｕ／Ｐｄは〜１０-3
Ω・ｃｍ2 、Ａｕ／Ｐｔは〜１０-2Ω・ｃｍ2 、Ａｕ／
Ｐｔ／Ｐｄは２×１０-4Ω・ｃｍ2 である。ただし、こ
の場合、ｐ型ＺｎＴｅの正孔濃度はｐ＝３×１０19ｃｍ
-3である。これらの接触比抵抗の値を比較すると、Ｐｄ
膜をオーミック電極の最下層として用い、さらにオーミ
ック電極形成後にアニールを行うことにより、極めて低
い接触比抵抗が得られることがわかる。
【００４４】一方、図１に示すＡｕ／Ｐｔ／Ｐｄ構造の
オーミック電極及び図２に示すＡｕ／Ｐｄ構造のオーミ
ック電極のｐ型ＺｎＴｅ層２に対する密着性を評価した
ところ、従来のようにオーミック電極をＡｕやＡｇなど
により形成した場合に比べて良好な密着性が得られてい
ることが確認された。
オーミック電極及び図２に示すＡｕ／Ｐｄ構造のオーミ
ック電極のｐ型ＺｎＴｅ層２に対する密着性を評価した
ところ、従来のようにオーミック電極をＡｕやＡｇなど
により形成した場合に比べて良好な密着性が得られてい
ることが確認された。
【００４５】次に、ＴＬＭ（transmission-line model)
法によりｐ型ＺｎＴｅ層に対するオーミック電極の接触
比抵抗を測定した結果について説明する。
法によりｐ型ＺｎＴｅ層に対するオーミック電極の接触
比抵抗を測定した結果について説明する。
【００４６】このＴＬＭ法による接触比抵抗の測定に用
いた試料は、図１及び図２に示す試料と同様にして（０
０１）面方位の半絶縁性ＧａＡｓ基板１上にｐ型ＺｎＴ
ｅ層２をエピタキシャル成長させた後、その上にＴＬＭ
パターンを形成することにより作製した。ただし、ｐ型
ＺｎＴｅ層２の厚さは１．３μｍであり、その正孔濃度
及び移動度はそれぞれ３×１０19ｃｍ-3及び１８ｃｍ2
／Ｖｓである。また、ＴＬＭパターンは、電子ビームを
用いた真空蒸着装置により金属膜をｐ型ＺｎＴｅ層２上
に真空蒸着した後、この金属膜をウエットエッチングで
パターニングすることにより形成した。このウエットエ
ッチングは、Ｋ2 Ｃｒ2 Ｏ7 ：Ｈ2 ＳＯ4 ：Ｈ2 Ｏ溶液
をエッチング液として用いて行い、半絶縁性ＧａＡｓ基
板１に達するまでオーバエッチングを行った。
いた試料は、図１及び図２に示す試料と同様にして（０
０１）面方位の半絶縁性ＧａＡｓ基板１上にｐ型ＺｎＴ
ｅ層２をエピタキシャル成長させた後、その上にＴＬＭ
パターンを形成することにより作製した。ただし、ｐ型
ＺｎＴｅ層２の厚さは１．３μｍであり、その正孔濃度
及び移動度はそれぞれ３×１０19ｃｍ-3及び１８ｃｍ2
／Ｖｓである。また、ＴＬＭパターンは、電子ビームを
用いた真空蒸着装置により金属膜をｐ型ＺｎＴｅ層２上
に真空蒸着した後、この金属膜をウエットエッチングで
パターニングすることにより形成した。このウエットエ
ッチングは、Ｋ2 Ｃｒ2 Ｏ7 ：Ｈ2 ＳＯ4 ：Ｈ2 Ｏ溶液
をエッチング液として用いて行い、半絶縁性ＧａＡｓ基
板１に達するまでオーバエッチングを行った。
【００４７】以上のようにして、単層のＡｕ膜から成る
ＴＬＭパターンが形成された試料、Ａｕ／Ｐｔ構造のＴ
ＬＭパターンが形成された試料、Ａｕ／Ｐｄ構造のＴＬ
Ｍパターンが形成された試料及びＡｕ／Ｐｔ／Ｐｄ構造
のＴＬＭパターンが形成された試料をそれぞれ用意し
た。そして、これらの試料を通常のアニール炉によりＨ
2 ガスを流しながら２００℃で３分間アニールした後、
ＴＬＭ法により接触比抵抗の測定を行った。その結果を
表１に示す。なお、Ａｕ／Ｐｄ構造のＴＬＭパターン及
びＡｕ／Ｐｔ／Ｐｄ構造のＴＬＭパターンにおけるＰｄ
膜の厚さは１０ｎｍである。
ＴＬＭパターンが形成された試料、Ａｕ／Ｐｔ構造のＴ
ＬＭパターンが形成された試料、Ａｕ／Ｐｄ構造のＴＬ
Ｍパターンが形成された試料及びＡｕ／Ｐｔ／Ｐｄ構造
のＴＬＭパターンが形成された試料をそれぞれ用意し
た。そして、これらの試料を通常のアニール炉によりＨ
2 ガスを流しながら２００℃で３分間アニールした後、
ＴＬＭ法により接触比抵抗の測定を行った。その結果を
表１に示す。なお、Ａｕ／Ｐｄ構造のＴＬＭパターン及
びＡｕ／Ｐｔ／Ｐｄ構造のＴＬＭパターンにおけるＰｄ
膜の厚さは１０ｎｍである。
【００４８】 表１ ───────────────────────── 金属 接触比抵抗（Ω・ｃｍ2 ） ───────────────────────── Ａｕ １．９×１０-4 Ａｕ／Ｐｔ １．８×１０-4 Ａｕ／Ｐｄ ４．８×１０-6 Ａｕ／Ｐｔ／Ｐｄ ６．４×１０-6 ─────────────────────────
【００４９】表１からわかるように、最下層部分がＰｄ
膜から成るＡｕ／Ｐｄ構造またはＡｕ／Ｐｔ／Ｐｄ構造
のオーミック電極の接触比抵抗は（５〜６）×１０-6Ω
・ｃｍ2 であり、ＡｕまたはＡｕ／Ｐｔ構造のオーミッ
ク電極に比べて約２桁低い接触比抵抗が得られている。
この（５〜６）×１０-6Ω・ｃｍ2 という接触比抵抗の
値は通常のデバイス応用に対して十分に低い。
膜から成るＡｕ／Ｐｄ構造またはＡｕ／Ｐｔ／Ｐｄ構造
のオーミック電極の接触比抵抗は（５〜６）×１０-6Ω
・ｃｍ2 であり、ＡｕまたはＡｕ／Ｐｔ構造のオーミッ
ク電極に比べて約２桁低い接触比抵抗が得られている。
この（５〜６）×１０-6Ω・ｃｍ2 という接触比抵抗の
値は通常のデバイス応用に対して十分に低い。
【００５０】図８は、Ａｕ／Ｐｔ／Ｐｄ構造のＴＬＭパ
ターンが形成された試料を通常のアニール炉によりＨ2
ガスを流しながら種々の温度で３分間アニールした後に
接触比抵抗の測定を行うことにより求めた、接触比抵抗
のアニール温度依存性を示す。図８からわかるように、
接触比抵抗はアニール温度が２００℃のときに最小とな
り、その最小値は約６×１０-6Ω・ｃｍ2 である。ま
た、図８より、アニール温度が１５０〜２５０℃のとき
には、約１×１０-4Ω・ｃｍ2 以下の接触比抵抗が得ら
れることがわかる。
ターンが形成された試料を通常のアニール炉によりＨ2
ガスを流しながら種々の温度で３分間アニールした後に
接触比抵抗の測定を行うことにより求めた、接触比抵抗
のアニール温度依存性を示す。図８からわかるように、
接触比抵抗はアニール温度が２００℃のときに最小とな
り、その最小値は約６×１０-6Ω・ｃｍ2 である。ま
た、図８より、アニール温度が１５０〜２５０℃のとき
には、約１×１０-4Ω・ｃｍ2 以下の接触比抵抗が得ら
れることがわかる。
【００５１】また、アニールがｐ型ＺｎＴｅ層２に影響
を与えないことを確認するため、半絶縁性ＧａＡｓ基板
１上にｐ型ＺｎＴｅ層２をエピタキシャル成長させた後
に通常のアニール炉によりＨ2 ガスを流しながら３００
℃で３分間アニールし、その後にＡｕ／Ｐｔ／Ｐｄ構造
のＴＬＭパターンを形成した試料と、半絶縁性ＧａＡｓ
基板１上にｐ型ＺｎＴｅ層２をエピタキシャル成長さ
せ、その上にＡｕ／Ｐｔ／Ｐｄ構造の金属多層膜を真空
蒸着により形成してから通常のアニール炉によりＨ2 ガ
スを流しながら３００℃で３分間アニールし、その後に
金属多層膜のパターニングを行うことによりＴＬＭパタ
ーンを形成した試料とを作製し、これらの試料について
接触比抵抗を測定した。その結果、前者の試料ではアニ
ールを行わなかった試料と同じ接触比抵抗が得られた
が、後者の試料ではより大きな接触比抵抗が得られた。
このことは、アニール温度が３００℃のアニールでは、
ｐ型ＺｎＴｅ層２に影響は生じないが、オーミック電極
の接触比抵抗は高くなることを示す。
を与えないことを確認するため、半絶縁性ＧａＡｓ基板
１上にｐ型ＺｎＴｅ層２をエピタキシャル成長させた後
に通常のアニール炉によりＨ2 ガスを流しながら３００
℃で３分間アニールし、その後にＡｕ／Ｐｔ／Ｐｄ構造
のＴＬＭパターンを形成した試料と、半絶縁性ＧａＡｓ
基板１上にｐ型ＺｎＴｅ層２をエピタキシャル成長さ
せ、その上にＡｕ／Ｐｔ／Ｐｄ構造の金属多層膜を真空
蒸着により形成してから通常のアニール炉によりＨ2 ガ
スを流しながら３００℃で３分間アニールし、その後に
金属多層膜のパターニングを行うことによりＴＬＭパタ
ーンを形成した試料とを作製し、これらの試料について
接触比抵抗を測定した。その結果、前者の試料ではアニ
ールを行わなかった試料と同じ接触比抵抗が得られた
が、後者の試料ではより大きな接触比抵抗が得られた。
このことは、アニール温度が３００℃のアニールでは、
ｐ型ＺｎＴｅ層２に影響は生じないが、オーミック電極
の接触比抵抗は高くなることを示す。
【００５２】図９は、Ｐｄ膜の厚さを種々に変えたＡｕ
／Ｐｔ／Ｐｄ構造のＴＬＭパターンが形成された試料を
通常のアニール炉によりＨ2 ガスを流しながら２００℃
で３分間アニールした後に接触比抵抗の測定を行うこと
により求めた、接触比抵抗のＰｄ膜の厚さ依存性を示
す。図９には、比較のため、アニールを行わなかった試
料についての同様な接触比抵抗のＰｄ膜の厚さ依存性も
示す。図９からわかるように、アニールを行わなかった
試料ではＰｄ膜の厚さに対する接触比抵抗の依存性はほ
とんどないが、２００℃でアニールを行った試料では接
触比抵抗はＰｄ膜の厚さによって大きく変化し、５〜１
０ｎｍの厚さで最小値を有する。なお、Ｐｄ膜の厚さが
２０ｎｍ以上のときの接触比抵抗は、ｐ型ＺｎＴｅ層に
バルクのＰｄをコンタクトさせたときの接触比抵抗と同
一であり、Ｐｄ膜の厚さには依存しない。
／Ｐｔ／Ｐｄ構造のＴＬＭパターンが形成された試料を
通常のアニール炉によりＨ2 ガスを流しながら２００℃
で３分間アニールした後に接触比抵抗の測定を行うこと
により求めた、接触比抵抗のＰｄ膜の厚さ依存性を示
す。図９には、比較のため、アニールを行わなかった試
料についての同様な接触比抵抗のＰｄ膜の厚さ依存性も
示す。図９からわかるように、アニールを行わなかった
試料ではＰｄ膜の厚さに対する接触比抵抗の依存性はほ
とんどないが、２００℃でアニールを行った試料では接
触比抵抗はＰｄ膜の厚さによって大きく変化し、５〜１
０ｎｍの厚さで最小値を有する。なお、Ｐｄ膜の厚さが
２０ｎｍ以上のときの接触比抵抗は、ｐ型ＺｎＴｅ層に
バルクのＰｄをコンタクトさせたときの接触比抵抗と同
一であり、Ｐｄ膜の厚さには依存しない。
【００５３】一方、Ａｕ／Ｐｄ構造のＴＬＭパターンが
形成された試料について、図８及び図９と同様な接触比
抵抗のアニール温度依存性及び接触比抵抗のＰｄ膜の厚
さ依存性を測定したところ、図８及び図９と同様な依存
性が得られ、接触比抵抗の大きさもほぼ同じであった。
このことから、Ａｕ／Ｐｔ／Ｐｄ構造のオーミック電極
におけるＰｔ膜は、本質的に必要なものではないことが
わかる。また、ｐ型ＺｎＴｅ層２の正孔濃度が先のもの
と比べて１桁低い３×１０18ｃｍ-3の試料について、図
８及び図９と同様な接触比抵抗のアニール温度依存性及
び接触比抵抗のＰｄ膜の厚さ依存性を測定したところ、
接触比抵抗の大きさは約２桁高いが、図８及び図９と同
様な依存性が得られた。このことから、低い接触比抵抗
を得るためのアニール温度及びＰｄ膜の厚さの最適条件
は、ｐ型ＺｎＴｅ層２の正孔濃度によらない普遍的なも
のであると言うことができる。
形成された試料について、図８及び図９と同様な接触比
抵抗のアニール温度依存性及び接触比抵抗のＰｄ膜の厚
さ依存性を測定したところ、図８及び図９と同様な依存
性が得られ、接触比抵抗の大きさもほぼ同じであった。
このことから、Ａｕ／Ｐｔ／Ｐｄ構造のオーミック電極
におけるＰｔ膜は、本質的に必要なものではないことが
わかる。また、ｐ型ＺｎＴｅ層２の正孔濃度が先のもの
と比べて１桁低い３×１０18ｃｍ-3の試料について、図
８及び図９と同様な接触比抵抗のアニール温度依存性及
び接触比抵抗のＰｄ膜の厚さ依存性を測定したところ、
接触比抵抗の大きさは約２桁高いが、図８及び図９と同
様な依存性が得られた。このことから、低い接触比抵抗
を得るためのアニール温度及びＰｄ膜の厚さの最適条件
は、ｐ型ＺｎＴｅ層２の正孔濃度によらない普遍的なも
のであると言うことができる。
【００５４】以上のように、ｐ型ＺｎＴｅ層２に対する
オーミック電極の最下層の部分を図１及び図２に示すよ
うにＰｄ膜３とすることにより、ｐ型ＺｎＴｅ層２に対
する密着性が良好でオーミック特性も良好なオーミック
電極を得ることができる。そして、密着性の向上によ
り、オーミック電極のはがれが防止され、信頼性が向上
する。さらに、オーミック電極形成後にアニールを行う
ことにより、オーミック電極の接触比抵抗も十分に低く
することができる。そして、これによって、オーミック
電極とｐ型ＺｎＴｅ層２との接触部での発熱が抑えら
れ、この発熱による特性の劣化などを防止することがで
きる。
オーミック電極の最下層の部分を図１及び図２に示すよ
うにＰｄ膜３とすることにより、ｐ型ＺｎＴｅ層２に対
する密着性が良好でオーミック特性も良好なオーミック
電極を得ることができる。そして、密着性の向上によ
り、オーミック電極のはがれが防止され、信頼性が向上
する。さらに、オーミック電極形成後にアニールを行う
ことにより、オーミック電極の接触比抵抗も十分に低く
することができる。そして、これによって、オーミック
電極とｐ型ＺｎＴｅ層２との接触部での発熱が抑えら
れ、この発熱による特性の劣化などを防止することがで
きる。
【００５５】上述のようにｐ型ＺｎＴｅ層２に対するオ
ーミック電極の最下層の部分をＰｄ膜３とすることによ
り、密着性が良好でオーミック特性も良好なオーミック
電極を得ることができる理由は未だ完全には解明されて
いないが、以下のような理由が考えられる。
ーミック電極の最下層の部分をＰｄ膜３とすることによ
り、密着性が良好でオーミック特性も良好なオーミック
電極を得ることができる理由は未だ完全には解明されて
いないが、以下のような理由が考えられる。
【００５６】ＺｎＳｅ上に数原子層の厚さの薄いＰｄ膜
を形成した場合、Ｐｄが室温でＺｎＳｅ表面を破壊して
ＺｎＳｅ中に入って行くことが報告されているが（Phy
s. Rev. B 39(1989)10744) 、ＺｎＴｅ上にＰｄ膜を形
成した場合にも同様なことが起こっていると考えられ
る。すなわち、図１や図２に示すオーミック電極に関し
て言えば、Ｐｄ／ｐ型ＺｎＴｅ界面においてある種の反
応が起き、その結果、オーミック電極の密着性やオーミ
ック特性が良好になるものと考えられる。図８及び図９
は、このＰｄ／ｐ型ＺｎＴｅ界面における反応がアニー
ル温度の増大とともに起きやすくなることを示してい
る。
を形成した場合、Ｐｄが室温でＺｎＳｅ表面を破壊して
ＺｎＳｅ中に入って行くことが報告されているが（Phy
s. Rev. B 39(1989)10744) 、ＺｎＴｅ上にＰｄ膜を形
成した場合にも同様なことが起こっていると考えられ
る。すなわち、図１や図２に示すオーミック電極に関し
て言えば、Ｐｄ／ｐ型ＺｎＴｅ界面においてある種の反
応が起き、その結果、オーミック電極の密着性やオーミ
ック特性が良好になるものと考えられる。図８及び図９
は、このＰｄ／ｐ型ＺｎＴｅ界面における反応がアニー
ル温度の増大とともに起きやすくなることを示してい
る。
【００５７】また、Ｐｄの仕事関数は〜５．２ｅＶと大
きく、ＺｎＴｅと接合させた時、接合障壁が低くなるこ
とが期待される。さらに、ＺｎＳｅに対してであるが、
ＰｄはＴｉ、Ａｇ、Ａｕなどよりもショットキー障壁が
低くなることが知られている（Phys. Rev. B 39(1989)1
0744）。これらのことより、図１や図２に示すオーミッ
ク電極の密着性やオーミック特性が良好になると考えら
れる。参考のため、図１０にＰｄとｐ型ＺｎＴｅとを接
合させた場合のエネルギーバンド図を示す。
きく、ＺｎＴｅと接合させた時、接合障壁が低くなるこ
とが期待される。さらに、ＺｎＳｅに対してであるが、
ＰｄはＴｉ、Ａｇ、Ａｕなどよりもショットキー障壁が
低くなることが知られている（Phys. Rev. B 39(1989)1
0744）。これらのことより、図１や図２に示すオーミッ
ク電極の密着性やオーミック特性が良好になると考えら
れる。参考のため、図１０にＰｄとｐ型ＺｎＴｅとを接
合させた場合のエネルギーバンド図を示す。
【００５８】次に、この発明をＺｎＭｇＳＳｅ半導体レ
ーザーに適用した第２実施例について説明する。
ーザーに適用した第２実施例について説明する。
【００５９】図１１に示すように、この第２実施例によ
るＺｎＭｇＳＳｅ半導体レーザーににおいては、例えば
ｎ型不純物としてＳｉがドープされた（００１）面方位
のｎ型ＧａＡｓ基板１１上に、例えばｎ型不純物として
Ｃｌがドープされたｎ型ＺｎＳｅバッファ層１２、例え
ばｎ型不純物としてＣｌがドープされたｎ型ＺｎＭｇＳ
Ｓｅクラッド層１３、活性層１４、例えばｐ型不純物と
してＮがドープされたｐ型ＺｎＭｇＳＳｅクラッド層１
５、例えばｐ型不純物としてＮがドープされたｐ型Ｚｎ
Ｓｅコンタクト層１６及び例えばｐ型不純物としてＮが
ドープされたｐ型ＺｎＴｅコンタクト層１７が順次積層
されている。そして、ｐ型ＺｎＴｅコンタクト層１７上
には、ストライプ状の開口１８ａを有する例えばポリイ
ミドやＳｉＯx 膜やＳｉＮx 膜などから成る絶縁膜１８
が設けられ、このストライプ状の開口１８ａを通じて、
図２に示すと同様な構造のＡｕ／Ｐｄ電極１９がｐ側の
オーミック電極としてｐ型ＺｎＴｅコンタクト層１７に
コンタクトしている。一方、ｎ型ＧａＡｓ基板１１の裏
面にはｎ側のオーミック電極としてのＩｎ電極２０が設
けられている。
るＺｎＭｇＳＳｅ半導体レーザーににおいては、例えば
ｎ型不純物としてＳｉがドープされた（００１）面方位
のｎ型ＧａＡｓ基板１１上に、例えばｎ型不純物として
Ｃｌがドープされたｎ型ＺｎＳｅバッファ層１２、例え
ばｎ型不純物としてＣｌがドープされたｎ型ＺｎＭｇＳ
Ｓｅクラッド層１３、活性層１４、例えばｐ型不純物と
してＮがドープされたｐ型ＺｎＭｇＳＳｅクラッド層１
５、例えばｐ型不純物としてＮがドープされたｐ型Ｚｎ
Ｓｅコンタクト層１６及び例えばｐ型不純物としてＮが
ドープされたｐ型ＺｎＴｅコンタクト層１７が順次積層
されている。そして、ｐ型ＺｎＴｅコンタクト層１７上
には、ストライプ状の開口１８ａを有する例えばポリイ
ミドやＳｉＯx 膜やＳｉＮx 膜などから成る絶縁膜１８
が設けられ、このストライプ状の開口１８ａを通じて、
図２に示すと同様な構造のＡｕ／Ｐｄ電極１９がｐ側の
オーミック電極としてｐ型ＺｎＴｅコンタクト層１７に
コンタクトしている。一方、ｎ型ＧａＡｓ基板１１の裏
面にはｎ側のオーミック電極としてのＩｎ電極２０が設
けられている。
【００６０】活性層１４は、例えば、ＺｎＳｅ層を井戸
層とし、ＺｎＭｇＳＳｅ層を障壁層とする多重量子井戸
（ＭＱＷ）層や、ＺｎＳｅ層などにより形成される。
層とし、ＺｎＭｇＳＳｅ層を障壁層とする多重量子井戸
（ＭＱＷ）層や、ＺｎＳｅ層などにより形成される。
【００６１】ｎ型ＺｎＳｅバッファ層１２の厚さは、Ｚ
ｎＳｅとＧａＡｓとの間にはわずかではあるが格子不整
合が存在することから、この格子不整合に起因してこの
ｎ型ＺｎＳｅバッファ層１２及びその上の各層のエピタ
キシャル成長時に転位が発生するのを防止するために、
ＺｎＳｅの臨界膜厚（〜１００ｎｍ）よりも十分に小さ
い１〜５０ｎｍの範囲に選ばれる。
ｎＳｅとＧａＡｓとの間にはわずかではあるが格子不整
合が存在することから、この格子不整合に起因してこの
ｎ型ＺｎＳｅバッファ層１２及びその上の各層のエピタ
キシャル成長時に転位が発生するのを防止するために、
ＺｎＳｅの臨界膜厚（〜１００ｎｍ）よりも十分に小さ
い１〜５０ｎｍの範囲に選ばれる。
【００６２】ｎ型ＺｎＭｇＳＳｅクラッド層１３の厚さ
は例えば１μｍであり、不純物濃度はＮD −ＮA （ただ
し、ＮD はドナー濃度、ＮA はアクセプタ濃度）で例え
ば８×１０17ｃｍ-3である。この不純物濃度に対する電
子濃度は、室温におけるHall測定の結果によると、ほぼ
ｎ＝５×１０17ｃｍ-3である。また、ｐ型ＺｎＭｇＳＳ
ｅクラッド層１５の厚さは例えば６００ｎｍであり、不
純物濃度はＮA −ＮDで例えば８×１０16ｃｍ-3であ
る。さらに、ｐ型ＺｎＳｅコンタクト層１６の厚さは例
えば１５０ｎｍであり、不純物濃度はＮA −ＮD で例え
ば５×１０17ｃｍ-3である。
は例えば１μｍであり、不純物濃度はＮD −ＮA （ただ
し、ＮD はドナー濃度、ＮA はアクセプタ濃度）で例え
ば８×１０17ｃｍ-3である。この不純物濃度に対する電
子濃度は、室温におけるHall測定の結果によると、ほぼ
ｎ＝５×１０17ｃｍ-3である。また、ｐ型ＺｎＭｇＳＳ
ｅクラッド層１５の厚さは例えば６００ｎｍであり、不
純物濃度はＮA −ＮDで例えば８×１０16ｃｍ-3であ
る。さらに、ｐ型ＺｎＳｅコンタクト層１６の厚さは例
えば１５０ｎｍであり、不純物濃度はＮA −ＮD で例え
ば５×１０17ｃｍ-3である。
【００６３】ｎ型ＺｎＭｇＳＳｅクラッド層１３及びｐ
型ＺｎＭｇＳＳｅクラッド層１５の組成は、ＺｎＭｇＳ
ＳｅをＺｎx Ｍｇ1-x Ｓy Ｓｅ1-y と書くと、ドーピン
グ濃度及びバンドギャップＥg の観点から、好適にはｘ
＝０．９０、ｙ＝０．１８に選ばれる。この組成のＺｎ
x Ｍｇ1-x Ｓy Ｓｅ1-y は、ＧａＡｓと格子整合するこ
とがＸ線回折によって確認されている。
型ＺｎＭｇＳＳｅクラッド層１５の組成は、ＺｎＭｇＳ
ＳｅをＺｎx Ｍｇ1-x Ｓy Ｓｅ1-y と書くと、ドーピン
グ濃度及びバンドギャップＥg の観点から、好適にはｘ
＝０．９０、ｙ＝０．１８に選ばれる。この組成のＺｎ
x Ｍｇ1-x Ｓy Ｓｅ1-y は、ＧａＡｓと格子整合するこ
とがＸ線回折によって確認されている。
【００６４】次に、上述のように構成されたこの第２実
施例によるＺｎＭｇＳＳｅ半導体レーザーの製造方法に
ついて説明する。
施例によるＺｎＭｇＳＳｅ半導体レーザーの製造方法に
ついて説明する。
【００６５】まず、ｎ型ＧａＡｓ基板１１上に、例えば
ＭＢＥ法により、ｎ型ＺｎＳｅバッファ層１２、ｎ型Ｚ
ｎＭｇＳＳｅクラッド層１３、活性層１４、ｐ型ＺｎＭ
ｇＳＳｅクラッド層１５、ｐ型ＺｎＳｅコンタクト層１
６及びｐ型ＺｎＴｅコンタクト層１７を順次エピタキシ
ャル成長させる。
ＭＢＥ法により、ｎ型ＺｎＳｅバッファ層１２、ｎ型Ｚ
ｎＭｇＳＳｅクラッド層１３、活性層１４、ｐ型ＺｎＭ
ｇＳＳｅクラッド層１５、ｐ型ＺｎＳｅコンタクト層１
６及びｐ型ＺｎＴｅコンタクト層１７を順次エピタキシ
ャル成長させる。
【００６６】このＭＢＥ法によるエピタキシャル成長に
おいては、例えば、Ｚｎ原料としては純度９９．９９９
９％のＺｎを用い、Ｍｇ原料としては純度９９．９９％
のＭｇを用い、Ｓ原料としては９９．９９９９％のＺｎ
Ｓを用い、Ｓｅ原料としては純度９９．９９９９％のＳ
ｅを用いる。また、ｎ型ＺｎＳｅバッファ層１２及びｎ
型ＺｎＭｇＳＳｅクラッド層１３のｎ型不純物としての
Ｃｌのドーピングは例えば純度９９．９９９９％のＺｎ
Ｃｌ2 をドーパントとして用いて行い、ｐ型ＺｎＭｇＳ
Ｓｅクラッド層１５、ｐ型ＺｎＳｅコンタクト層１６及
びｐ型ＺｎＴｅコンタクト層１７のｐ型不純物としての
Ｎのドーピングは、例えばＥＣＲにより発生されたＮ2
プラズマを照射することにより行う。
おいては、例えば、Ｚｎ原料としては純度９９．９９９
９％のＺｎを用い、Ｍｇ原料としては純度９９．９９％
のＭｇを用い、Ｓ原料としては９９．９９９９％のＺｎ
Ｓを用い、Ｓｅ原料としては純度９９．９９９９％のＳ
ｅを用いる。また、ｎ型ＺｎＳｅバッファ層１２及びｎ
型ＺｎＭｇＳＳｅクラッド層１３のｎ型不純物としての
Ｃｌのドーピングは例えば純度９９．９９９９％のＺｎ
Ｃｌ2 をドーパントとして用いて行い、ｐ型ＺｎＭｇＳ
Ｓｅクラッド層１５、ｐ型ＺｎＳｅコンタクト層１６及
びｐ型ＺｎＴｅコンタクト層１７のｐ型不純物としての
Ｎのドーピングは、例えばＥＣＲにより発生されたＮ2
プラズマを照射することにより行う。
【００６７】次に、上述のｎ型ＺｎＴｅコンタクト層１
７上に絶縁膜１８を形成した後、この絶縁膜１８の所定
部分を除去してストライプ状の開口１８ａを形成する。
次に、例えば室温で全面にＰｄ膜及びＡｕ膜を順次真空
蒸着してＡｕ／Ｐｄ電極１９を形成した後、例えば１５
０〜２５０℃の温度でアニールを行う。一方、ｎ型Ｇａ
Ａｓ基板１１の裏面にはＩｎ電極２０を形成する。
７上に絶縁膜１８を形成した後、この絶縁膜１８の所定
部分を除去してストライプ状の開口１８ａを形成する。
次に、例えば室温で全面にＰｄ膜及びＡｕ膜を順次真空
蒸着してＡｕ／Ｐｄ電極１９を形成した後、例えば１５
０〜２５０℃の温度でアニールを行う。一方、ｎ型Ｇａ
Ａｓ基板１１の裏面にはＩｎ電極２０を形成する。
【００６８】以上により、図１１に示す目的とするＺｎ
ＭｇＳＳｅ半導体レーザーが完成される。
ＭｇＳＳｅ半導体レーザーが完成される。
【００６９】以上のように、この第２実施例によれば、
ＺｎＭｇＳＳｅ半導体レーザーにおいて、ｐ型ＺｎＴｅ
コンタクト層１７に対するオーミック電極として、密着
性、オーミック特性、接触比抵抗などの点で優れたＡｕ
／Ｐｄ電極１９を用いていることにより、信頼性や特性
の向上を図ることができる。そして、この２実施例によ
るＺｎＭｇＳＳｅ半導体レーザーによれば、少なくとも
７７Ｋで連続発振が可能な青色発光の半導体レーザーを
実現することが可能である。
ＺｎＭｇＳＳｅ半導体レーザーにおいて、ｐ型ＺｎＴｅ
コンタクト層１７に対するオーミック電極として、密着
性、オーミック特性、接触比抵抗などの点で優れたＡｕ
／Ｐｄ電極１９を用いていることにより、信頼性や特性
の向上を図ることができる。そして、この２実施例によ
るＺｎＭｇＳＳｅ半導体レーザーによれば、少なくとも
７７Ｋで連続発振が可能な青色発光の半導体レーザーを
実現することが可能である。
【００７０】図１２はこの発明をＺｎＭｇＳＳｅ半導体
レーザーに適用した第３実施例を示す。
レーザーに適用した第３実施例を示す。
【００７１】図１２に示すように、この第３実施例によ
るＺｎＭｇＳＳｅ半導体レーザーにおいては、ｐ型Ｚｎ
Ｓｅコンタクト層１６及びｐ型ＺｎＴｅコンタクト層１
７がストライプ状に形成されていることにより、内部ス
トライプ構造が形成されている。その他の構成は、図１
１に示す第２実施例によるＺｎＭｇＳＳｅ半導体レーザ
ーと同様であるので説明を省略する。
るＺｎＭｇＳＳｅ半導体レーザーにおいては、ｐ型Ｚｎ
Ｓｅコンタクト層１６及びｐ型ＺｎＴｅコンタクト層１
７がストライプ状に形成されていることにより、内部ス
トライプ構造が形成されている。その他の構成は、図１
１に示す第２実施例によるＺｎＭｇＳＳｅ半導体レーザ
ーと同様であるので説明を省略する。
【００７２】この第３実施例によっても、第２実施例と
同様な利点を得ることができる。
同様な利点を得ることができる。
【００７３】図１３はこの発明をＺｎＳｅ発光ダイオー
ドに適用した第４実施例を示す。
ドに適用した第４実施例を示す。
【００７４】図１３に示すように、このＺｎＳｅ発光ダ
イオードにおいては、ｎ型ＧａＡｓ基板２１上にｎ型Ｚ
ｎＳｅ層２２及びｐ型ＺｎＳｅ層２３が順次積層されて
ｐｎ接合が形成されている。そして、ｐ型ＺｎＳｅ層２
３上にストライプ状のｐ型ＺｎＴｅコンタクト層２４が
形成され、その上にｐ側のオーミック電極としてのＡｕ
／Ｐｄ電極２５が形成されている。また、ｎ型ＧａＡｓ
基板２１の裏面にはｎ側のオーミック電極としてのＩｎ
電極２６が形成されている。
イオードにおいては、ｎ型ＧａＡｓ基板２１上にｎ型Ｚ
ｎＳｅ層２２及びｐ型ＺｎＳｅ層２３が順次積層されて
ｐｎ接合が形成されている。そして、ｐ型ＺｎＳｅ層２
３上にストライプ状のｐ型ＺｎＴｅコンタクト層２４が
形成され、その上にｐ側のオーミック電極としてのＡｕ
／Ｐｄ電極２５が形成されている。また、ｎ型ＧａＡｓ
基板２１の裏面にはｎ側のオーミック電極としてのＩｎ
電極２６が形成されている。
【００７５】この第４実施例によれば、ｐ型ＺｎＴｅコ
ンタクト層２４に対するオーミック電極としてＡｕ／Ｐ
ｄ電極２５を用いていることにより、信頼性や特性が良
好なＺｎＳｅ発光ダイオードを実現することができる。
ンタクト層２４に対するオーミック電極としてＡｕ／Ｐ
ｄ電極２５を用いていることにより、信頼性や特性が良
好なＺｎＳｅ発光ダイオードを実現することができる。
【００７６】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【００７７】例えば、ｐ側のオーミック電極としては、
上述の実施例において用いたＡｕ／Ｐｄ電極やＡｕ／Ｐ
ｔ／Ｐｄ電極のほかに、例えばＡｇ／Ｐｄ電極を用いる
ことも可能である。
上述の実施例において用いたＡｕ／Ｐｄ電極やＡｕ／Ｐ
ｔ／Ｐｄ電極のほかに、例えばＡｇ／Ｐｄ電極を用いる
ことも可能である。
【００７８】
【発明の効果】以上述べたように、この発明によるオー
ミック電極によれば、ｐ型のＩＩ−ＶＩ族化合物半導体
に接した最下層の部分がＰｄまたはＰｄ合金から成るこ
とにより、ｐ型のＩＩ−ＶＩ族化合物半導体に対する、
密着性が良好なオーミック電極を実現することができ
る。また、この発明によるオーミック電極の形成方法に
よれば、ｐ型のＩＩ−ＶＩ族化合物半導体上に最下層が
ＰｄまたはＰｄ合金から成る金属層を気相成長法により
形成しているので、ｐ型のＩＩ−ＶＩ族化合物半導体に
対する、密着性が良好なオーミック電極を形成すること
ができる。さらに、オーミック電極を形成した後に１０
０〜３００℃の温度で熱処理を行うことにより、ｐ型の
ＩＩ−ＶＩ族化合物半導体に対する、密着性が良好でし
かも接触比抵抗が低いオーミック電極を形成することが
できる。また、この発明による発光素子によれば、ｐ型
のＩＩ−ＶＩ族化合物半導体に対するオーミック電極の
密着性が良好な発光素子を実現することができる。
ミック電極によれば、ｐ型のＩＩ−ＶＩ族化合物半導体
に接した最下層の部分がＰｄまたはＰｄ合金から成るこ
とにより、ｐ型のＩＩ−ＶＩ族化合物半導体に対する、
密着性が良好なオーミック電極を実現することができ
る。また、この発明によるオーミック電極の形成方法に
よれば、ｐ型のＩＩ−ＶＩ族化合物半導体上に最下層が
ＰｄまたはＰｄ合金から成る金属層を気相成長法により
形成しているので、ｐ型のＩＩ−ＶＩ族化合物半導体に
対する、密着性が良好なオーミック電極を形成すること
ができる。さらに、オーミック電極を形成した後に１０
０〜３００℃の温度で熱処理を行うことにより、ｐ型の
ＩＩ−ＶＩ族化合物半導体に対する、密着性が良好でし
かも接触比抵抗が低いオーミック電極を形成することが
できる。また、この発明による発光素子によれば、ｐ型
のＩＩ−ＶＩ族化合物半導体に対するオーミック電極の
密着性が良好な発光素子を実現することができる。
【図１】この発明の第１実施例を説明するための断面図
である。
である。
【図２】この発明の第１実施例を説明するための断面図
である。
である。
【図３】この発明の第１実施例を説明するための平面図
である。
である。
【図４】ｐ型ＺｎＴｅ層上にＡｕ／Ｐｔ／Ｐｄ構造のオ
ーミック電極を形成した場合のＩ−Ｖ特性の測定結果を
示すグラフである。
ーミック電極を形成した場合のＩ−Ｖ特性の測定結果を
示すグラフである。
【図５】ｐ型ＺｎＴｅ層上にＡｕ／Ｐｔ／Ｐｄ構造のオ
ーミック電極を形成した後に２５０℃でアニールを行っ
た場合のＩ−Ｖ特性の測定結果を示すグラフである。
ーミック電極を形成した後に２５０℃でアニールを行っ
た場合のＩ−Ｖ特性の測定結果を示すグラフである。
【図６】ｐ型ＺｎＴｅ層上にＡｕ／Ｐｄ構造のオーミッ
ク電極を形成した場合のＩ−Ｖ特性の測定結果を示すグ
ラフである。
ク電極を形成した場合のＩ−Ｖ特性の測定結果を示すグ
ラフである。
【図７】ｐ型ＺｎＴｅ層上にＡｕ／Ｐｄ構造のオーミッ
ク電極を形成した後に２５０℃でアニールを行った場合
のＩ−Ｖ特性の測定結果を示すグラフである。
ク電極を形成した後に２５０℃でアニールを行った場合
のＩ−Ｖ特性の測定結果を示すグラフである。
【図８】ｐ型ＺｎＴｅ層上にＡｕ／Ｐｔ／Ｐｄ構造のＴ
ＬＭパターンを形成した試料を種々の温度でアニールし
た後に接触比抵抗の測定を行うことにより求められた接
触比抵抗のアニール温度依存性を示すグラフである。
ＬＭパターンを形成した試料を種々の温度でアニールし
た後に接触比抵抗の測定を行うことにより求められた接
触比抵抗のアニール温度依存性を示すグラフである。
【図９】ｐ型ＺｎＴｅ層上にＰｄ膜の厚さを種々に変え
たＡｕ／Ｐｔ／Ｐｄ構造のＴＬＭパターンを形成した試
料を２００℃でアニールした後に接触比抵抗の測定を行
うことにより求められた接触比抵抗のＰｄ膜の厚さ依存
性を示すグラフである。
たＡｕ／Ｐｔ／Ｐｄ構造のＴＬＭパターンを形成した試
料を２００℃でアニールした後に接触比抵抗の測定を行
うことにより求められた接触比抵抗のＰｄ膜の厚さ依存
性を示すグラフである。
【図１０】Ｐｄとｐ型ＺｎＴｅとの接合のエネルギーバ
ンド図である。
ンド図である。
【図１１】この発明の第２実施例によるＺｎＭｇＳＳｅ
半導体レーザーを示す断面図である。
半導体レーザーを示す断面図である。
【図１２】この発明の第３実施例によるＺｎＭｇＳＳｅ
半導体レーザーを示す断面図である。
半導体レーザーを示す断面図である。
【図１３】この発明の第４実施例によるＺｎＳｅ発光ダ
イオードを示す断面図である。
イオードを示す断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ｐ型ＺｎＴｅ層 ３ Ｐｄ膜 ４ Ｐｔ膜 ５ Ａｕ膜 １１、２１ ｎ型ＧａＡｓ基板 １２ ｎ型ＺｎＳｅバッファ層 １３ ｎ型ＺｎＭｇＳＳｅクラッド層 １４ 活性層 １５ ｐ型ＺｎＭｇＳＳｅクラッド層 １６ ｐ型ＺｎＳｅコンタクト層 １７、２４ ｐ型ＺｎＴｅコンタクト層 １８ 絶縁膜 １９、２５ Ａｕ／Ｐｄ電極 ２０、２６ Ｉｎ電極 ２２ ｎ型ＺｎＳｅ層 ２３ ｐ型ＺｎＳｅ層
Claims (10)
- 【請求項１】 ｐ型のＩＩ−ＶＩ族化合物半導体に対す
るオーミック電極において、 上記ｐ型のＩＩ−ＶＩ族化合物半導体に接した最下層の
部分がＰｄまたはＰｄ合金から成ることを特徴とするオ
ーミック電極。 - 【請求項２】 上記ＰｄまたはＰｄ合金から成る上記最
下層の部分の厚さは４〜１５ｎｍであることを特徴とす
る請求項１記載のオーミック電極。 - 【請求項３】 上記ｐ型のＩＩ−ＶＩ族化合物半導体の
正孔濃度は１０18ｃｍ-3以上であることを特徴とする請
求項１または２記載のオーミック電極。 - 【請求項４】 上記ＩＩ−ＶＩ族化合物半導体はＺｎＴ
ｅ、ＺｎＳｅx Ｔｅ1-x （０＜ｘ≦１）またはＺｎＳｅ
／ＺｎＴｅ超格子であることを特徴とする請求項１、２
または３記載のオーミック電極。 - 【請求項５】 上記ＺｎＴｅ、ＺｎＳｅx Ｔｅ1-x （０
＜ｘ≦１）またはＺｎＳｅ／ＺｎＴｅ超格子はＺｎＳｅ
またはＺｎ及びＳｅを主成分とする化合物半導体上に形
成されていることを特徴とする請求項４記載のオーミッ
ク電極。 - 【請求項６】 ｐ型のＩＩ−ＶＩ族化合物半導体に対す
るオーミック電極の形成方法において、 上記ｐ型のＩＩ−ＶＩ族化合物半導体上に最下層がＰｄ
またはＰｄ合金から成る金属層を気相成長法により形成
するようにしたことを特徴とするオーミック電極の形成
方法。 - 【請求項７】 ｐ型のＩＩ−ＶＩ族化合物半導体に対す
るオーミック電極の形成方法において、 上記ｐ型のＩＩ−ＶＩ族化合物半導体上に最下層がＰｄ
またはＰｄ合金から成る金属層を気相成長法により形成
した後、１００〜３００℃の温度で熱処理を行うように
したことを特徴とするオーミック電極の形成方法。 - 【請求項８】 ｐ型のＩＩ−ＶＩ族化合物半導体に対す
るオーミック電極の形成方法において、 上記ｐ型のＩＩ−ＶＩ族化合物半導体上に最下層がＰｄ
またはＰｄ合金から成る金属層を気相成長法により形成
した後、１５０〜２５０℃の温度で熱処理を行うように
したことを特徴とするオーミック電極の形成方法。 - 【請求項９】 上記ＰｄまたはＰｄ合金から成る上記最
下層の部分の厚さは４〜１５ｎｍであることを特徴とす
る請求項６、７または８記載のオーミック電極の形成方
法。 - 【請求項１０】 ｐ型のＩＩ−ＶＩ族化合物半導体上に
最下層の部分がＰｄまたはＰｄ合金から成るオーミック
電極が設けられていることを特徴とする発光素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3274193A JP3278951B2 (ja) | 1992-10-23 | 1993-01-28 | オーミック電極の形成方法 |
| KR1019930021265A KR100296182B1 (ko) | 1992-10-23 | 1993-10-14 | 옴전극과그형성방법및발광소자 |
| US08/136,870 US5373175A (en) | 1992-10-23 | 1993-10-18 | Ohmic electrode and a light emitting device |
| TW082108721A TW240342B (ja) | 1992-10-23 | 1993-10-20 | |
| EP93117183A EP0594212B1 (en) | 1992-10-23 | 1993-10-22 | An ohmic electrode, its fabricating method and a light emitting device |
| DE69323031T DE69323031T2 (de) | 1992-10-23 | 1993-10-22 | Ohmsche Elektrode, Verfahren für ihre Herstellung und lichtemittierende Vorrichtung |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30960392 | 1992-10-23 | ||
| JP4-309603 | 1992-10-23 | ||
| JP3274193A JP3278951B2 (ja) | 1992-10-23 | 1993-01-28 | オーミック電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188524A true JPH06188524A (ja) | 1994-07-08 |
| JP3278951B2 JP3278951B2 (ja) | 2002-04-30 |
Family
ID=26371319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3274193A Expired - Fee Related JP3278951B2 (ja) | 1992-10-23 | 1993-01-28 | オーミック電極の形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5373175A (ja) |
| EP (1) | EP0594212B1 (ja) |
| JP (1) | JP3278951B2 (ja) |
| KR (1) | KR100296182B1 (ja) |
| DE (1) | DE69323031T2 (ja) |
| TW (1) | TW240342B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263372A (ja) * | 1994-03-24 | 1995-10-13 | Sharp Corp | Ｉｉ−ｖｉ族化合物半導体装置およびその製造方法 |
| JP3586293B2 (ja) * | 1994-07-11 | 2004-11-10 | ソニー株式会社 | 半導体発光素子 |
| JPH0945890A (ja) * | 1995-05-25 | 1997-02-14 | Sharp Corp | オーミック電極構造、半導体装置およびその製造方法 |
| US5760423A (en) * | 1996-11-08 | 1998-06-02 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, electrode of the same device and method of manufacturing the same device |
| JP3854693B2 (ja) * | 1996-09-30 | 2006-12-06 | キヤノン株式会社 | 半導体レーザの製造方法 |
| US5952778A (en) * | 1997-03-18 | 1999-09-14 | International Business Machines Corporation | Encapsulated organic light emitting device |
| US6448648B1 (en) * | 1997-03-27 | 2002-09-10 | The United States Of America As Represented By The Secretary Of The Navy | Metalization of electronic semiconductor devices |
| US6087725A (en) * | 1997-09-29 | 2000-07-11 | Matsushita Electric Industrial Co., Ltd. | Low barrier ohmic contact for semiconductor light emitting device |
| JP3414371B2 (ja) * | 2000-07-31 | 2003-06-09 | 株式会社村田製作所 | 弾性表面波装置及びその製造方法 |
| JP2004170545A (ja) * | 2002-11-18 | 2004-06-17 | Nippon Petrochemicals Co Ltd | 光学素子の製造方法 |
| CN100428504C (zh) * | 2003-11-06 | 2008-10-22 | 厦门市三安光电科技有限公司 | 一种半导体器件及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4098921A (en) * | 1976-04-28 | 1978-07-04 | Cutler-Hammer | Tantalum-gallium arsenide schottky barrier semiconductor device |
| US4350990A (en) * | 1979-02-28 | 1982-09-21 | General Motors Corporation | Electrode for lead-salt diodes |
| US4414561A (en) * | 1979-09-27 | 1983-11-08 | Bell Telephone Laboratories, Incorporated | Beryllium-gold ohmic contact to a semiconductor device |
| DE3176025D1 (en) * | 1980-08-04 | 1987-04-23 | Santa Barbara Res Center | Metallic contacts to compound semiconductor devices |
| US4514896A (en) * | 1981-03-25 | 1985-05-07 | At&T Bell Laboratories | Method of forming current confinement channels in semiconductor devices |
| JPS5947790A (ja) * | 1982-09-13 | 1984-03-17 | Hitachi Ltd | 半導体レ−ザ装置 |
| JPH0658977B2 (ja) * | 1984-07-16 | 1994-08-03 | 株式会社小糸製作所 | 半導体素子 |
| JPH084170B2 (ja) * | 1986-10-13 | 1996-01-17 | セイコーエプソン株式会社 | 半導体発光素子及びその製造方法 |
| US5187547A (en) * | 1988-05-18 | 1993-02-16 | Sanyo Electric Co., Ltd. | Light emitting diode device and method for producing same |
| JP2632975B2 (ja) * | 1988-10-31 | 1997-07-23 | 日本電信電話株式会社 | ｐ型ＺｎＳｅに対するオーミック電極形成法 |
| US5081632A (en) * | 1989-01-26 | 1992-01-14 | Hitachi, Ltd. | Semiconductor emitting device |
| US5217539A (en) * | 1991-09-05 | 1993-06-08 | The Boeing Company | III-V solar cells and doping processes |
| DE4021199A1 (de) * | 1990-06-11 | 1991-12-19 | Smartdiskette Gmbh | In edv-einrichtungen einsteckbares element |
| US5045502A (en) * | 1990-05-10 | 1991-09-03 | Bell Communications Research, Inc. | PdIn ohmic contact to GaAs |
| US5274248A (en) * | 1991-06-05 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Light-emitting device with II-VI compounds |
| JP3221073B2 (ja) * | 1992-06-19 | 2001-10-22 | ソニー株式会社 | 発光素子 |
-
1993
- 1993-01-28 JP JP3274193A patent/JP3278951B2/ja not_active Expired - Fee Related
- 1993-10-14 KR KR1019930021265A patent/KR100296182B1/ko not_active IP Right Cessation
- 1993-10-18 US US08/136,870 patent/US5373175A/en not_active Expired - Lifetime
- 1993-10-20 TW TW082108721A patent/TW240342B/zh not_active IP Right Cessation
- 1993-10-22 DE DE69323031T patent/DE69323031T2/de not_active Expired - Fee Related
- 1993-10-22 EP EP93117183A patent/EP0594212B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW240342B (ja) | 1995-02-11 |
| KR940010435A (ko) | 1994-05-26 |
| US5373175A (en) | 1994-12-13 |
| DE69323031T2 (de) | 1999-07-15 |
| DE69323031D1 (de) | 1999-02-25 |
| KR100296182B1 (ko) | 2001-10-24 |
| JP3278951B2 (ja) | 2002-04-30 |
| EP0594212A1 (en) | 1994-04-27 |
| EP0594212B1 (en) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5679965A (en) | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same | |
| EP1523047B1 (en) | Nitride-based semiconductor light emitting device and method of manufacturing the same | |
| US5670798A (en) | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same | |
| US6100174A (en) | GaN group compound semiconductor device and method for producing the same | |
| US7482639B2 (en) | Nitride-based light-emitting device | |
| EP2280427B1 (en) | Light emitting diode | |
| KR101257572B1 (ko) | 반도체 발광 소자 | |
| JPH07263751A (ja) | Ｉｉ−ｖｉ族化合物半導体装置及びその製造方法 | |
| WO2003023838A1 (en) | n ELECTRODE FOR III GROUP NITRIDE BASED COMPOUND SEMICONDUCTOR ELEMENT | |
| JP3278951B2 (ja) | オーミック電極の形成方法 | |
| JP3603713B2 (ja) | Ｉｉｉ族窒化物系化合物半導体膜の成長方法及びｉｉｉ族窒化物系化合物半導体素子 | |
| JPH0268968A (ja) | 化合物半導体発光素子 | |
| JP3289617B2 (ja) | ＧａＮ系半導体素子の製造方法 | |
| JPH0697704B2 (ja) | ＭＩＳ型ＺｎＳ青色発光素子 | |
| JP3665243B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JPH1012567A (ja) | ３族窒化物半導体の電極及びその電極を有した素子 | |
| JP3812366B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| US8716047B2 (en) | Method for producing transparent conductive layer comprising TIO2 and method for producing semiconductor light-emitting element utilizing said method for producing transparent conductive layer | |
| JP2001015852A (ja) | ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法 | |
| US5571391A (en) | Electrode structure and method for fabricating the same | |
| JP3363740B2 (ja) | 窒化物系化合物半導体の電極および半導体素子 | |
| KR100293467B1 (ko) | 청색발광소자및그제조방법 | |
| JP2000277455A (ja) | オーミック電極およびその製造方法 | |
| JP3519950B2 (ja) | 電極構造 | |
| KR100348280B1 (ko) | 청색 발광 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |