JPH0616360Y2 - デジタル時計の修正回路 - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、デジタル時計の修正回路に関するものであ
り、特に特定の時間帯には複数の修正用スイツチのいず
れを操作しても時刻をリセツトすることができるものに
関する。

（従来の技術） 従来のデジタル時計においては、一般に時桁及び分桁を
それぞれ修正するスイツチと秒を含めたリセツトを行な
うリセツトスイツチ等が設けられており、それぞれのス
イツチを操作することにより各桁を修正していた。

（考案が解決しようとする課題） 一般に時刻を合わせるときには、正時の時報に合わせる
ことが多い。

この場合、リセツトスイツチを操作することが最適であ
るが、他のスイツチを操作してしまうと時刻を正時に合
わせることができないだけでなく、変えてしまつた桁を
もとに戻す操作も必要になる。

このため、このように複数のスイツチが設けられている
時計では、スイツチをよく確認してから操作しなければ
ならず煩わしいものであつた。

本考案の目的は、特定の時間帯だけいずれのスイツチを
操作しても時刻をリセツトして正時に合わせることがで
きるようにして、正時に合わせる際のスイツチ操作を簡
便かつ確実にすることにある。

（課題を解決するための手段） 本考案のデジタル時計の修正回路は、計時信号発生回路
と、分カウンタと、時カウンタと、時刻を表示する表示
回路と、操作信号を出力するスイツチ群と、その操作信
号に応じて時及び分カウンタを修正して表示を修正する
表示修正回路と、を有する修正回路において、分カウン
タのカウント値から特定の時間帯を検知して検知信号を
出力する分桁検知回路と、操作信号に応じて検知信号の
出力を阻止するリセツト制御回路と、検知信号発生時に
スイツチ群からのいずれの操作信号にも応答してリセツ
ト信号を分カウンタに印加してクリアすると共に表示修
正回路に制御信号を印加して桁上げ時には時カウンタの
カウントを歩進させるリセツト回路と、検知信号発生時
に非発生時に操作信号をそれぞれリセツト回路と表示修
正回路に供給する出力選択回路と、を設けたものであ
る。

（作用） 本考案においては、分桁検知回路から検知信号が出力さ
れている場合にだけ全スイツチからの操作信号が出力選
択回路を介してリセツト回路に供給される。

この検知信号が出力されるには、分桁検知回路が特定時
間帯、例えば５９分〜０１分未満の時間帯を検知し、さ
らにこのときにスイツチが操作されていない場合に限ら
れる。

スイツチが操作されているときには、その操作信号に応
答してリセツト制御回路が検知信号の出力を阻止する。

このため、分桁を修正中にその修正中の時刻が特定時間
帯に入つた場合には、出力選択回路を介して操作信号が
リセツト回路に供給されることがなく、通常の修正を続
けることができる。

このような検知信号が発生している場合にリセツト回路
に操作信号が供給されると、分カウンタはクリアされ
る。

また、このときに桁上げが必要な場合即ち１１時５９分
の表示が１２時００分に修正される場合には、分カウン
タがクリアされると共に時カウンタが歩進される。

（実施例） 以下図面に基づいて本考案の実施例を説明する。

第１図は本考案の一実施例に係るデジタル時計の修正回
路の構成を示す図である。

２は計時信号発生回路であり、発振器４と、その出力す
る高周波数信号を順次分周する第１及び第２分周器６、
８と、第２分周器８が出力する基準信号をカウントして
１分に１度パルスが発生する計時信号を出力する秒カウ
ンタ１０とから構成されている。

１２は分カウンタであり、本実施例においては後述する
表示修正回路を介して計時信号を入力して時刻の１分桁
をカウントとする１分カウンタ１４と、その出力する桁
上げ信号を入力して時刻の１０分桁をカウントする１０
分カウンタ１６とから構成されている。

１８は時刻の時桁をカウントする時カウンタであり、後
述する表示修正回路を介して入力する１０分カウンタ１
６から桁上げ信号をカウントするものである。

２０は表示回路であり、１分カウンタ１４、１０分カウ
ンタ１６及び時カウンタ１８からの各時刻を示す情報信
号を入力してコード信号に変換するデコーダ２２と、そ
のコード信号を入力して表示駆動信号を出力するドライ
バ２４と、その表示駆動信号を入力して時刻をデジタル
表示する表示器２６と、から構成されている。

２８〜３２はそれぞれ時修正スイツチ、分修正スイツチ
及びリセツトスイツチである。

３４は表示修正回路であり、分カウンタ１２と時カウン
タ１８にカウント用の信号をそれぞれ印加する分桁入力
回路３６と時桁入力回路３８から構成されている。

この分桁入力回路３６は、分修正スイツチ３０からの操
作信号を後述する出力選択回路を介して一入力端に入力
すると共に他の入力端にクロツク信号_１を入力するア
ンドゲート４０と、同じく出力選択回路を介した操作信
号を反転して一入力端に入力すると共に他の入力端に秒
カウンタ１０からの桁上げ信号を入力するアンドゲート
４２と、これらのアンドゲート４０、４２の出力信号を
入力して１分カウンタ１４に信号を出力するオアゲート
４４と、から構成されている。

また、時桁入力回路３８は、時修正スイツチ２８からの
操作信号を出力選択回路を介して一入力端に入力し他の
入力端にクロツク信号_１を入力するアンドゲート４６
と、同じく出力選択回路を介した操作信号を反転して一
入力端に入力し他の入力端に１０分カウンタ１６からの
桁上げ信号を入力するアンドゲート４８と、１０分カウ
ンタ１６の出力Ｑ_０、Ｑ_１からの信号を入力するアンド
ゲート５０と、その出力信号と１０分カウンタ１６の出
力Ｑ_２からの信号を入力するオアゲート５２と、その出
力信号をデータ入力Ｄに入力すると共に後述するリセツ
ト回路からの信号ＳＲをクロツク入力Ｃに入力するフリ
ツプフロツプ（以下「ＦＦ」と略称する）５４と、その
出力Ｑからの信号とアンドゲート４６、４８からの信号
を入力して時カウンタ１８に印加するオアゲート５６
と、から構成されている。

尚、アンドゲート５０、オアゲート５２及びＦＦ５４は
リセツト修正時の時刻の１０分桁が３０〜５０のときに
時カウンタ１８を１つ歩進させるための振り分け回路を
構成している。

５８は分桁検知回路であり、１０分カウンタ１６の出力
Ｑ_０、Ｑ_２からの信号を入力して時刻の１０分桁が５０
のときにＨレベルの信号を出力するアンドゲート６０
と、１分カウンタ１４の出力Ｑ_０、Ｑ_３からの信号を入
力して時刻の１分桁が９のときにＨレベルの信号を出力
するアンドゲート６２と、アンドゲート６０、６２の出
力信号を入力するアンドゲート６４と、その出力信号と
後述するリセツト制御回路からの信号を入力するアンド
ゲート６６と、その出力信号をクロツク入力Ｃに入力す
ると共にその出力から検知信号を出力しさらにその信
号をデータ入力Ｄに入力するＦＦ６８と、アンドゲート
６０の出力信号を反転して一入力端に入力しかつ１分カ
ウンタ１４の出力Ｑ_０からの信号を他の入力端に入力し
て時刻の分桁が０１のときにＨレベルの信号を出力する
アンドゲート７０と、その出力信号とリセツト制御回路
からの信号を入力してＦＦ６８のリセツト入力Ｒに信号
を出力するオアゲート７２と、から構成されている。

７４はリセツト制御回路であり、時修正スイツチ２８又
は分修正スイツチ３０が操作されると一定時間分桁検知
回路５８から検知信号が出力されるのを阻止するタイマ
ー回路７６と、検知信号が出力されているときに時修正
スイツチ２８又は分修正スイツチ３０が操作されると検
知信号の出力を停止させるリセツト操作検出回路７８と
から構成されている。

このタイマー回路７６は、時修正スイツチ２８と分修正
スイツチ３０からの操作信号を入力するオアゲート８０
と、クロツク信号_０を入力すると共に後述するｎ進カ
ウンタの出力Ｑｎからの信号を反転して入力するアンド
ゲート８２と、その出力信号とオアゲート８０の出力信
号をそれぞれクロツク入力Ｃとリセツト入力Ｒに入力し
出力Ｑｎから分桁検知回路５８内のアンドゲート６６に
キヤリー信号を印加するｎ進カウンタ８８と、から構成
されている。

また、リセツト操作検出回路７８は、検知信号をリセツ
ト入力Ｒに入力すると共にインバータ９０を介してデー
タ入力Ｄに入力しさらに後述するリセツト回路からの信
号ＳＲをクロツク入力Ｃに入力するＦＦ９２と、その出
力Ｑからの信号を入力すると共にリセツト回路からの信
号_Ａを入力して分桁検知回路５８内のオアゲート７２
に信号を印加するアンドゲート９６と、から構成されて
いる。

９８はリセツト回路であり、後述する出力選択回路を介
して出力される時修正スイツチ２８と分修正スイツチ３
０からの操作信号とリセツトスイツチ３２からの操作信
号を入力するオアゲート１００と、その出力する信号
_Ａをクロツク入力Ｃに入力すると共にその出力からの
信号をデータ入力Ｄに入力するＦＦ１０２と、その出力
Ｑからの信号と第１分周器６からのクロツク信号_３を
それぞれデータ入力Ｄとクロツク入力Ｃに入力しさらに
出力Ｑから１分カウンタ１４、１０分カウンタ１６及び
ＦＦ１０２の各リセツト入力Ｒに信号を印加するＦＦ１
０４と、から構成されている。

１０６は出力選択回路であり、時修正スイツチ２８から
の操作信号を各一入力端に入力すると共に検知信号及び
これを反転したものをそれぞれ他の入力端に入力するア
ンドゲート１０８、１１０と、分修正スイツチ３０から
の操作信号を各一入力端に入力すると共に検知信号及び
これを反転したものをそれぞれ他の入力端に入力するア
ンドゲート１１２、１１４と、から構成されている。

次に上記構成からなる修正回路の動作を第２図乃至第４
図に示すタイムチヤートを用いて説明する。はじめに、
秒カウンタ１０から出力される計時信号は、通常開状態
のアンドゲート４２とオアゲート４４を介して１分カウ
ンタ１４に印加されてカウントされる。

この１分カウンタ１４が１０分毎に出力する桁上げ信号
は、１０分カウンタ１６に印加される。

また、この１０分カウンタ１６から６０分毎に出力され
る桁上げ信号は、通常開状態のアンドゲート４８とオア
ゲート５６を介して時カウンタ１８に印加され、ここで
カウントされる。

今、時刻の分桁が５９分になると、第２図に示すよう
に、このときに１０分カウンタ１６の出力Ｑ_０、Ｑ_２と
１分カウンタ１２の出力Ｑ_３は既にＨレベルになつてお
り、１分カウンタ１２の出力Ｑ_０がＨレベルになる。

このため、これらの出力からの信号を入力するアンドゲ
ート６０、６２の出力信号は共にＨレベルになり、この
出力信号を入力するアンドゲート６４の出力信号もＨレ
ベルになる。

ここでｎ進カウンタ８８の出力Ｑｎからの信号は通常Ｈ
レベルであるため、これを入力するアンドゲート６６は
開状態になつている。

このため、アンドゲート６４からのＨレベル信号は、こ
のアンドゲート６６の出力に発生し、ＦＦ６８はその立
ち上がりに同期してその出力をＬレベルにする。

本実施例においては、上記のようにＦＦ６８の出力か
らの検知信号がＬレベルのときには発生状態となり、Ｌ
レベルのときには非発生状態となる。このように検知信
号が発生すると、これを入力するアンドゲート１０８、
１１２は閉状態になり、これに代わつてアンドゲート１
１０、１１４が開状態になる。

ここで、時修正スイツチ２８あるいは分修正スイツチ３
０のいずれかを操作するとその操作信号はアンドゲート
１１０又は１１４を介してオアゲート１００に印加さ
れ、その出力信号_Ａに発生する。

尚、本実施例においては、リセツトスイツチ３２を設け
ており、このリセツトスイツチ３２を操作した場合には
検知信号の発生、非発生にかかわらずその操作信号がオ
アゲート１００の出力信号_Ａに発生する。

このため、このリセツトスイツチ３２を操作すると、検
知信号が発生しているときに時修正スイツチ２８又は分
修正スイツチ３０が操作されたときの状態と同じ状態に
なるものであり、常にこのリセツトスイツチ３２を設け
る必要はない。

ＦＦ１０２はこの信号_Ａに発生した操作信号の立ち上
がりに同期してその出力Ｑからの信号ＳＲをＨレベルに
する。

この信号ＳＲがＨレベルになると、第２分周器８と秒カ
ウンタ１０は同時にリセツトされる。

また、このときの１０分カウンタ１６の出力Ｑ_０〜Ｑ_２
の状態によりＦＦ５４のデータ入力ＤにはＨレベルの信
号が印加されており、このためＦＦ５４は信号ＳＲの立
ち上がりに同期してその出力ＱからＨレベルの信号を出
力する。

この信号をオアゲート５６を介して入力した時カウンタ
１８は、そのカウントを１歩進させる。

また信号ＳＲがＨレベルになると、ＦＦ１０４はクロツ
ク信号_３に同期してその出力Ｑからの信号をＨレベル
にする。

そして、この信号により１分カウンタ１４と１０分カウ
ンタ１６がリセツトされる。

またこのときに、ＦＦ１０４の出力Ｑからの信号は、Ｆ
Ｆ１０２のリセツト入力Ｒにも印加されてこれをリセツ
トするので、ＦＦ１０２、１０４の出力Ｑには結果的に
順次パルスが発生することになり、ＦＦ５４等からなる
振り分け回路を動作させた後、分カウンタ１２をリセツ
トしている。

一方、上記のようにＦＦ１０２からの信号ＳＲにパルス
が発生すると、検知信号発生時のみＨレベルの信号がデ
ータ入力Ｄに印加されるＦＦ９２は、信号ＳＲの立ち上
がりに同期してその出力Ｑからの信号をＨレベルにす
る。

この信号はアンドゲート９６の一入力端に印加されこれ
を開状態にする。

このアンドゲート９６の他の入力端にはインバータ９４
を介して信号_Ａが印加されており、このためスイツチ
操作が終了して信号_ＡがＬレベルになるとこのアンド
ゲート９６の出力信号はＨレベルになる。

この信号はオアゲート７２を介してＦＦ６８のリセツト
入力Ｒに印加されて、これをリセツトする。これにより
ＦＦ６８から出力される検知信号はＨレベルになり、非
発生状態となる。

また、上記のように時刻の分桁が５９分になつた検知信
号が発生したときに、スイツチ操作が行なわれないと、
第３図に示すように、時刻の分桁が０１分になつた時に
検知信号は非発生状態になる。即ち、時刻の分桁が００
分になると１分カウンタ１４及び１０分カウンタ１６の
出力Ｑ_０〜Ｑ_３はいぞれもＬレベルになる。

従つて、アンドゲート６０、６２は閉状態になり、さら
にアンドゲート６４も閉状態になる。

このときに、アンドゲート６０の出力信号を反転して入
力するアンドゲート７０は開状態になり、時刻の分桁が
０１分になると１分カウンタ１４の出力Ｑ_０からのＨレ
ベル信号がその出力に発生する。このＨレベルのアンド
ゲート７０の出力信号は、オアゲート７２を介してＦＦ
６８に印加され、これをリセツトする。

この結果、検知信号の時刻の分桁が５９分から０１分ま
での間のみ発生することになる。

さらに、上記検知信号が発生していないときに時修正ス
イツチ２８又は分修正スイツチ３０を操作すると、第４
図に示すように、通常の時刻修正を行なうことができ
る。

即ち、分修正スイツチ３０をオン操作すると、その操作
信号は、検知信号非発生時に開状態となるアンドゲート
１１２の出力に発生し、アンドゲート４０に印加されて
これを開状態にする。

このため、このアンドゲート４０の出力にはクロツク信
号_１が発生し、オアゲート４４を介して１分カウンタ
１４に印加され、これを早送り修正する。

このような修正中に表示時刻の分桁が５９分になると、
前述したように１分カウンタ１４と１０分カウンタ１６
の出力からの信号を入力するアンドゲート６０、６２と
さらにその出力を入力するアンドゲート６４が開状態に
なる。

ここでアンドゲート６６が開状態であれば前述したよう
にＦＦ６８から検知信号が出力されるが、このときにオ
アゲート８０を介して操作信号がｎ進カウンタ８８のリ
セツト入力Ｒに印加されてこれをリセツト状態にしてい
るので、その出力ＱｎはＬレベルになつており、これに
よりアンドゲート６６は閉状態に保たれる。

このためＦＦ６８はその出力を切り換えることはなく、
検知信号は発生しない。

このｎ進カウンタ８８は、スイツチ操作が終了するとア
ンドゲート８２からのクロツク信号_０により一定時間
カウントして出力ＱｎをＨレベルにして、その状態で停
止する。

この結果、例えば時刻の分桁を５９分に修正したとして
も検知信号は発生しないので、時刻を５９分まで修正し
たときに、時刻がリセツトされ００分になつてしまうこ
とがない。

（考案の効果） 本考案によれば、最も正時に合わせることが多い時間帯
には、いずれのスイツチを操作しても時刻をリセツトし
て正時に合わせることができるので、操作が簡単でさら
に間違いなく確実に修正することができる。

【図面の簡単な説明】

第１図は本考案の一実施例に係るデジタル時計の修正回
路の構成を示す図、 第２図乃至第４図は第１図に示す信号のタイムチヤート
である。 ２……計時信号発生回路、１２……分カウンタ、 １８……時カウンタ、２０……表示回路、 ２８……時修正スイツチ、３０……分修正スイツチ、 ３２……リセツトスイツチ、３４……表示修正回路、 ５８……分桁検知回路、７４……リセツト制御回路、 ９８……リセツト回路、１０６……出力選択回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】計時信号を発生する計時信号発生回路と、 前記計時信号により時刻の分桁をカウントする分カウン
   タと、 この分カウンタからの桁上げ信号により時刻の時桁をカ
   ウントする時カウンタと、 この時カウンタ及び分カウンタでカウントされた時刻を
   表示する表示回路と、 外部操作により操作信号を出力するスイツチ群と、 前記操作信号に応じて前記時カウンタ及び分カウンタの
   計数を修正して前記表示回路の表示を修正する表示修正
   回路と、 を有するデジタル時計の修正回路において、 前記分カウンタのカウント値により特定の時間帯を検知
   して検知信号を出力する分桁検知回路と、 前記操作信号に応じて前記検知信号の出力を阻止するリ
   セツト制御回路と、 前記検知信号発生時に前記スイツチ群からのいずれの操
   作信号にも応答してリセツト信号を前記分カウンタに印
   加してクリアすると共に、前記表示修正回路に制御信号
   を印加して桁上げ時には前記時カウンタのカウントを歩
   進させるリセツト回路と、 前記検知信号発生時には前記操作信号を前記リセツト回
   路に供給し、前記検知信号非発生時には前記操作信号を
   前記表示修正回路に供給する出力選択回路と、 を設けたことを特徴とするデジタル時計の修正回路。