JPH06139068A - ビットオフセット量計算装置 - Google Patents

Abstract

(57)【要約】 【目的】 オフセット量の計算において、ソフトウエア
の負担を軽減する。 【構成】 初期アドレスを入力するアドレスバスと、初
期オフセットを入力するオフセットバスと、Ｍビットの
加算を行なうＭビット加算手段を具備し、前記アドレス
バスの出力の最下位Ｍビットは前記Ｍビット加算手段の
一つの入力に接続され、前記オフセットバスの出力の最
下位Ｎ（Ｎ＞Ｍ）ビットの内先頭Ｍビットは前記Ｍビッ
ト加算手段のもう一方の入力に接続された構成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビットオフセット量計算
装置に関するものである。

【０００２】

【従来の技術】従来の選択手段がビット操作対象とされ
るオペランドのサイズ情報に従ってデコーダが取り込む
ビットを変更し、オペランドのビット数と最大のオペラ
ンドのビット数との差をそのオフセットデータにより所
定のビット操作を行ない、オフセット量間接指定制御シ
ステムとしては、例えば特開平１−１３４６２１号公報
に示されている。図８はこの従来のオフセット量間接指
定制御システムの構成図を示すものであり、８０は３２
ビット入力バス、８１は入力部、８２はセレクタ、８３
はデコーダ、８４は出力回路部、と８５は出力バスであ
る。５ビットデコーダ回路部１の入力部１０に内部バス
を介してビット命令に基づいたオフセットデータを取り
込み、採り入れたデータの下位５ビットを有効データと
して出力する。このデータの内の下位３ビットをデコー
ダ８３に、上位２ビットをセレクタ８２を介してデコー
ダ８３に供給する。このデコーダ８３でビットコードを
数値に変換する。そして変換した対応する位置のビット
を１に、その他のビットを０にして、３２ビットのデー
タを出力回路部５を介して内部バス７に出力し、ソフト
ウエアの負担を軽減して高速に処理する。

【０００３】また、操作対象ビットのベースアドレス及
びそのオフセット量を求めることはマイクロプログラム
により加算器、バレルシフタのようなシフト及びマスク
手段、とデータが退避できるテンポラリレジスタなどを
制御することにより実現できる。

【０００４】例えば、オフセットを求める場合、マイク
ロプログラムにより制御すると、まず初期オフセットを
バレルシフタのようなシフト手段に入力し、３ビット算
術シフトダウンし、そして、シフトダウンするときに溢
れる３ビットをテンポラリレジスタに退避し、加算器に
初期アドレスとシフトダウンされたオフセットを入力し
て加算し、その結果の下位２ビット以外のビットを全て
マスクすることにより求まる。

【０００５】また、ベースアドレスを求める場合、マイ
クロプログラムにより制御すると、初期アドレスと３ビ
ット算術シフトダウンされた初期オフセットを３２ビッ
ト加算器に入力して加算した後、バレルシフタのような
ビットマスク手段を通じて、ビットサイズ指定に応じ
て、ビットマスクを行なう必要がある。バレルシフタに
よりビットマスクを行なう場合、例えば、下位２ビット
をマスクしたいとき、まず、２ビットシフトダウンし、
２ビットシフトアップすることにより、下位２ビットを
０で置き換える。しかし、このような処理を行なうと少
なくても２クロックかかる。

【０００６】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ベースアドレスを求めることができず、
３２ビットのデコーダが必要となり、ハードウエアの増
加にもなり、またマイクロプログラムにより制御すると
数クロック必要になるという課題を有していた。

【０００７】

【課題を解決するための手段】初期アドレスを入力する
アドレスバスと、初期オフセットを入力するオフセット
バスと、Ｍビットの加算を行なうＭビット加算手段を具
備し、前記アドレスバスの出力の最下位Ｍビットは前記
Ｍビット加算手段の一つの入力に接続され、前記オフセ
ットバスの出力の最下位Ｎ（Ｎ＞Ｍ）ビットの内先頭Ｍ
ビットは前記Ｍビット加算手段のもう一つの入力に接続
されたオフセット量計算装置。

【０００８】初期アドレスを入力するアドレスバスと、
３ビット算術シフトダウンされた初期オフセットを入力
するオフセットバスと、加算を行なう加算手段と、マス
ク信号によるビットマスクを行なうビットマスク手段を
具備し、前記アドレスバスの出力は前記加算手段の一つ
の入力に接続され、前記オフセットバスの出力は前記加
算手段のもう一つの入力に接続され、前記加算手段の出
力は前記ビットマスク手段の入力に接続されたベースア
ドレス計算装置。

【０００９】初期アドレスを入力するアドレスバスと、
初期オフセットを入力するオフセットバスと、Ｍビット
の加算を行なうＭビット加算手段と、補数出力信号によ
りデータの補数出力を行なう補数出力手段を具備し、前
記アドレスバスの出力の最下位Ｍビットは前記Ｍビット
加算手段の一つの入力に接続され、前記オフセットバス
の出力の最下位Ｎビットの内先頭Ｍビットは前記Ｍビッ
ト加算手段のもう一つの入力に接続され、前記Ｍビット
加算手段の出力は前記補数出力手段の入力に接続された
オフセット量補数計算装置。

【００１０】

【作用】本発明は前記した構成により、初期アドレスの
最下位Ｍビットを初期オフセットの最下位Ｎビットの内
先頭ＭビットとＭビット加算し、オフセット値を求め、
オフセット補数出力信号に従って、オフセットかオフセ
ットの補数を出力する。初期アドレスと３ビットシフト
ダウンされた初期オフセットを加算し、指定サイズに従
ってビットマスクすることによりベースアドレスを求め
る。

【００１１】

【実施例】図１は本発明の第１の実施例におけるオフセ
ット量計算装置のブロック図を示すものである。同図に
おいて、１０は３２ビットの初期アドレスを供給するア
ドレスバス、１１は３２ビットの初期オフセットを供給
するオフセットバス、１２は２ビット加算器、そして１
３は３ビットバイパスである。

【００１２】図２は本発明の第１の実施例におけるベー
スアドレス計算装置のブロック図を示すものである。同
図において、２０は３２ビットの初期アドレスを供給す
るアドレスバス、２１は３ビットシフトダウンされた３
２ビットの初期オフセットを供給するオフセットバス、
２２は３２ビット加算器であり、２３はビットマスク装
置である。

【００１３】以上示す装置を用いて、ビット操作命令、
ビットフィールド命令及び任意長ビット操作命令で任意
のベースアドレス及びオフセットがそれぞれ初期アドレ
ス及び初期オフセットとして与えられたときに、実際に
アクセスすべき３２ビットワード内のオフセット（アク
セスオフセット）とそのときのベースアドレス（アクセ
スベースアドレス）を計算する。この実施例では処理単
位は３２ビットであり、アクセスアドレス基本単位は２
＊＊Ｎ（Ｎ＝３）で８ビットである。そして、オフセッ
ト量計算に必要とする加算手段はＭ（ｌｏｇ２（３２／
８））＝２ビット加算手段である。なお、処理単位が６
４ビットの場合にはＭ＝３ビット加算手段が必要とな
る。図１及び図２に示すそれぞれの装置の動作について
以下説明する。

【００１４】図３はアクセスオフセットの計算における
加算手段の動作説明図であり、以下図３に従って図１の
動作を説明する。初期アドレス１０の最下位２ビット
と、初期オフセット１１の最下位５ビットの内先頭２ビ
ット、つまり２７ビット目と２８ビット目を２ビット加
算器１２に入力し、演算を行なうことにより５ビットオ
フセットの先頭２ビットを求める。５ビットオフセット
の下位３ビットは初期オフセットの最下位３ビットと同
一であり、初期オフセットバス１１からバイパス１３を
介して出力する。以上によりアクセスオフセットが求ま
る。

【００１５】実際にはハードウエアの増加としては三の
論理ＸＯＲゲートと論理ＮＯＲゲートの追加によりマイ
クロプログラム制御に対してアクセスオフセット及びア
クセスベースアドレスが素早く計算でき、演算速度の高
速化という効果がある。

【００１６】図４はアクセスベースアドレスの計算にお
ける加算手段及びビットマスク手段の動作説明図であ
り、以下図４に従って図２の動作を説明する。３２ビッ
トの初期アドレス２０と３ビットシフトダウンされた３
２ビットの初期オフセット２１を３２ビット加算器２２
に入力して加算し、アクセスベースアドレスを求める。
ビットサイズ指定により、ビットマスク装置でアクセス
ベースアドレスの下位２ビットをマスクする。例えば、
ビットサイズ指定がハーフワード（１６ビット）であっ
たとすると、上記のバイト境界のベースアドレスの下位
ビットをマスクすることによりハーフワード境界アクセ
スベースアドレスが求まる。又、ビットサイズ指定がワ
ードの場合、下位２ビットをマスクすることによりワー
ド境界アクセスベースアドレスが求まる。

【００１７】実際には、ビットマスク装置にワードマス
ク信号またはハーフワードマスク信号を入力することに
より、加算器の出力であるバイト境界アクセスベースア
ドレスを２入力論理ＡＮＤゲートを介し、それぞれ、下
位２ビットまたは下位１ビットをマスクすることにより
簡単に実現できる。

【００１８】上記の装置の動作を図７を用いて具体的に
説明する。図７はビット操作命令及びビットフィールド
命令における操作対象ビットのアクセス方式を示す説明
図であり、それを参照にして初期オフセットと初期アド
レスが与えられているときに操作対象ビットのアクセス
ベースアドレスとアクセスオフセットの求め方を説明す
る。初期アドレスを２０ｈ（ｈ：１６進数）とし、初期
オフセットを１ＢＣｈとする。この初期オフセットはビ
ットオフセットであるため、３ビットシフトダウンして
バイトオフセットを求め、このバイトオフセット、３７
ｈと初期アドレス２０ｈを３２ビット加算し、アクセス
ベースアドレス、５７ｈを求める。次に、初期アドレス
の最下位２ビット、この場合、００ｂ（ｂ：２進数）と
初期オフセットの２７，２８ビット目、この場合、１１
ｂを２ビット加算し、アクセスオフセットの上位２ビッ
トを求める。初期オフセットの最下位３ビット、この場
合、１００ｂをそのままアクセスオフセットの下位３ビ
ットとし、アクセスオフセットは１１１００ｂ（１Ｃ
ｈ）として計算される。図９にビットサイズ指定によ
り、それぞれバイト、ハーフワード、とワードのときの
アクセスベースアドレス及びアクセスオフセットを示
す。

【００１９】図５は本発明の第２の実施例における補数
出力装置のブロック図を示すものである。図５におい
て、１０は３２ビットの初期アドレスを供給するアドレ
スバス、１１は３２ビットの初期オフセットを供給する
オフセットバス、１２は２ビット加算器、１３は３ビッ
トバイパス、そして、１４は補数を出力する補数出力装
置である。オフセットの計算は図１に示すように、初期
アドレス１０の最下位２ビットと、初期オフセット１１
の最下位５ビットの内先頭２ビット、つまり２７ビット
目と２８ビット目を２ビット加算器１２に入力し、演算
を行なうことにより５ビットオフセットの先頭２ビット
を求める。５ビットオフセットの下位３ビットは初期オ
フセットの最下位３ビットと同一であり、１１から１３
のバイパスを介して補数出力装置１４の入力として出力
する。補数出力信号に従って補数出力装置を通じてオフ
セットの補数（オフセット）を出力する。

【００２０】図６はオフセット補数によりビットマスク
作成方法の説明図であり、それを用いて、補数出力装置
によりオフセットの補数を計算する必要性を説明する。
例えば、３２ビットワードの２０ビット目がビット操作
命令における操作対象ビットである。そうすると、２０
ビット目に１が立つマスクを作成し、ビット操作を行な
う。このようなマスクを作る方法として最上位ビットを
１にしてオフセット分だけシフトダウンするか、最下位
ビットを１にして５ビットオフセットの補数、オフセッ
ト（３１−オフセット）分シフトアップすることであ
る。最上位ビットを１にすることよりも最下位ビットを
１にすることが容易にできる。オフセットの値が求まっ
た後、オフセットの補数を求めるにはマイクロプログラ
ム制御よりも５ビットオフセットを論理ＮＯＴゲートを
介した方が高速に実現できる。

【００２１】

【発明の効果】以上説明したように、本発明によれば、
次のような効果が得られる。

【００２２】オフセットを求めるときに、Ｍビット加算
手段を設けることによりソフトウエアにかかる負担の軽
減及び処理速度の高速化を実現できる。

【００２３】ベースアドレスを求めるときに、ビットマ
スク手段を設けることによりソフトウエアにかかる負担
の軽減とともに処理速度の高速化を実現することができ
る。

【００２４】ビット操作命令では、オフセットの補数を
出力する補数出力手段を設けることによりソフトウエア
にかかる負担を軽減し、高速に処理を行なうことができ
る。

【００２５】このように小さなハードウエアをつけるこ
とにより高速に演算が実現でき、実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明における第１の実施例のオフセット量計
算装置のブロック図

【図２】同実施例のベースアドレス計算装置のブロック
図

【図３】オフセットの計算における加算手段の動作説明
図

【図４】ベースアドレスの計算における加算手段及びビ
ットマスク手段の動作説明図

【図５】本発明における第２の実施例のオフセット補数
出力装置のブロック図

【図６】オフセット補数によりビットマスク作成方法の
説明図

【図７】ビット操作命令及びビットフィールド命令にお
ける操作対象ビットのアクセス方式を示す説明図

【図８】従来例のオフセット量間接指定制御システムの
ブロック図

【図９】ビットサイズ指定による違いの説明図

【符号の説明】

１０ 初期アドレスバス １１ 初期オフセットバス １２ ２ビット加算手段 １３ ３ビットバイパス １４ 補数出力手段 ２２ ３２ビット加算手段 ２３ ビットマスク手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 清原 ▲たく▼三 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】アドレスを入力するためのアドレスバス
   と、ビットオフセット値を入力するためのオフセットバ
   スと、データ処理の基本単位のビット長の２を底とする
   対数値（Ｍ）からアドレスにより指定できる最小単位の
   データのビット長の２を底とする対数値（Ｎ）を減じた
   ビット数の加算を行ない、前記アドレスバスから入力さ
   れるアドレスの最下位Ｍビットと、前記オフセットバス
   から入力されるビットオフセットの最下位のＭビットの
   内先頭の（Ｍ−Ｎ）ビットを入力とする加算手段を具備
   し、出力の最下位Ｎビットには前記オフセットバスから
   入力されるビットオフセット値の最下位Ｎビットを出力
   し、より上位の（Ｍ−Ｎ）ビットには前記加算手段の出
   力を出力することを特徴とするビットオフセット量計算
   装置。
2. 【請求項２】アドレスを入力するためのアドレスバス
   と、アドレスにより指定できる最小単位のデータのビッ
   ト長の２を底とする対数値（Ｎ）ビット算術シフトダウ
   ンされたビットオフセットを入力するオフセットバス
   と、加算を行なう加算手段と、マスク信号によるビット
   マスクを行なうビットマスク手段を具備し、前記アドレ
   スバスの出力は前記加算手段の一つの入力に接続され、
   前記オフセットバスの出力は前記加算手段のもう一つの
   入力に接続され、前記加算手段の出力は前記ビットマス
   ク手段の入力に接続されたアクセスベースアドレス計算
   装置。
3. 【請求項３】アドレスを入力するためのアドレスバス
   と、ビットオフセット値を入力するためのオフセットバ
   スと、データ処理の基本単位のビット長の２を底とする
   対数値（Ｍ）からアドレスにより指定できる最小単位の
   データのビット長の２を底とする対数値（Ｎ）を減じた
   ビット数の加算を行ない、前記アドレスバスから入力さ
   れるアドレスの最下位Ｍビットと、前記オフセットバス
   から入力されるビットオフセットの最下位のＭビットの
   内先頭の（Ｍ−Ｎ）ビットを入力とする加算手段と、補
   数出力信号によりデータの補数出力を行なう補数出力手
   段を具備し、出力の最下位Ｎビットには前記オフセット
   バスから入力されるビットオフセット値の最下位Ｎビッ
   トを出力し、より上位の（Ｍ−Ｎ）ビットには前記加算
   手段の出力を出力し、前記の出力を前記補数出力手段の
   入力に接続されることを特徴とするビットオフセット量
   補数計算装置。