JPH0613859A - 遅延出力信号の供給方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル変数の形を取り得るセットポイント
遅延の関数として調整可能な遅延装置と、その製造方法
とを提供する。 【構成】 セットポイント遅延（ＣＮ）の関数としての
正確な調整を可能にするために、入力信号（ｅ0）に関
して遅延された連続する遅延信号（ｅ1〜ｅn）を生成す
ることと、該遅延信号の一つ（ｅ2）およびその先行信
号（ｅ1）とを選択することと、選択された信号（ｅ1、
ｅ2）の重み付けおよび積分効果の重ね合わせを実行す
る。遅延信号（ｅ2）とその先行信号（ｅ1）との間の遅
延は所定の値を有しており、選択および重み付けはセッ
トポイント遅延（ＣＮ）の関数として決定される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル変数の形を取
り得るセットポイント遅延の関数として調整可能な遅延
装置に関する。

【０００２】

【従来の技術】調整可能な遅延回路は数多く応用されて
おり、特に二つの論理信号間の位相を調整する場合に利
用されている。その場合、これらの信号の一番目のもの
が遅延回路の入力に与えられ、出力信号と入力信号との
間の位相差の大きさが遅延回路の調整の制御に使用され
る。

【０００３】位相制御はアナログまたはデジタル調整信
号によって行われ、多くの場合デジタルが好まれる。何
故ならばデジタルは、信号の伝送に起因する妨害および
減衰の影響を受けにくいからである。さらに、集積回路
の形で実現される場合には、製品のばらつきの影響も少
ない。

【０００４】デジタル制御遅延回路を実現するための既
知の第１の解決法は、例えば、デジタル制御相互接続シ
ステムに関係付けられており且つ基本ゲートを可変数に
カスケード接続させ得るインバータタイプの複数の基本
ゲートを使用することからなる。しかしこのタイプの回
路は、基本ゲートの固有遅延（retards intrinseque）
より小さい遅延を正確に調整することが必要でない場合
の使用に限定される。

【０００５】もう一つの既知の解決法は、その抵抗がデ
ジタル制御の関数として選択的且つ並列に接続された複
数の基本抵抗からなる抵抗コンデンサ（resistance-cap
acite）タイプの回路を使用することである。その場
合、遅延は回路の時定数により決定される。全ての基本
抵抗が同一値を有しているとすると、その場合に得られ
る遅延は選択された抵抗数に反比例する。

【０００６】

【発明が解決しようとする課題】全調整範囲にわたって
一定の調整精度を得るには、遅延を調整のデジタル変数
にリンクさせる関数が出来るだけ線形関数に近づく必要
がある。従って、前述の解決法によって得られた応答は
線形関係からは程遠い。そうした線形性に近づけるため
には、非常に正確ですべて互いに異なる値に基本抵抗の
寸法を決める必要がある。しかし、集積回路として実現
した場合にこの結果を得るのは非常に困難である。さら
に、位相調整が要求される信号毎にそのような回路を準
備しなければならない。

【０００７】例えば、遅延回路が、１９９１年１月３０
日付けで出願された「同位相インターロック回路および
結果として生じた周波数の乗算器」と題するヨーロッパ
特許出願第４４１６８４号に記載されているタイプの同
位相インターロック回路に使用されるように意図されて
いるのであれば、前述の解決法はその外形寸法と、製品
のばらつきの影響が大きいという理由とから満足すべき
ものではない。

【０００８】入力信号および該入力信号に関して固定値
だけ遅延した遅延信号の重み付けおよび積分効果の重ね
合わせを実行することからなる方法は、選択された技術
の基本ゲートの固有遅延より小さい最小遅延を得る可能
性を有する正確な調整を可能にする。固定遅延値を限定
することにより、この解決法はさらにセットポイント遅
延の関数としての遅延の線形応答を満足すべき近似値で
確実に行う。従って、遅延の調整範囲は固定遅延値に等
しい。いくつかの応用に対しては、広範囲にわたって遅
延調整ができることが望ましい。しかし、組み合わせ回
路の寸法に従う一定値以上に固定遅延値を増大させる場
合には、セットポイントの関数としての遅延の応答は、
次第に線形ではなくなり、最後には不連続を示す。

【０００９】

【課題を解決するための手段】本発明の目的は、拡大調
整範囲を可能にしながら、小さい値の最小遅延を得る可
能性に加えて満足すべき近似値で正確且つ線形の調整を
同時に可能にする解決法を提供することにより、前述の
不利点を改善することである。

【００１０】このために本発明は、論理入力信号に関し
てセットポイント遅延の関数として調整可能である遅延
を有する出力信号を供給するための方法を目的とし、該
方法は、入力信号に関して遅延された連続する遅延信号
を生成することと、遅延信号およびその先行信号を選択
することと、選択された信号の重み付けおよび積分効果
の重ね合わせを実行することとからなり、遅延信号とそ
の先行信号との間の遅延が所定の値を有しており、選択
および重み付けがセットポイント遅延の関数として決定
されることを特徴としている。

【００１１】従って本発明による方法は複数の調整範囲
を規定し、所定の範囲の選択は遅延信号の一つとその先
行信号とを選択することによって行なわれる。

【００１２】一つの範囲からもう一つの範囲への移行に
も拘らずセットポイントの関数として連続的に変化する
遅延を得るために、本発明による方法はさらに、重み付
けが、セットポイント遅延の関数として選択され且つ０
と最大値との間に含まれるそれぞれ二つの信号に相補的
重み係数を割り当てることからなることを特徴としてい
る。

【００１３】本発明はまた、本発明による方法を実行す
るための遅延回路を目的としている。この回路は、遅延
信号およびそれに先行する信号を選択するための選択手
段と、選択された信号の重み付けおよび積分効果の重ね
合わせから生成される組み合わせ信号を供給するための
組み合わせ手段とを含んでおり、選択手段および組み合
わせ手段が、セットポイント遅延の関数として制御回路
によって制御されることを特徴としている。

【００１４】本発明はまた、特にＥＣＬおよびＣＭＯＳ
技術を利用できるように特に設計されたいくつかの実施
態様を目的としている。

【００１５】

【実施例】これらの態様ならびに本発明の他の特徴およ
び利点が添付図面を参照した下記記載により明らかにな
るであろう。

【００１６】本発明による遅延回路が図１に概略的に示
されている。固定遅延を有する複数の回路Ｄ１〜Ｄｎは
カスケード状に接続されており、第１の固定遅延回路Ｄ
１はその入力で入力信号ｅ0を受け取る。固定遅延回路
Ｄ１〜Ｄｎはその出力で遅延信号ｅ1〜ｅnを供給する。

【００１７】入力信号ｅ0ならびに遅延信号およびｅ1〜
ｅnは、それぞれ選択信号Ａと制御回路３とによって供
給される重み付け信号ＮＫの関数として制御される選択
手段１および組み合わせ手段２の入力に与えられる。制
御回路３は、その入力で２進デジタル変数の形をとり得
るセットポイント遅延ＣＮを受け取る。

【００１８】組み合わせ手段２はその出力で、その出力
が論理出力信号ｓKを供給する整形回路Ｆの入力に与え
られる組み合わせ信号ｆKを供給する。

【００１９】図１の回路は下記のように機能する。

【００２０】セットポイント遅延ＣＮの関数として、制
御回路３は遅延信号の一つと、固定遅延回路Ｄ１〜Ｄｎ
のチェーン内で該遅延信号に先行する信号とを選択する
ための信号Ａを供給する。従って選択信号Ａはセットポ
イント遅延ＣＮが必要とする調整範囲を規定する。一方
制御回路３は、セットポイント遅延ＣＮの重みの小さい
関数として重み付け信号ＮＫを供給する。これらの信号
ＮＫは組み合わせ手段２に与えられる重み係数を規定す
る。

【００２１】図２は、組み合わせ手段２に関連した選択
手段１の配置の第１の可能性を示している。後の説明を
簡単にするために、本発明は特定な場合に限定されるも
のではなく、任意の数の遅延信号に対しても容易に一般
化されるという前提のもとに、遅延信号およびそれらに
関連した固定遅延回路数を４までに限定する。さらに、
正論理が使用され、スイッチは、それを制御する信号が
それぞれ０かまたは１にあるかに従って開いたり、閉じ
たりするものと仮定する。

【００２２】図２に示されている態様によれば、組み合
わせ手段は、信号ｅ0〜ｅ4の中の二つの連続する信号を
受け取るようになっている二つの入力ＸおよびＹを含む
単一の組み合わせ回路から構成されている。組み合わせ
回路２は、重み付け信号ＮＫを受け取ると共に、その出
力で組み合わせ信号ｆKを供給する。組み合わせ回路２
の入力Ｘは、入力信号ｅ0と、それぞれ選択信号ａ0、ａ
2、ａ4によって制御される各スイッチＳＷ０、ＳＷ２、
ＳＷ４を介して偶数番号の遅延信号ｅ2、ｅ4とに接続さ
れる。回路２の入力Ｙは、それぞれ選択信号ａ1、ａ3に
よって制御される各スイッチＳＷ１、ＳＷ３を介して奇
数番号の遅延信号ｅ1、ｅ3に接続される。

【００２３】操作時には、セットポイント遅延ＣＮの関
数として決定される調整範囲に対して、制御回路３は、
組み合わせ回路２に選択された二つの信号ｅ0、ｅ1の積
分効果および重み付けの重ね合わせを実行し得るよう
に、例えばＳＷ０およびＳＷ１のような二つの連続する
スイッチを起動させる。

【００２４】後の説明を簡単にするために、関連信号の
標準化変数を考え、且つ選択された信号に割り当てられ
た重み係数が、相補的であると共に、０と１との間に含
まれると仮定する。従って、回路２の入力Ｘが受け取る
信号に与えられる係数は０と１との間で可変である値Ｋ
を有し、一方、入力Ｙが受け取る信号に与えられる係数
は値１−Ｋをとる。

【００２５】この条件において、回路２は時間に関した
積分によって組み合わせＫＸ＋（１−Ｋ）Ｙを実行する
ように設計されている。

【００２６】図３に示されているタイミング図により、
組み合わせ回路機能の説明が可能である。

【００２７】タイミング図（ａ）は、信号ｅ0〜ｅ4の中
から選択され且つそれぞれ回路２の入力ＸおよびＹに与
えられた信号ｅXおよびｅYを示している。信号ｅXおよ
びｅYは通常、第１および第２のレベルの間の急勾配の
転移のエッジ（fronto）を有しており、信号をその第１
のレベルに戻すもう一つのエッジ（図示せず）に続く。
実際にはこのエッジは、通常信号の最小レベルと最大レ
ベルとの間の中間レベルに相当するスレッショルド値に
達する瞬間に規定される。

【００２８】例えば選択信号ａ0およびａ1が能動状態で
あると仮定すると、信号ｅXおよびｅYはそれぞれ信号ｅ
0およびｅ1である。そのとき、信号ｅYは信号ｅ0と同一
ではあるが、遅延回路Ｄ１によって規定されている遅延
分Ｔだけ遅延している。

【００２９】タイミング図（ｂ）は、重み係数Ｋのさま
ざまな値についての組み合わせ信号ｆKを示している。
示されている信号の形状が実際の回路によって得られる
信号を簡略化して表示したものであるのは勿論である
が、この表示が現実とはあまり隔たっていないことに注
目すべきである。特に、常に飽和段階が認められる。何
故ならば、パルスの積分がいずれにせよ最後には供給電
位の値に限定されるからである。

【００３０】信号ｆ1は、Ｋ＝１、即ち信号ｅ1に加えら
れる重み係数が０の場合に相当する。この信号は、信号
ｅ0がスレッショルド値に達する瞬間に相当する時点０
で、リーディングエッジが始まる台形形状を有してい
る。信号ｆ1は飽和段階に達する瞬間ｔｍまで直線的に
増大する。

【００３１】信号ｆ0は、信号ｅ0に与えられる重み係数
Ｋが０である場合に相当する。この信号は遅延Ｔで信号
ｆ1を再生する。

【００３２】この二つの極端なケースとは異なる重み係
数に対しては、組み合わせ信号は曲線ｆKで示されてい
る動作を行う。

【００３３】信号ｆ1およびｆ0はそれぞれ瞬間ｔ1およ
びｔ0でスレッショルド値に達し、一方信号ｆKは瞬間θ
でこのスレッショルドに達する。ｔ1とｔ0との間の偏差
は遅延Ｔに等しい。従って、入力信号ｅ0に関する組み
合わせ信号ｆKの最小および最大遅延は、それぞれｔ1と
ｔ0との間に含まれる。その結果、一般的に得られる遅
延は、ｔ1およびｔ1＋Ｔを含んだ値θを有する。

【００３４】タイミング図（ｃ）は、タイミング図
（ｂ）で示されている三つの場合の各々における整形回
路Ｆの出力信号を示している。従って、信号ｓ1および
ｓ0はそれぞれ瞬間ｔ1およびｔ0でのエッジを有してい
る。所定の係数Ｋに対して、出力信号ｓKは信号ｓ1に関
した値ＴKだけ遅延したエッジを有する。ここで値ＴKは
０とＴとの間に含まれる。

【００３５】遅延θの重み係数Ｋの関数としての変化の
仕方は、主として上記に規定された過渡時間ｔｍと固定
遅延Ｔとに従う。過渡時間ｔｍは、入力信号ｅ0に関し
た出力信号ｓKの最小遅延ｔ1を規定する。図示されてい
るような完全に線形の場合には、この最小遅延は過渡時
間の半分に等しい。

【００３６】過渡時間ｔｍおよび固定遅延Ｔのさまざま
な値に対する係数Ｋの関数としての遅延ＴKの変化を調
べると、重み係数Ｋの関数としての遅延ＴK、従ってセ
ットポイント遅延のあらゆる不連続性を避けるために、
Ｔがｔｍより小さくなければならないということが分か
る。一方、Ｔがｔｍ／２より小さいかまたはそれに等し
くなるとすぐ、Ｋの関数としての遅延ＴKの完全に線形
の応答が得られる。従って固定値ｔｍに対しては、Ｔが
ｔｍ／２に等しいときには最大調整範囲を有する線形応
答が得られる。

【００３７】遅延信号およびその先行信号についての所
定の選択に対して、固定遅延Ｔは遅延の調整範囲を決定
する。また所定の範囲に対しては、２Ｔに等しいｔｍを
選択することによって線形応答を得ることも可能であ
る。しかし、直接過渡時間ｔｍに従う最小遅延ｔ１を減
少させるためには短い過渡時間を選択することが必要で
ある。

【００３８】一般的にＴおよびｔｍの選択は、最小遅延
と、選択された範囲用の調整範囲と、セットポイント遅
延に関連した遅延の線形性との間の中間状態の結果であ
る。

【００３９】図２に示されている配置により、選択され
た遅延信号が奇数か偶数かにより、係数Ｋが、それぞれ
増加または減少する関数に従ってセットポイントＣＮの
関数として変化するものと仮定すると、一つの範囲から
もう一つの範囲への移行は、セットポイントの関数とし
ての遅延の調整においてなんらの不連続性も起こさな
い。図９および図１０を参照することにより実際いかに
してこの結果を得るかが示される。

【００４０】図４は、ＥＣＬ技術による実現のための選
択および組み合わせ手段の原理の別の回路図を示してい
る。

【００４１】示されている回路は、それぞれ正の電位と
アースとに相当する二つの供給電位ＶｄｄおよびＶｓｓ
によって供給される。抵抗Ｒと並列のキャパシタとから
構成されているインピーダンスＺは、正の電位Ｖｄｄに
接続された第１の端子と、それぞれスイッチＱ０、ＳＷ
０、Ｑ２、ＳＷ２、Ｑ４、およびＱ１、ＳＷ１、Ｑ３、
ＳＷ３を介して二つの電流源ＳｘおよびＳｙに接続され
ている第２の端子とを有している。同じ偶数係数のスイ
ッチは直列に接続されていると共に第１の電流源Ｓｘに
接続されており、一方同じ奇数係数のスイッチは直列に
接続されていると共に第２の電流源Ｓｙに接続されてい
る。スイッチＱ０〜Ｑ４は、それぞれ信号ｅ0〜ｅ4によ
って制御され、スイッチＳＷ０〜ＳＷ４はそれぞれ選択
信号ａ0〜ａ4によって制御される。電流源ＳｘおよびＳ
ｙは、それぞれ重み係数Ｋおよび１−Ｋによって制御さ
れると共に、それぞれ対応する重み係数に対して相補的
であり且つ該係数に比例する電流ＩｘおよびＩｙを供給
する調整可能な電流源である。

【００４２】従ってこの配列は、その容量が積分効果の
原因であるインピーダンスＺにおける電流ＩｘおよびＩ
ｙの重ね合わせを実現する。

【００４３】第２の端子の電位Ｖは、組み合わせ信号ｆ
Kの大きさを決定し、またインピーダンスＺの時定数は
過渡時間ｔｍを規定し得る。

【００４４】図４の回路の機能は、例えば信号ｅ0およ
びｅ1が選択されると仮定すると、図３のタイミング図
により説明可能である。

【００４５】先ず、瞬間０までは信号ｅ0およびｅ1は０
にあり、電位ＶはＶｄｄに等しい。ｅ0が１に移るとき
に、スイッチＱ０は閉じ、電流Ｉ０＝ＫＩはインピーダ
ンスＺ内で循環する。その時電位Ｖは、固定遅延Ｔに等
しい持続時間の間にインピーダンスＺの時定数で値Ｖｄ
ｄーＫＲＩ方向に減少する。その時、ｅ1は１に移り、
Ｑ１は閉じ、電流（１−Ｋ）ＩはインピーダンスＺ内で
電流ＫＩに加えられる。それにより、電位Ｖは同一の時
定数で値ＶｄｄーＲＩの方に減少し続ける。

【００４６】その後で、ｅ0は０に戻り、Ｑ０は閉じ
る。そのとき電位Ｖは、持続時間Ｔの間に同一時定数で
Ｖｄｄ−（１−Ｋ）の方に再び上昇する。最後に、ｅ1
は０に戻り、Ｑ０は閉じ、電位ＶはＶｄｄの方に上昇し
続ける。

【００４７】従って、この回路は変数Ｋｅ0および（１
−Ｋ）ｅ1の積分効果で重ね合わせを行う。信号ｆ1、ｆ
0およびｆKが、実際には図３（ｂ）に示されているもの
より漸進的で特に飽和段階に近い変化を有しているのは
勿論である。しかし、その間に信号ｆ1およびｆ0が時間
の関数として実際に直線的に変化する時間間隔として過
渡時間ｔｍを規定すると、この差は得られた結果を本質
的には修正しない。

【００４８】図５は組み合わせ回路２のＥＣＬ態様を示
している。この回路は、例えば、各々が供給電位Ｖｄｄ
に接続されている第１の端子を有するＭＯＳトランジス
タによって実現されるような同一の値を有する二つの抵
抗Ｒ、Ｒ*を含んでいる。第１の差動アレイＭ０は、そ
のコレクタがそれぞれ抵抗ＲおよびＲ*の第２の端子に
接続されていると共に、そのエミッタが電流Ｉ０から供
給される二つのバイポーラトランジスタＱ０、Ｑ０*か
ら構成されている。Ｍ０と同一の第２の差動アレイＭ１
は、そのコレクタがそれぞれ抵抗ＲおよびＲ*の第２の
端子に接続されていると共に、そのエミッタが電流Ｉ１
から供給されるバイポーラトランジスタＱ１およびＱ１
*から構成されている。

【００４９】入力信号は、トランジスタＱ０およびＱ０
*のベースを制御する差動信号ｅ0、ｅ０*である。差動
信号ｅ0、ｅ０*はまた、固定遅延回路の役割を果たす差
動増幅器Ｄ１の入力に与えられる。増幅器Ｄ１は、トラ
ンジスタＱ１およびＱ１*のベースを制御する差動遅延
信号ｅ1、ｅ１*を供給する。差動遅延信号ｅ1、ｅ１*は
固定遅延回路の役目も果たす第２の差動増幅器Ｄ２の入
力に与えられる。増幅器Ｄ２は、Ｍ０およびＭ１と同一
であり且つ同じように接続された第３の差動アレイＭ２
のトランジスタＱ２およびＱ２*のベースを制御する第
２の差動遅延信号ｅ2およびｅ２*を供給する。トランジ
スタＱ２およびＱ２*のエミッタは電流Ｉ２から供給さ
れる。

【００５０】抵抗ＲおよびＲ*の二つの端子間の差動電
圧Ｖ、Ｖ*は、組み合わせ信号Ｖ、Ｖ*の大きさに相当す
る。エミッタフォロワアレイＦ、Ｆ*は、差動組み合わ
せ信号Ｖ、Ｖ*によって制御されると共に、それらの出
力で差動出力信号ｓK、ｓK*を供給する。

【００５１】調整スケールの数を増やすために下流に配
置されているもう一つの差動増幅器と差動アレイとを備
えることは勿論可能である。

【００５２】選択された調整スケールの関数として、所
定の二つの隣接した差動アレイだけが電流の供給を受
け、それぞれ偶数番号および奇数番号モジュールの電流
は、それぞれＫおよび１−Ｋに比例している。

【００５３】図５の回路機能は、その信号が差動タイプ
であるという違いを除けば図４のものから容易に推論さ
れる。図４のインピーダンスＺは、抵抗ＲまたはＲ*、
およびバイポーラトランジスタのコレクタ／ベース容量
のような抵抗に接続されている容量グループの各径路用
に形成されていることに注目すべきである。抵抗Ｒおよ
びＲ*がＭＯＳトランジスタで構成されている場合に
は、これらのトランジスタのドレーン−ゲート容量も同
様に考慮に入れることが望ましい。

【００５４】図２の態様とは異なって、図４および図５
の態様は、遅延信号の直接選択を実行する必要をなくし
ている。この特性は、スケール数が大きくなりすぎない
という条件で最小遅延を減少し得る。何故ならば、容
量、したがって時定数が、差動アレイ数に従って増大す
るからである。そのとき、図２または図４および図５の
配置のどれを選択するかは、最小遅延および調整スケー
ルに割り当てられる相対的な重要度による。図２の配置
が選択される場合には、組み合わせ回路２は、二つだけ
の差動アレイＭ０およびＭ１と、アレイＭ０およびＭ１
の入力に与えられる差動信号ｅ0、ｅ０*〜ｅ4、ｅ４*用
の選択回路とを有する図５の解決法ＥＣＬを使用し得る
のは勿論である。

【００５５】図６は、二つだけの調整スケールが準備さ
れる特定の場合に、選択手段と同様に可変電流Ｉ０、Ｉ
１、Ｉ２の実現を可能にする回路を示している。

【００５６】この態様によれば、係数Ｋは下位ビットに
相当する五つの信号ｋ０〜ｋ４によって表わされる５ビ
ットの２進数ＮＫの形状である。従ってこの場合には、
Ｋは０と１との間に規則的に分布する３２の異なる値
（乗算係数を除いた）をとり得る。

【００５７】任意のビット数用の態様がこの特定のケー
スから容易に推論されることは勿論である。

【００５８】該回路はそれぞれ値ｒおよび２ｒを有する
第１および第２の抵抗グループを含んでいる。ここで抵
抗ｒはｎチャネルのＭＯＳトランジスタによって実現さ
れ、抵抗２ｒは直列に接続された同一寸法を有するｎチ
ャネルの二つのＭＯＳトランジスタから構成されてい
る。これら全てのＭＯＳトランジスタは、それらを飽和
状態に導く電圧ＥＮによってバイアスされたゲートを有
している。

【００５９】この回路は、そのコレクタが電位Ｖｄｄに
接続され、そのエミッタが抵抗２ｒの第１の端子に接続
され、且つそのベースがバイアス電圧Ｖｒｅｆを受け取
るバイポーラトランジスタを含む第１のアセンブリＳＡ
を含んでいる。

【００６０】第２のアセンブリＳＥＯはもう一つのバイ
ポーラトランジスタを含んでおり、そのベースが同一の
バイアス電圧Ｖｒｅｆを受け取ると共に、そのエミッタ
がもう一つの抵抗２ｒの第１の端子に接続されており、
抵抗２ｒの第２の端子は、抵抗ｒの第１の端子と同様ア
センブリＳＡの抵抗２ｒの第２の端子に接続されてい
る。バイポーラトランジスタのコレクタは、それぞれゲ
ートが信号ｋ０を受け取るｎチャネルのＭＯＳトランジ
スタとｐチャネルのＭＯＳトランジスタとを介して、二
つのラインＬ０およびＬ１に接続されている。

【００６１】この回路は、ＳＥ１と同一であり、且つそ
のＭＯＳトランジスタがそれぞれのゲート上で信号ｋ１
〜ｋ４を受け取る他の四つのアセンブリ（参照番号な
し）を含んでいる。これらの四つのアセンブリは図６に
示されているように接続されている。

【００６２】ラインＬ０は、スイッチＳＷ０およびＳＷ
２の役割を果たすＭＯＳトランジスタを介してモジュー
ルＭ０およびＭ２に接続されている。ラインＬ１は、飽
和状態で機能するべくバイアスされたＭＯＳトランジス
タによって実現されるスイッチＳＷ１を介してモジュー
ルＭ１に接続されている。

【００６３】図６の回路がそれぞれＫと１−Ｋとに比例
する電流ＩｘおよびＩｙを供給することは容易に証明可
能である。一方、モジュールＭ０およびＭ２に組み込ま
れているＭＯＳトランジスタ、ＳＷ１およびＳＷ２が図
に示されているように相補的な場合には、調整スケール
は単一の選択信号ａ0の関数として選択される。

【００６４】図７および図８は、ＣＭＯＳ技術における
組み合わせ回路２のもう一つの態様に関する。

【００６５】図７は、理解の容易なＣＭＯＳ態様の概略
図である。この回路は、共有ラインＬから充電および放
電を実行するための信号ｅ0〜ｅ4にそれぞれ関連する複
数のモジュールＵ０〜Ｕ４を含んでいる。各モジュール
は、選択信号ａ0〜ａ4の中の一つによって制御されると
共に、組み合わせ信号によって制御される充電回路ＰＣ
と放電回路ＤＣとを含んでいる。例えば、選択信号ａ0
および信号ｅ0に関連するモジュールＵ０は充電回路Ｐ
Ｃと放電回路ＤＣとを含んでおり、各充電回路ＰＣおよ
び放電回路ＤＣは、可変抵抗Ｒ０*またはＲ０と、この
抵抗によってラインＬから充電回路用の供給電位Ｖｄｄ
および放電回路用の供給電位Ｖｓｓへの接続を制御する
二つのスイッチＰ０、ＳＷ０*、またはＮ０、ＳＷ０か
ら構成されている。スイッチＳＷ０およびＳＷ０*は、
モジュールＵ０の選択信号ａ0によって制御される。放
電回路のスイッチＮ０は信号ｅ0によって制御され、ス
イッチＰ０はこの信号の補数ｅ０*によって制御され
る。

【００６６】他のモジュールＵ１〜Ｕ４はモジュールＵ
０と同一ではあるが、選択信号および関連する遅延信号
によって制御されるそれぞれのスイッチを有している。
一方、偶数番号の可変抵抗Ｒ０、Ｒ０*、Ｒ２、Ｒ２*、
Ｒ４、Ｒ４*は、係数Ｋに反比例する値を取るように制
御されるが、奇数番号の抵抗Ｒ１、Ｒ１*、Ｒ３、Ｒ３*
は、１−Ｋに反比例する値を取るように制御される。ラ
インＬの電位は組み合わせ信号ｆKの大きさに相当す
る。

【００６７】図７の回路機能を説明するために、二つの
第１のモジュールＵ０およびＵ１が選択され、先ずライ
ンＬがｅ0およびｅ1が０にある電位Ｖｄｄに充電される
と仮定する。そうすると、スイッチＰ０およびＰ１は閉
じ、一方スイッチＮ０およびＮ１は開く。

【００６８】信号ｅ0が能動状態になると、スイッチＮ
０は閉じ、スイッチＰ０は開く。その場合、回路はライ
ンＬのレベルで構造容量によって規定された時定数と、
並列に接続されている抵抗Ｒ０およびＲ１*と同等な抵
抗とを有する。Ｒ０およびＲ１*はそれぞれＫおよび１
−Ｋに反比例するので、時定数はＫとは無関係である。
そのとき、ラインＬは値Ｖｄｄから値（１ーＫ）Ｖｄｄ
までこの時定数で放電する。

【００６９】放電は、信号ｅ1が能動状態になる瞬間ま
でこのように続行される。そのとき、スイッチＮ１は閉
じ、スイッチＰ１は開く。その場合、ラインＬは上記と
同じ時定数で０方向に放電され続ける。

【００７０】信号ｅ0が再び非能動状態に戻ると、スイ
ッチＰ０は閉じ、スイッチＮ０は開く。それによって充
電回路はラインＬから電圧Ｋ Ｖｄｄまで回復される。
ｅ1がまた非能動状態に戻ると、初期の状態に戻る。

【００７１】図７の回路の機能が、遅延の点でＥＣＬ態
様と同一であることは実証可能である。

【００７２】図８は、図７の回路の充電および放電モジ
ュールＵｇの一つの詳細なＣＭＯＳ態様を示している。
充電および放電回路は、それぞれｐおよびｎチャネルの
ＭＯＳトランジスタから構成されている。可変抵抗は、
並列に接続されたＭＯＳトランジスタによって実現され
且つ信号ｋ０〜ｋ４およびｋ０*〜ｋ４*によって制御さ
れ、組み合わせスイッチＰ０またはＮ０は、そのゲート
が組み合わせ信号ｅｇを受け取るそれぞれｐおよびｎチ
ャネルのＭＯＳトランジスタのドレーン−ソースパスで
構成されている。同様に、スイッチＳＷ０およびＳＷ０
*は、そのゲートがそれぞれ選択信号ａｇおよびその補
数ａｇ*を受け取るそれぞれｎおよびｐチャネルのＭＯ
Ｓトランジスタのドレーン−ソースパスで構成されてい
る。

【００７３】図８に示されているモジュールは、同等な
抵抗が係数Ｋに反比例するように制御信号ｋ０〜ｋ４、
ｋ０*〜ｋ４*が相補ＭＯＳトランジスタに与えられる偶
数番号のモジュールである。奇数番号のモジュールも同
じであるが、信号ｋ０〜ｋ４がそれぞれｋ０*〜ｋ４*
に、またその逆に置き換えられるという違いがある。

【００７４】固定遅延回路Ｄ１〜Ｄ４は、それぞれカス
ケード状の二つのＣＭＯＳインバータ手段によって実現
される。

【００７５】時定数を規定する構造容量は、ラインＬに
接続されている能動ＭＯＳトランジスタのドレーン−ゲ
ート容量に起因する。回路の設計によって、結果として
生じる容量は、Ｋの値とは無関係に一定にとどまる。

【００７６】一方、各充電回路または放電回路の可変抵
抗を構成するＭＯＳトランジスタは、各々の抵抗が２の
出力、ｋ０〜ｋ４、ｋ０*〜ｋ４*の制御信号の重みに従
って変化するような寸法に決めることができる。

【００７７】もう一つの可能性は、可変寸法のトランジ
スタを同一のトランジスタの並列および直列アレイと取
り替えることからなる。

【００７８】図８の回路の機能は、図７のものと原理的
に同一であるので、追加説明の必要はない。

【００７９】図９は、制御回路３の実施態様ならびにセ
ットポイント遅延ＣＮを生成させるための手段を示して
いる。

【００８０】この態様によれば、セットポイントＣＮ
は、例えば８ビットの容量ｃ０〜ｃ７を有する可逆カウ
ンタの状態によって規定される２進デジタル変数であ
る。上位ビットｃ６およびｃ７は調整スケールを規定
し、下位ビットｃ０〜ｃ４は重み係数Ｋを示している。
カウンタ４の状態は、それぞれ信号ＩＮＣまたはＤＥＣ
に応答して増加または減少され得る。信号ＩＮＣおよび
ＤＥＣは、その出力がカウンタ４の増加／減少制御入力
に与えられるバランス回路６のそれぞれ１および０に設
置する入力に与えられる。一方、信号ＩＮＣおよびＤＥ
Ｃはさらに、第２の入力がクロック信号ＣＫを受け取る
ＡＮＤゲート８の入力にその出力が接続されているＯＲ
ゲート７の入力に与えられる。ＡＮＤゲート８の出力
は、カウンタ４のクロック入力Ｈに接続されている。

【００８１】重み係数Ｋを表す制御信号ｋ０〜ｋ４は、
第１の入力がカウンタ４のビットｃ６を受け取ると共
に、第２の入力がカウンタ４の下位ビットｃ０〜ｃ４の
補数ｃ０*〜ｃ４*の一つを受け取る排他的ＯＲゲートに
よって供給される。

【００８２】選択信号ａ０〜ａ４は、上位ビットｃ６、
ｃ７のデコーダ５によって供給される。デコーダ５は例
えば表１の真理表を検証するために意図された組み合わ
せ論理回路によって実現される。

【００８３】

【表１】

【００８４】図９の回路の機能を図１０の図表を使用し
てこれから記載する。

【００８５】可逆カウンタ４の状態の修正順序は、それ
ぞれ該カウンタの増加および減少を制御する二つの信号
ＩＮＣおよびＤＥＣの形で現れる。従ってＯＲゲート７
の出力は、修正要求量を表す。この要求量は、出力がカ
ウンタ４用の同期信号を供給するＡＮＤゲート８を使用
してクロック信号ＣＫにより同期化される。

【００８６】信号ＩＮＣが１であるときには、バランス
回路６の出力Ｑは値１をとり、それによってカウンタ４
をクロック信号ＣＫの出現に効果的な増加に条件づけ
る。反対にＤＥＣが１にあるときには、出力Ｑは０にさ
れ、カウンタ４は減少に条件づけられる。

【００８７】図１０（ａ）は重み係数Ｋを表すと共に制
御回路３の出力で供給される信号ｋ０〜ｋ４によって実
現されるデジタル変数ＮＫの変化を示している。このア
センブリによって、ＣＮの関数としてのＮＫの変化は、
ｃ６が２進値を変えるときにその向きを変える。変化は
それぞれ、セットポイントＣＮの関数としてのスケール
数ＮＡの変化を示す図１０（ｂ）に示されているよう
な、一つの範囲からもう一つの範囲への移行に相当す
る。

【００８８】図１０（ｃ）は、セットポイントＣＮの関
数としての全体的遅延Ｔ_KA（上記に規定された瞬間ｔ１
から測定された）の変化を示している。各スケールにつ
いて、調整スケールは対応する固定遅延の値に等しい。
これによって、この図に示されているようなＣＮの値に
応じてＣＮの関数としての遅延Ｔ_KAを表わす曲線の勾配
を変化させる可能性が提供される。この可能性は、セッ
トポイントＣＮの値の関数としての調整精度を変化させ
たい場合に利用するのも有利である。これは、例えば本
発明による遅延回路を使用する回路が非常にさまざまな
周波数で機能するように用意する必要がある場合であ
る。

【図面の簡単な説明】

【図１】本発明による遅延回路の基本レイアウトを示す
図である。

【図２】図１の回路の実施態様の第１の変形例を示す図
である。

【図３】図１の回路の機能を説明し得るタイミング図を
示す図である。

【図４】本発明による遅延回路のＥＣＬ態様の基本レイ
アウトを示す図である。

【図５】ＥＣＬ技術による詳細な実施態様を示す図であ
る。

【図６】ＥＣＬ技術による詳細な実施態様を示す図であ
る。

【図７】ＣＭＯＳ態様の基本レイアウトを示す図であ
る。

【図８】ＣＭＯＳ態様の詳細を示す図である。

【図９】本発明による遅延回路の制御回路を示す図であ
る。

【図１０】図９の制御回路の機能を説明するための図表
を示す図である。

【符号の説明】

１ 選択手段 ２ 組み合わせ手段 ３ 制御回路 Ａ 選択信号 ＣＮ セットポイント遅延 Ｄ１〜Ｄｎ 固定遅延回路 ｅ0 入力信号 ｅ1〜ｅn 遅延信号 Ｆ 整形回路 ｆK 組み合わせ信号 ｓK 出力信号 ＮＫ 重み信号

Claims (10)

【特許請求の範囲】
1. 【請求項１】 論理入力信号（ｅ₀）に関連してセットポ
   イント遅延（ＣＮ）の関数として調整可能な遅延（θ）
   を有する出力信号（ｓ_K）を供給するための方法であっ
   て、入力信号（ｅ₀）に関して遅延された連続する遅延
   信号（ｅ₁〜ｅ_n）を生成することと、前記遅延信号の一
   つ（ｅ₂）およびその先行信号（ｅ₁）を選択すること
   と、選択された前記信号（ｅ₁、ｅ₂）の重み付けおよび
   積分効果の重ね合わせを実行することとからなり、前記
   遅延信号（ｅ₂）とその先行信号（ｅ₁）との間の遅延が
   所定の値を有しており、前記選択および前記重み付けが
   前記セットポイント遅延（ＣＮ）の関数として決定され
   ることを特徴とする遅延出力信号の供給方法。
2. 【請求項２】 前記重み付けが、０と最大値との間にあ
   る二つの相補的重み係数（Ｋ、１−Ｋ）をそれぞれ前記
   セットポイント遅延（ＣＮ）の関数として選択された二
   つの信号（ｅ₁、ｅ₂）に割り当てることからなることを
   特徴とする請求項１に記載の方法。
3. 【請求項３】 遅延信号（ｅ₂）およびその先行信号
   （ｅ₁）の所与の初期選択のために、セットポイント遅
   延が増大するときに遅延信号（ｅ₂）の重み係数が前記
   最大値を有する場合に、前記先行信号（ｅ₁）を前記遅
   延信号（ｅ₂）に続く信号（ｅ₃）と取り替えるように前
   記選択が修正され、セットポイント遅延が減少するとき
   に前記先行信号（ｅ₁）の重み係数が０である場合に、
   前記遅延信号（ｅ₂）を前記先行信号（ｅ₁）に先行する
   信号（ｅ₀）と取り替えるように前記選択が修正される
   ことを特徴とする請求項２に記載の方法。。
4. 【請求項４】 前記セットポイント遅延（ＣＮ）がデジ
   タル変数の形であり、前記デジタル変数の上位ビットお
   よび下位ビットが _、 それぞれ前記選択および前記重み係
   数を規定する働きをすることを特徴とする請求項３に記
   載の方法。
5. 【請求項５】 論理入力信号（ｅ₀）に関してセットポ
   イント遅延（ＣＮ）の関数として調整可能な遅延（θ）
   を有する出力信号（ｓ_K）を供給するための遅延回路で
   あって、カスケード状に接続された複数の固定遅延回路
   （Ｄ１〜Ｄｎ）を含み、第１の固定遅延回路（Ｄ１）が
   その入力で前記入力信号（ｅ₀）を受け取り、前記固定
   遅延回路（Ｄ２〜Ｄｎ）がその出力で連続する遅延信号
   （ｅ₁〜ｅ_n）を供給し、前記遅延回路が、前記遅延信号
   （ｅ₂）の一つおよびその先行信号（ｅ₁）を選択するた
   めの選択手段（１）と、選択された前記信号（ｅ₁、
   ｅ₂）の重み付けおよび積分効果の重ね合わせの結果生
   じる組み合わせ信号（ｆ_K）を供給するための組み合わ
   せ手段とを含んでおり、前記選択手段（１）および組み
   合わせ手段（２）が、前記セットポイント遅延の関数と
   して制御回路（３）によって制御されることを特徴とす
   る遅延回路。
6. 【請求項６】 前記重み付けが、０と最大値との間にあ
   る二つの相補的重み係数（Ｋ、１−Ｋ）をそれぞれ前記
   セットポイント遅延（ＣＮ）の関数として選択された二
   つの信号（ｅ₁、ｅ₂）に割り当てることからなることを
   特徴とする請求項５に記載の遅延回路。
7. 【請求項７】 前記制御回路（３）が _、 前記選択手段
   （１）と前記第１および第２の重み係数（Ｋ、１ーＫ）
   に与えられる選択信号（ａ₀〜ａ₄）を生成し、選択され
   た遅延信号（ｅ₂）および先行信号（ｅ₁）に対して、前
   記制御回路が _、 遅延信号（ｅ₂）に前記セットポイント遅
   延（ＣＮ）の増加関数に従って変化する重み係数（Ｋ、
   １ーＫ）を割り当てることを特徴とする請求項６に記載
   の遅延回路。
8. 【請求項８】 前記組み合わせ手段（２）が、共有イン
   ピーダンス（Ｚ）と、それぞれ前記第１および第２の重
   み係数（Ｋ、１−Ｋ）に比例する電流（Ｉｘ、Ｉｙ）を
   供給する第１および第２の電流源（Ｓｘ、Ｓｙ）とを含
   んでおり、前記組み合わせ手段（２）が、それぞれ前記
   入力信号（ｅ0）と前記遅延信号（ｅ1〜ｅ4）とによっ
   て制御される複数のスイッチ手段（Ｑ０〜Ｑ４）を含ん
   でおり、入力信号（ｅ0）と偶数番号の遅延信号（ｅ2〜
   ｅ4）とに関連する前記スイッチ手段が、前記選択手段
   （１）を介して前記共有インピーダンス（Ｚ）の端子と
   前記第１の電流源（Ｓｘ）との間に配置されており、奇
   数番号（ｅ1、ｅ3）の信号に関連する前記スイッチ手段
   が、前記選択手段（１）を介して前記共有インピーダン
   ス（Ｚ）の端子と前記第２の電流源（Ｓｙ）との間に配
   置されており、前記第１の重み係数（Ｋ）が、選択され
   た前記遅延がそれぞれ奇数か偶数の番号であるかによ
   り、それぞれ前記セットポイント遅延（ＣＮ）の減少ま
   たは増加関数に従って変化することを特徴とする請求項
   ７に記載の遅延回路。
9. 【請求項９】 前記入力信号（ｅ0、ｅ0*）および前記
   遅延信号（ｅ1、ｅ1*〜ｅn、ｅn*）が差動信号であり、
   前記組み合わせ手段（２）がそれぞれ供給電位（Ｖｄ
   ｄ）に接続された第１の端子を有する第１および第２の
   抵抗（Ｒ、Ｒ*）を含んでおり、前記組み合わせ手段
   （２）が、それぞれ前記第１および第２の重み係数
   （Ｋ、１−Ｋ）に比例する電流（Ｉｘ、Ｉｙ）を供給す
   る第１および第２の電流源を含んでいると共に、それぞ
   れ入力信号（ｅ0、ｅ0*）および遅延信号（ｅ１、ｅ1*
   〜ｅn、ｅn*）に関連する複数の差動アレイをさらに含
   んでおり、各差動アレイ（Ｍ０、Ｍ１、Ｍ２）が、その
   コレクタがそれぞれ前記第１および第２の抵抗（Ｒ、Ｒ
   *）の第２の端子に接続され、そのベースが組み合わせ
   差動信号（ｅ0、ｅ0*〜ｅ2、ｅ2*）を受け取る二つのバ
   イポーラトランジスタ（Ｑ０、Ｑ０*〜Ｑ２、Ｑ２*）か
   ら構成されており、入力信号（ｅ0、ｅ0*）および偶数
   番号の遅延信号（ｅ2、ｅ2*）に関連する差動アレイ
   （Ｍ０、Ｍ２）のトランジスタ（Ｑ０、Ｑ０*〜Ｑ２、
   Ｑ２*）のエミッタが、前記第１の電流源に接続されて
   おり、奇数番号の遅延信号（ｅ1、ｅ1*）に関連する差
   動アレイ（Ｍ１）のトランジスタ（Ｑ１、Ｑ１*）のエ
   ミッタが、前記第２の電流源に接続されており、前記第
   １の重み係数（Ｋ）が、選択された前記遅延信号がそれ
   ぞれ奇数または偶数番号であるかにより、それぞれ前記
   セットポイント遅延（ＣＮ）の減少または増加関数に従
   って変化することを特徴とする請求項７に記載の遅延回
   路。
10. 【請求項１０】 前記組み合わせ手段（２）が、それぞ
    れ入力信号（ｅ0）および遅延信号（ｅ1〜ｅ4）によっ
    て制御される共有ライン（Ｌ）の複数の充電および放電
    モジュール（Ｕ０〜Ｕ４）を含んでおり、前記共有ライ
    ン（Ｌ）の電位が前記組み合わせ信号（ｆK）の大きさ
    に相当しており、各モジュール（Ｕ０〜Ｕ４）が、それ
    ぞれ可変抵抗を介して前記共有ライン（Ｌ）と第１およ
    び第２の供給電位（Ｖｓｓ、Ｖｄｄ）との間の接続を制
    御する第１および第２のスイッチ手段（Ｐ０、Ｎ０、Ｓ
    Ｗ０〜Ｐ４、Ｎ４、ＳＷ４）を含む放電回路（ＤＣ）お
    よび充電回路（ＰＣ）をそれぞれ含んでおり、入力信号
    （ｅ0）および偶数番号の遅延信号（ｅ2〜ｅ4）に関連
    するモジュール（Ｕ０からＵ４）の放電回路（ＤＣ）お
    よび充電回路（ＰＣ）の可変抵抗が、前記第１の重み係
    数（Ｋ）に反比例する値を取るように制御されており、
    奇数番号の遅延信号（ｅ1、ｅ3）に関連するモジュール
    （Ｕ１〜Ｕ３）の放電回路（ＤＣ）および充電回路（Ｐ
    Ｃ）の可変抵抗が、前記第２の重み係数（１−Ｋ）に反
    比例する値を取るように制御されており、各モジュール
    （Ｕ０〜Ｕ４）の放電回路（ＤＣ）および充電回路（Ｐ
    Ｃ）の前記第１のスイッチ手段（Ｐ０、Ｎ０〜Ｐ４、Ｎ
    ４）が、それぞれ組み合わせ信号（ｅ0〜ｅ4）の第１お
    よび第２の電圧レベルによって起動され、前記第２のス
    イッチ手段（ＳＷ０〜ＳＷ４）グループが、前記選択手
    段（１）を構成し、前記第１の重み係数（Ｋ）が、選択
    された前記遅延信号がそれぞれ奇数または偶数番号にあ
    るかにより、それぞれ前記セットポイント遅延（ＣＮ）
    の減少または増加関数に従って変化することを特徴とす
    る請求項７に記載の遅延回路。