JPH06123896A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06123896A JPH06123896A JP27416892A JP27416892A JPH06123896A JP H06123896 A JPH06123896 A JP H06123896A JP 27416892 A JP27416892 A JP 27416892A JP 27416892 A JP27416892 A JP 27416892A JP H06123896 A JPH06123896 A JP H06123896A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- video signal
- film transistor
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置における映像信号書き込みスイ
ッチ用薄膜トランジスタのオン抵抗を下げ、書き込み時
間を短くし、および映像信号の分割数を少なくする。 【構成】 液晶表示装置において、信号線走査回路は映
像信号処理部と、この映像信号処理部からの映像信号を
信号走査線へ書き込みを行う映像信号書き込み用薄膜ト
ランジスタとを備え、映像信号書き込み用薄膜トランジ
スタが水素化処理されてなる複数の薄膜トランジスタを
並列に接続し、かつ並列に接続された薄膜トランジスタ
の個々のチャネル幅が 1μm 以上30μm 以下である。
ッチ用薄膜トランジスタのオン抵抗を下げ、書き込み時
間を短くし、および映像信号の分割数を少なくする。 【構成】 液晶表示装置において、信号線走査回路は映
像信号処理部と、この映像信号処理部からの映像信号を
信号走査線へ書き込みを行う映像信号書き込み用薄膜ト
ランジスタとを備え、映像信号書き込み用薄膜トランジ
スタが水素化処理されてなる複数の薄膜トランジスタを
並列に接続し、かつ並列に接続された薄膜トランジスタ
の個々のチャネル幅が 1μm 以上30μm 以下である。
Description
【０００１】
【産業上の利用分野】本発明は表示装置に関し、とくに
駆動回路一体型のアクティブマトリックス型液晶表示装
置に関する。
駆動回路一体型のアクティブマトリックス型液晶表示装
置に関する。
【０００２】
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点をもつため、液晶テレビ、日本
語ワードプロセッサやディスクトップパーソナルコンピ
ュータ等のＯＡ機器等に種々の液晶表示装置が用いられ
ている。高品質表示が可能な駆動回路一体型のアクティ
ブマトリックス型液晶表示装置もより高品質な表示特性
が要求されている。
費電力という大きな利点をもつため、液晶テレビ、日本
語ワードプロセッサやディスクトップパーソナルコンピ
ュータ等のＯＡ機器等に種々の液晶表示装置が用いられ
ている。高品質表示が可能な駆動回路一体型のアクティ
ブマトリックス型液晶表示装置もより高品質な表示特性
が要求されている。
【０００３】従来の駆動回路一体型のアクティブマトリ
ックス型液晶表示装置の部分回路図を図７に示す。従来
の駆動回路一体型のアクティブマトリックス型液晶表示
装置は、多結晶シリコンからなる薄膜トランジスタを用
いてシフトレジスタ１、バッファ２、映像信号書き込み
スイッチ用薄膜トランジスタ３等の駆動回路を基板上に
形成して、同一基板上に 2次元状に形成された複数の表
示画素部４を制御するスイッチング用薄膜トランジスタ
５を点順次に駆動する構成となっている。なお、６は信
号線を、７はゲート線を、８はゲート走査線駆動回路を
表す。ここで、映像信号書き込みスイッチ用薄膜トラン
ジスタ３はチャネル幅を広く形成してオン抵抗を小さく
することにより、必要な書き込み時間内に映像信号を書
き込めるように設計される。そのチャネル幅は、通常 3
00〜400 μｍであるが、チャネル幅をさらに広くすると
映像信号書き込みスイッチ用薄膜トランジスタ３のゲー
ト・ドレイン間の容量に起因する突き抜け電圧が増える
ため（SID'90 DIGEST P315）、その幅にも制限がある。
ックス型液晶表示装置の部分回路図を図７に示す。従来
の駆動回路一体型のアクティブマトリックス型液晶表示
装置は、多結晶シリコンからなる薄膜トランジスタを用
いてシフトレジスタ１、バッファ２、映像信号書き込み
スイッチ用薄膜トランジスタ３等の駆動回路を基板上に
形成して、同一基板上に 2次元状に形成された複数の表
示画素部４を制御するスイッチング用薄膜トランジスタ
５を点順次に駆動する構成となっている。なお、６は信
号線を、７はゲート線を、８はゲート走査線駆動回路を
表す。ここで、映像信号書き込みスイッチ用薄膜トラン
ジスタ３はチャネル幅を広く形成してオン抵抗を小さく
することにより、必要な書き込み時間内に映像信号を書
き込めるように設計される。そのチャネル幅は、通常 3
00〜400 μｍであるが、チャネル幅をさらに広くすると
映像信号書き込みスイッチ用薄膜トランジスタ３のゲー
ト・ドレイン間の容量に起因する突き抜け電圧が増える
ため（SID'90 DIGEST P315）、その幅にも制限がある。
【０００４】一方、多結晶シリコン薄膜トランジスタ
は、液晶表示装置のコントラスト低下の原因となるトラ
ンジスター動作のオフ側でドレインリーク電流が発生し
やすい。また、多結晶シリコン薄膜の特性を向上させる
ためには移動度を上げなければならない。このため、多
結晶シリコン薄膜トランジスタは、ドレインリーク電流
を下げ、移動度を上げるために水素化処理が通常行われ
ている。この水素化処理はチャネル幅と関連し、チャネ
ル幅が広くなると水素化処理の効果が少なくなることか
ら、チャネル部にスリットを入れ、開口部を形成する方
法が開示されている（特開昭 62-268161）。
は、液晶表示装置のコントラスト低下の原因となるトラ
ンジスター動作のオフ側でドレインリーク電流が発生し
やすい。また、多結晶シリコン薄膜の特性を向上させる
ためには移動度を上げなければならない。このため、多
結晶シリコン薄膜トランジスタは、ドレインリーク電流
を下げ、移動度を上げるために水素化処理が通常行われ
ている。この水素化処理はチャネル幅と関連し、チャネ
ル幅が広くなると水素化処理の効果が少なくなることか
ら、チャネル部にスリットを入れ、開口部を形成する方
法が開示されている（特開昭 62-268161）。
【０００５】
【発明が解決しようとする課題】しかしながら、現行テ
レビ放送（ＮＴＳＣ）規格からハイビジョン放送規格へ
の移行や、インタレース駆動からノンインタレース駆動
化等による画像表示の高品質化が進むと映像信号書き込
みスイッチ用薄膜トランジスタ３への映像信号の書き込
み時間が短くなり、点順次駆動法の場合、書き込みが困
難となる問題がある。
レビ放送（ＮＴＳＣ）規格からハイビジョン放送規格へ
の移行や、インタレース駆動からノンインタレース駆動
化等による画像表示の高品質化が進むと映像信号書き込
みスイッチ用薄膜トランジスタ３への映像信号の書き込
み時間が短くなり、点順次駆動法の場合、書き込みが困
難となる問題がある。
【０００６】映像信号書き込み時間を長くする手段とし
て、シフトレジスタおよび映像信号を分割する手段も考
えられるが、映像信号の分割は外部駆動回路の増大およ
び調整が困難である。したがって、映像信号の分割数を
少なくするか、もしくは分割なしで済むように映像信号
書き込みスイッチ用薄膜トランジスタ３のオン抵抗を低
くすることが望ましいが、前述のようにチャネル幅にも
制限があり、またチャネル部にスリットを入れ、開口部
を形成した後水素化処理を行う方法にもつぎのような問
題がある。チャネル部に狭い開口部を形成し、その開口
パターン幅をエッチィングで形成する場合、四角い開口
部の角が丸みをおびたり、また、開口部自身を形成する
ことが困難である。そのうえ、開口部の幅が狭いと活性
層端部でのゲート電極耐電圧が悪くなる。
て、シフトレジスタおよび映像信号を分割する手段も考
えられるが、映像信号の分割は外部駆動回路の増大およ
び調整が困難である。したがって、映像信号の分割数を
少なくするか、もしくは分割なしで済むように映像信号
書き込みスイッチ用薄膜トランジスタ３のオン抵抗を低
くすることが望ましいが、前述のようにチャネル幅にも
制限があり、またチャネル部にスリットを入れ、開口部
を形成した後水素化処理を行う方法にもつぎのような問
題がある。チャネル部に狭い開口部を形成し、その開口
パターン幅をエッチィングで形成する場合、四角い開口
部の角が丸みをおびたり、また、開口部自身を形成する
ことが困難である。そのうえ、開口部の幅が狭いと活性
層端部でのゲート電極耐電圧が悪くなる。
【０００７】さらに、駆動回路一体型液晶表示装置を水
素化処理する場合、薄膜トランジスタのチャネル幅がシ
フトレジスタ等では狭いパターンとして、映像信号書き
込み用薄膜トランジスタやバッファ回路および保護 MOS
ダイオードの薄膜トランジスタでは広いパターンとして
存在するため、映像信号書き込み用薄膜トランジスタ等
のチャネル幅に最適な時間で水素化処理を行うと、シフ
トレジスタ等では水素化処理が過剰となり駆動回路部の
薄膜トランジスタのディプレッション現象が生じ、オフ
時のリーク電流が増え、消費電力も増え、発熱などの問
題が生じる。
素化処理する場合、薄膜トランジスタのチャネル幅がシ
フトレジスタ等では狭いパターンとして、映像信号書き
込み用薄膜トランジスタやバッファ回路および保護 MOS
ダイオードの薄膜トランジスタでは広いパターンとして
存在するため、映像信号書き込み用薄膜トランジスタ等
のチャネル幅に最適な時間で水素化処理を行うと、シフ
トレジスタ等では水素化処理が過剰となり駆動回路部の
薄膜トランジスタのディプレッション現象が生じ、オフ
時のリーク電流が増え、消費電力も増え、発熱などの問
題が生じる。
【０００８】本発明は、このような課題に対処するため
になされたもので、駆動回路一体型液晶表示装置におい
て、映像信号書き込みスイッチ用薄膜トランジスタのオ
ン抵抗を下げ、書き込み時間を短くし、および映像信号
の分割数を少なくすることのできる液晶表示装置を提供
することを目的とする。
になされたもので、駆動回路一体型液晶表示装置におい
て、映像信号書き込みスイッチ用薄膜トランジスタのオ
ン抵抗を下げ、書き込み時間を短くし、および映像信号
の分割数を少なくすることのできる液晶表示装置を提供
することを目的とする。
【０００９】
【課題を解決するための手段】本発明の液晶表示装置
は、基板と、この基板上に 2次元状に形成された複数の
表示画素部と、これら表示画素部をそれぞれ制御する複
数のスイッチング用薄膜トランジスタと、この薄膜トラ
ンジスタを順次駆動するための信号線走査回路およびゲ
ート線走査回路よりなる駆動回路部とを基板上に備えた
液晶表示装置において、信号線走査回路は映像信号処理
部と、この映像信号処理部からの映像信号を信号走査線
へ書き込みを行う映像信号書き込み用薄膜トランジスタ
とを備え、映像信号書き込み用薄膜トランジスタが水素
化処理されてなる複数の薄膜トランジスタを並列に接続
し、かつ並列に接続された薄膜トランジスタの個々のチ
ャネル幅が 1μm 以上30μm 以下であることを特徴とす
る。
は、基板と、この基板上に 2次元状に形成された複数の
表示画素部と、これら表示画素部をそれぞれ制御する複
数のスイッチング用薄膜トランジスタと、この薄膜トラ
ンジスタを順次駆動するための信号線走査回路およびゲ
ート線走査回路よりなる駆動回路部とを基板上に備えた
液晶表示装置において、信号線走査回路は映像信号処理
部と、この映像信号処理部からの映像信号を信号走査線
へ書き込みを行う映像信号書き込み用薄膜トランジスタ
とを備え、映像信号書き込み用薄膜トランジスタが水素
化処理されてなる複数の薄膜トランジスタを並列に接続
し、かつ並列に接続された薄膜トランジスタの個々のチ
ャネル幅が 1μm 以上30μm 以下であることを特徴とす
る。
【００１０】本発明の液晶表示装置において、映像信号
書き込み用薄膜トランジスタとともにチャネル幅の広い
バッファ回路および保護 MOSダイオードの薄膜トランジ
スタを個々のチャネル幅が 1μm 以上30μm 以下である
薄膜トランジスタを複数個並列に接続してもよい。
書き込み用薄膜トランジスタとともにチャネル幅の広い
バッファ回路および保護 MOSダイオードの薄膜トランジ
スタを個々のチャネル幅が 1μm 以上30μm 以下である
薄膜トランジスタを複数個並列に接続してもよい。
【００１１】本発明の液晶表示装置は、上述の表示画素
部および駆動回路部等を備えた基板の表示画素部全体
を、対向基板と所定の間隔で合わせ、そのギャップ部に
液晶を注入し、液晶セルを構成する。そして、外装アセ
ンブリを形成して本発明の液晶表示装置を得る。
部および駆動回路部等を備えた基板の表示画素部全体
を、対向基板と所定の間隔で合わせ、そのギャップ部に
液晶を注入し、液晶セルを構成する。そして、外装アセ
ンブリを形成して本発明の液晶表示装置を得る。
【００１２】
【作用】チャネル幅の狭い薄膜トランジスタを複数個並
列に接続することによって、水素化処理をより完全に行
うことができる。また、チャネル幅はソースおよびドレ
イン領域間で完全なストライプ状になるので、水素化処
理をバラツキなく行うことができる。
列に接続することによって、水素化処理をより完全に行
うことができる。また、チャネル幅はソースおよびドレ
イン領域間で完全なストライプ状になるので、水素化処
理をバラツキなく行うことができる。
【００１３】さらに、駆動回路部や画素部等を含めて同
一基板上に形成されている薄膜トランジスタのチャネル
幅が略同一であるので、水素化処理等を同一工程で行う
ことができる。このため、とくに、映像信号書き込みス
イッチ用薄膜トランジスタのオン抵抗を下げ、書き込み
時間を短くし、および映像信号の分割数を少なくするこ
とができる。
一基板上に形成されている薄膜トランジスタのチャネル
幅が略同一であるので、水素化処理等を同一工程で行う
ことができる。このため、とくに、映像信号書き込みス
イッチ用薄膜トランジスタのオン抵抗を下げ、書き込み
時間を短くし、および映像信号の分割数を少なくするこ
とができる。
【００１４】
【実施例】本発明の実施例を図１から図６に基づき説明
する。多結晶シリコン薄膜トランジスタの水素化処理前
後におけるトランジスタ特性を図４に示す。水素化処理
を行うことにより、移動度の増大、しきい値電圧が低減
すること等から、オフ時のリーク電流の低減を図ること
ができる。ここで、図４に示した多結晶シリコン薄膜ト
ランジスタはソースおよびドレイン部はｎ−領域を有す
るＬＤＤ（Lightly Doped Drain ）構造であることが好
ましい。ＬＤＤ構造はドレイン部等の近傍の電荷分布を
徐々に変化させてドレイン接合等を構成する。電荷分布
が徐々に変化するため、接合部の接合電場も徐々に変化
し異常なリーク電流が流れなくなる。多結晶シリコン薄
膜トランジスタの場合、このようなＬＤＤ構造でないと
ゲートバイアスが負の領域でリーク電流が増大し、リー
ク電流が増大すると 1ゲート走査時間内の映像信号保持
特性が確保できないためである。
する。多結晶シリコン薄膜トランジスタの水素化処理前
後におけるトランジスタ特性を図４に示す。水素化処理
を行うことにより、移動度の増大、しきい値電圧が低減
すること等から、オフ時のリーク電流の低減を図ること
ができる。ここで、図４に示した多結晶シリコン薄膜ト
ランジスタはソースおよびドレイン部はｎ−領域を有す
るＬＤＤ（Lightly Doped Drain ）構造であることが好
ましい。ＬＤＤ構造はドレイン部等の近傍の電荷分布を
徐々に変化させてドレイン接合等を構成する。電荷分布
が徐々に変化するため、接合部の接合電場も徐々に変化
し異常なリーク電流が流れなくなる。多結晶シリコン薄
膜トランジスタの場合、このようなＬＤＤ構造でないと
ゲートバイアスが負の領域でリーク電流が増大し、リー
ク電流が増大すると 1ゲート走査時間内の映像信号保持
特性が確保できないためである。
【００１５】図５は、多結晶シリコン薄膜トランジスタ
の水素化処理後の移動度およびしきい値電圧特性のチャ
ネル幅依存性を示したものである。図５より、多結晶シ
リコン薄膜トランジスタでは、水素化処理を同一条件下
で行うと、チャネル幅が広いものほど、水素化が不十分
で移動度が低下し、しきい値電圧も大きくなる。一方、
チャネル幅が狭すぎると、ドレイン電流が流れにくくな
り、並列に接続する薄膜トランジスタの数が多すぎるこ
とになる。このために、本発明におけるチャネル幅は、
1μm 以上30μm 以下であることが重要である。
の水素化処理後の移動度およびしきい値電圧特性のチャ
ネル幅依存性を示したものである。図５より、多結晶シ
リコン薄膜トランジスタでは、水素化処理を同一条件下
で行うと、チャネル幅が広いものほど、水素化が不十分
で移動度が低下し、しきい値電圧も大きくなる。一方、
チャネル幅が狭すぎると、ドレイン電流が流れにくくな
り、並列に接続する薄膜トランジスタの数が多すぎるこ
とになる。このために、本発明におけるチャネル幅は、
1μm 以上30μm 以下であることが重要である。
【００１６】なお、図６は、多結晶シリコン薄膜トラン
ジスタの水素化処理を長時間行うと、水素がドナー的に
作用して、トランジスタ特性がエンハンスメント型から
ディプレッション型へ推移するようすを示したものであ
る。
ジスタの水素化処理を長時間行うと、水素がドナー的に
作用して、トランジスタ特性がエンハンスメント型から
ディプレッション型へ推移するようすを示したものであ
る。
【００１７】図１は、本発明の多結晶シリコン薄膜トラ
ンジスタからなる駆動回路一体型のアクティブマトリッ
クス型液晶表示装置の部分回路図である。また、図２は
映像信号書き込みスイッチ用薄膜トランジスタ３の平面
図である。図１において、シフトレジスタ１、バッファ
２、映像信号書き込みスイッチ用薄膜トランジスタ３等
の駆動回路を基板上に形成して、同一基板上に 2次元状
に形成された複数の表示画素部４を制御するスイッチン
グ用薄膜トランジスタ５を点順次に駆動する構成となっ
ている。ここで、映像信号書き込みスイッチ用薄膜トラ
ンジスタ３は複数の薄膜トランジスタを並列に接続し、
かつ並列に接続された薄膜トランジスタの個々のチャネ
ル幅を約 8μm で形成した。そして、この薄膜トランジ
スタを 40 個並列に接続することにより、映像信号書き
込みスイッチ用薄膜トランジスタ３において、映像信号
書き込み時にオン抵抗 500Ω以下が達成できた。
ンジスタからなる駆動回路一体型のアクティブマトリッ
クス型液晶表示装置の部分回路図である。また、図２は
映像信号書き込みスイッチ用薄膜トランジスタ３の平面
図である。図１において、シフトレジスタ１、バッファ
２、映像信号書き込みスイッチ用薄膜トランジスタ３等
の駆動回路を基板上に形成して、同一基板上に 2次元状
に形成された複数の表示画素部４を制御するスイッチン
グ用薄膜トランジスタ５を点順次に駆動する構成となっ
ている。ここで、映像信号書き込みスイッチ用薄膜トラ
ンジスタ３は複数の薄膜トランジスタを並列に接続し、
かつ並列に接続された薄膜トランジスタの個々のチャネ
ル幅を約 8μm で形成した。そして、この薄膜トランジ
スタを 40 個並列に接続することにより、映像信号書き
込みスイッチ用薄膜トランジスタ３において、映像信号
書き込み時にオン抵抗 500Ω以下が達成できた。
【００１８】通常、映像信号線配線容量は 10pF 程度で
あるので、スイッチング素子としての周波数特性（f=1/
(2πRC) ）より 30 MHz 程度の周波数が得られる。これ
により、ハイビジョンの映像信号帯域も分割なしで行え
るようになり外部回路の負担が軽減される。
あるので、スイッチング素子としての周波数特性（f=1/
(2πRC) ）より 30 MHz 程度の周波数が得られる。これ
により、ハイビジョンの映像信号帯域も分割なしで行え
るようになり外部回路の負担が軽減される。
【００１９】図３は、本発明の多結晶シリコン薄膜トラ
ンジスタからなる駆動回路一体型のアクティブマトリッ
クス型液晶表示装置の他の部分回路図である。図３にお
いて、映像信号書き込みスイッチ用薄膜トランジスタ３
とともにバッファ回路２の薄膜トランジスタもチャネル
幅が約 8μm の複数の薄膜トランジスタを並列に接続し
た構成となっている。バッファ回路２はチャネル幅の大
きなインバータ回路が用いられるが、このバッファ回路
の薄膜トランジスタを並列接続構造とすることにより、
水素化が完全になり、かつ同一製造工程で水素化処理が
できた。
ンジスタからなる駆動回路一体型のアクティブマトリッ
クス型液晶表示装置の他の部分回路図である。図３にお
いて、映像信号書き込みスイッチ用薄膜トランジスタ３
とともにバッファ回路２の薄膜トランジスタもチャネル
幅が約 8μm の複数の薄膜トランジスタを並列に接続し
た構成となっている。バッファ回路２はチャネル幅の大
きなインバータ回路が用いられるが、このバッファ回路
の薄膜トランジスタを並列接続構造とすることにより、
水素化が完全になり、かつ同一製造工程で水素化処理が
できた。
【００２０】同様に、入力保護回路部に形成される静電
対策用の保護 MOSダイオードも水素化が不十分であると
高抵抗となり本来の機能低下をまねくが複数の薄膜トラ
ンジスタを、図８に示すように、並列に接続することに
より低抵抗化が達成できた。
対策用の保護 MOSダイオードも水素化が不十分であると
高抵抗となり本来の機能低下をまねくが複数の薄膜トラ
ンジスタを、図８に示すように、並列に接続することに
より低抵抗化が達成できた。
【００２１】
【発明の効果】本発明の液晶表示装置は、映像信号書き
込み用薄膜トランジスタが水素化処理されてなる複数の
薄膜トランジスタを並列に接続し、かつ並列に接続され
た薄膜トランジスタの個々のチャネル幅を 1μm 以上30
μm 以下と狭くしたので、完全な水素化処理を行うこと
ができるとともに、水素化処理のバラツキを少なくする
ことができる。このため、映像信号書き込みスイッチ用
薄膜トランジスタのオン抵抗を下げ、書き込み時間を短
くすることができる。さらにオフ時のリーク電流を下
げ、消費電力や発熱を抑えることができる。したがっ
て、コントラストに優れた高品質の画像表示を有する液
晶表示装置が得られる。
込み用薄膜トランジスタが水素化処理されてなる複数の
薄膜トランジスタを並列に接続し、かつ並列に接続され
た薄膜トランジスタの個々のチャネル幅を 1μm 以上30
μm 以下と狭くしたので、完全な水素化処理を行うこと
ができるとともに、水素化処理のバラツキを少なくする
ことができる。このため、映像信号書き込みスイッチ用
薄膜トランジスタのオン抵抗を下げ、書き込み時間を短
くすることができる。さらにオフ時のリーク電流を下
げ、消費電力や発熱を抑えることができる。したがっ
て、コントラストに優れた高品質の画像表示を有する液
晶表示装置が得られる。
【００２２】また、同一基板上に形成されている薄膜ト
ランジスタのチャネル幅が略同一であるので、水素化処
理等を同一製造工程で行うことができるため、製造工程
が簡略化することができ、液晶表示装置の信頼性が向上
する。
ランジスタのチャネル幅が略同一であるので、水素化処
理等を同一製造工程で行うことができるため、製造工程
が簡略化することができ、液晶表示装置の信頼性が向上
する。
【図１】本発明の液晶表示装置の部分回路図である。
【図２】本発明の液晶表示装置における映像信号書き込
みスイッチ用薄膜トランジスタ３の平面図である。
みスイッチ用薄膜トランジスタ３の平面図である。
【図３】本発明の液晶表示装置の他の部分回路図であ
る。
る。
【図４】多結晶シリコン薄膜トランジスタの水素化処理
前後におけるトランジスタ特性を示す図である。
前後におけるトランジスタ特性を示す図である。
【図５】多結晶シリコン薄膜トランジスタの水素化処理
後の移動度およびしきい値電圧特性のチャネル幅依存性
を示す図である。
後の移動度およびしきい値電圧特性のチャネル幅依存性
を示す図である。
【図６】多結晶シリコン薄膜トランジスタの水素化処理
を長時間行った場合のトランジスタ特性を示す図であ
る。
を長時間行った場合のトランジスタ特性を示す図であ
る。
【図７】従来の液晶表示装置の部分回路図である。
【図８】本発明の液晶表示装置の入力保護回路部におけ
る保護 MOSダイオードの部分回路図である。
る保護 MOSダイオードの部分回路図である。
１………シフトレジスタ、２………バッファ、３………
映像信号書き込みスイッチ用薄膜トランジスタ、４……
…表示画素部、５………スイッチング用薄膜トランジス
タ、６………信号線、７………ゲート線、８………ゲー
ト走査線駆動回路。
映像信号書き込みスイッチ用薄膜トランジスタ、４……
…表示画素部、５………スイッチング用薄膜トランジス
タ、６………信号線、７………ゲート線、８………ゲー
ト走査線駆動回路。
Claims (1)
- 【請求項１】 基板と、この基板上に 2次元状に形成さ
れた複数の表示画素部と、これら表示画素部をそれぞれ
制御する複数のスイッチング用薄膜トランジスタと、前
記薄膜トランジスタを順次駆動するための信号線走査回
路およびゲート線走査回路よりなる駆動回路部とを前記
基板上に備えた液晶表示装置において、 前記信号線走
査回路は映像信号処理部と、この映像信号処理部からの
映像信号を信号走査線へ書き込みを行う映像信号書き込
み用薄膜トランジスタとを備え、前記映像信号書き込み
用薄膜トランジスタが水素化処理されてなる複数の薄膜
トランジスタを並列に接続し、かつ前記並列に接続され
た薄膜トランジスタの個々のチャネル幅が 1μm 以上30
μm 以下であることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27416892A JPH06123896A (ja) | 1992-10-13 | 1992-10-13 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27416892A JPH06123896A (ja) | 1992-10-13 | 1992-10-13 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06123896A true JPH06123896A (ja) | 1994-05-06 |
Family
ID=17537988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27416892A Withdrawn JPH06123896A (ja) | 1992-10-13 | 1992-10-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06123896A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998000870A1 (en) * | 1996-06-28 | 1998-01-08 | Seiko Epson Corporation | Thin film transistor, method of its manufacture and circuit and liquid crystal display using the thin film transistor |
| US6028580A (en) * | 1995-09-28 | 2000-02-22 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US6181190B1 (en) | 1997-12-04 | 2001-01-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Electronic circuit and manufacturing method for electronic circuit |
| US6677609B2 (en) | 1996-06-28 | 2004-01-13 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| US6798394B1 (en) | 1994-10-07 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US6888182B2 (en) | 2002-05-09 | 2005-05-03 | Sharp Kabushiki Kaisha | Thin film transistor, method for manufacturing same, and liquid crystal display device using same |
| KR100513951B1 (ko) * | 1998-09-03 | 2005-09-09 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 회로 및 전기 광학 장치 및 전자기기 |
| KR100685307B1 (ko) * | 1999-11-05 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
| US7195960B2 (en) | 1996-06-28 | 2007-03-27 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| US7304625B2 (en) | 1998-03-27 | 2007-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Driving circuit of a semiconductor display device and the semiconductor display device |
| US7407838B2 (en) | 1995-03-28 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor |
| US7465958B2 (en) | 2004-03-12 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device, and method for manufacturing the same |
| US7550765B2 (en) | 1994-08-19 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
-
1992
- 1992-10-13 JP JP27416892A patent/JPH06123896A/ja not_active Withdrawn
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550765B2 (en) | 1994-08-19 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US8450743B2 (en) | 1994-08-19 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having parallel thin film transistors |
| US7557377B2 (en) | 1994-08-19 | 2009-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistor |
| US6798394B1 (en) | 1994-10-07 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US7348971B2 (en) | 1994-10-07 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US7864169B2 (en) | 1994-10-07 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US7407838B2 (en) | 1995-03-28 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor |
| US6028580A (en) * | 1995-09-28 | 2000-02-22 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US6333520B1 (en) | 1996-06-28 | 2001-12-25 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| US6677609B2 (en) | 1996-06-28 | 2004-01-13 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| US7195960B2 (en) | 1996-06-28 | 2007-03-27 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| US6084248A (en) * | 1996-06-28 | 2000-07-04 | Seiko Epson Corporation | Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor |
| WO1998000870A1 (en) * | 1996-06-28 | 1998-01-08 | Seiko Epson Corporation | Thin film transistor, method of its manufacture and circuit and liquid crystal display using the thin film transistor |
| US6181190B1 (en) | 1997-12-04 | 2001-01-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Electronic circuit and manufacturing method for electronic circuit |
| US7304625B2 (en) | 1998-03-27 | 2007-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Driving circuit of a semiconductor display device and the semiconductor display device |
| JP2009025822A (ja) * | 1998-03-27 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7315296B2 (en) | 1998-03-27 | 2008-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Driving circuit of a semiconductor display device and the semiconductor display device |
| JP2014002396A (ja) * | 1998-03-27 | 2014-01-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015146420A (ja) * | 1998-03-27 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9262978B2 (en) | 1998-03-27 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Driving circuit of a semiconductor display device and the semiconductor display device |
| KR100513951B1 (ko) * | 1998-09-03 | 2005-09-09 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치의 구동 회로 및 전기 광학 장치 및 전자기기 |
| KR100685307B1 (ko) * | 1999-11-05 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
| US6888182B2 (en) | 2002-05-09 | 2005-05-03 | Sharp Kabushiki Kaisha | Thin film transistor, method for manufacturing same, and liquid crystal display device using same |
| US7465958B2 (en) | 2004-03-12 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device, and method for manufacturing the same |
| US8884300B2 (en) | 2004-03-12 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a transistor including an even number of channel formation regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4036923B2 (ja) | 表示装置およびその駆動回路 | |
| US6812489B2 (en) | Liquid crystal display | |
| JPH06123896A (ja) | 液晶表示装置 | |
| US10777646B2 (en) | Thin film transistor and display device | |
| TW487821B (en) | Display unit | |
| US6873378B2 (en) | Liquid crystal display panel | |
| US8242503B2 (en) | Multi-gate thin film transistor device | |
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JPH0974204A (ja) | 表示駆動装置 | |
| KR100527576B1 (ko) | N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치 | |
| JP3869463B2 (ja) | アクティブ・マトリックス液晶ディスプレイ用の大口径比アレイ・アーキテクチャ | |
| JP3072655B2 (ja) | アクティブマトリクス表示装置 | |
| JP3617896B2 (ja) | 液晶表示装置及び駆動方法 | |
| JP2000259097A (ja) | 画像表示装置 | |
| JP4481391B2 (ja) | 液晶表示装置 | |
| JP2002189428A (ja) | アレイ基板及びそれを用いた液晶表示装置 | |
| KR101107712B1 (ko) | 액정표시장치 | |
| JP3514000B2 (ja) | 表示駆動装置 | |
| JPH08116063A (ja) | 薄膜トランジスター及び液晶表示装置 | |
| KR20050068148A (ko) | 오프-스트레스신호 인가를 위한 신호 패드가 구비된액정표시장치 | |
| JP3369664B2 (ja) | 液晶表示装置 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
| JP2006024630A (ja) | 半導体回路、表示装置及び電子機器 | |
| JPH09269503A (ja) | 液晶表示装置 | |
| JP2011077424A (ja) | 電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |