JPH06118912A

JPH06118912A - 表示装置

Info

Publication number: JPH06118912A
Application number: JP18418993A
Authority: JP
Inventors: Akira Yamaguchi; 明山口; Yutaka Ishii; 裕石井; Yoshitaka Yamamoto; 良高山元; Tomoaki Touichi; 智朗東一
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-08-20
Filing date: 1993-07-26
Publication date: 1994-04-28

Abstract

(57)【要約】【構成】各絵素ごとに、絵素データを保持するための
保持用容量ＣHと、この保持用容量ＣHの電圧に応じて絵
素容量ＣPに正負の電荷を供給する双方向アンプ回路２
が設けられた。また、絵素容量ＣPに並列に充電負荷回
路２１が設けられた。【効果】保持用容量ＣHと双方向アンプ回路２を用い
て絵素容量ＣPのリーク電流を補い明瞭な表示を長時間
維持する実用的な回路を提供することができるようにな
る。また、この絵素容量ＣPの電圧を安定化して表示を
さらに明瞭にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブ駆動方式の
表示装置に関する。

【０００２】

【従来の技術】アクティブマトリクス駆動方式の液晶表
示装置は、多数の走査信号線とデータ信号線を備え、各
交差部に絵素が設けられている。各絵素は、図１０に示
すように、スイッチ素子１１と絵素容量ＣPとによって
構成されている。スイッチ素子１１は、ここではＴＦＴ
（薄膜トランジスタ）によって構成され、このＴＦＴの
ドレイン−ソース端子間を介してデータ信号線１２と絵
素容量ＣPの一方の電極とを接続するようになってい
る。また、このスイッチ素子１１のＴＦＴにおけるゲー
ト端子は、走査信号線１３に接続されている。絵素容量
ＣPは、一方の電極と他方の電極との間に液晶を配置し
た構成であり、他方の電極はコモン電源線１４に接続さ
れている。従って、走査信号線１３をアクティブにする
とスイッチ素子１１がＯＮとなり、データ信号線１２上
の絵素データが絵素容量ＣPに電荷として送り込まれ
る。そして、スイッチ素子１１がＯＦＦに戻った後も、
絵素容量ＣPに蓄積された電荷により液晶に電界が印加
されて表示が維持されることになる。

【０００３】

【発明が解決しようとする課題】ところが、上記絵素容
量ＣPは、実際には、図１１に示すように、比較的抵抗
値の小さいリーク抵抗Ｒが存在するので、蓄積された電
荷がこのリーク抵抗Ｒを介してリーク電流として漏れ出
すことになる。しかも、絵素容量ＣPの容量は、通常は
０．１ｐＦ以下の極めて小さい値であるため蓄積される
電荷量も僅なものとなり、これがリーク電流として漏れ
出すと電圧も大幅に低下する。従って、図１２に示すよ
うに、スイッチ素子１１がＯＮとなる書き込み期間中に
絵素データに応じた電荷が絵素容量ＣPに蓄積されてか
ら次の書き込み期間までのデータ保持期間中に、この絵
素容量ＣPからリーク電流によって電荷が徐々に失われ
電圧も大きく減衰するようになる。そして、このように
データ保持期間中に絵素容量ＣPの電圧が減衰すると、
画面が視覚的にチラツキを生じフリッカとなって表示品
位を低下させるという問題が発生する。

【０００４】また、液晶表示装置の場合には、液晶の劣
化防止のために、通常は絵素容量ＣPに印加する電荷の
極性を交互に切り換える交流駆動を行う。そして、この
場合にも、図１３に示すように、正極フィールドと負極
フィールドのそれぞれのデータ保持期間中にリーク電流
によって絵素容量ＣPの電圧が減衰し、同様の表示品位
の低下の問題が発生する。

【０００５】ここで、上記問題を解消するには、各絵素
に図１４に示すようなサンプルホールド回路を設ける方
法が考えられる。即ち、スイッチ素子１１がＯＮになる
と、まず絵素データが保持用容量ＣHに供給され（サン
プリング）、スイッチ素子１１がＯＦＦになることによ
りこの絵素データによる電荷が保持用容量ＣHに保持さ
れる（ホールド）。そして、トランジスタ１５がこの保
持用容量ＣHの電圧に応じて電源線１６から絵素容量ＣP
に電荷を供給する。ここで、保持用容量ＣHは、単なる
容量素子であるためリーク電流の少ないものを用いるこ
とができる。また、トランジスタ１５は、保持用容量Ｃ
Hの電圧を入力とし絵素容量ＣPを負荷とするＮチャンネ
ルＭＯＳ・ＦＥＴの電圧ホロワ回路によりバッファアン
プ回路を構成するので、保持用容量ＣHの電荷を消費す
ることなく、この保持用容量ＣHの電圧に応じた正電荷
を絵素容量ＣPに供給することができる（絵素容量ＣPが
保持用容量ＣHの電圧よりトランジスタ１５のしきい値
電圧分だけ低い電圧になるまで充電を行う）。従って、
図１４に示す絵素では、供給された絵素データを保持用
容量ＣHで確実に保持し、スイッチ素子１１によってこ
れに基づく電荷を絵素容量ＣPに供給し続けることがで
きるので、データ保持期間中に絵素容量ＣPの電圧が減
衰して表示品位を低下させるようなことがなくなる。

【０００６】しかしながら、この図１４に示すような回
路構成では、トランジスタ１５によるバッファアンプ回
路が絵素容量ＣPに正電荷を供給するだけの一方向の動
作しかできないため、先の絵素データよりも電荷量の少
ない絵素データが供給された場合に、絵素容量ＣPが先
の電荷をそのまま保持し続けるという不都合を生じる。

【０００７】また、交流駆動を行う液晶表示装置の場合
には、このような一方向のトランジスタ１５のみからな
るバッファアンプ回路では絵素容量ＣPに負電荷を供給
することができず負極フィールドに対応できないため、
実用的な表示装置を得ることができないという問題もあ
る。

【０００８】本発明は、上記事情に鑑み、データ保持期
間中の絵素容量のリーク電流を補うことにより明瞭な表
示を維持することができ、しかも、交流駆動等も可能と
なる実用的な表示装置を提供することを目的としてい
る。

【０００９】

【課題を解決するための手段】本発明の表示装置は、複
数の絵素を備え、各絵素に供給された絵素データに応じ
て絵素容量に電荷が蓄積されることにより表示が行われ
る表示装置において、該絵素ごとに、該絵素データを保
持するための保持用容量と、該保持用容量の電圧に応じ
て該絵素容量に正負の電荷を供給する双方向アンプ回路
とを備えており、そのことによって、上記目的が達成さ
れる。

【００１０】本発明の表示装置は、複数の絵素を備え、
各絵素に供給された絵素データに応じて絵素容量に電荷
が蓄積されることにより表示が行われる表示装置におい
て、該絵素ごとに、該絵素データを保持するための第１
保持用容量と、表示切換信号によってＯＮ／ＯＦＦを制
御される表示切換回路を介して該第１保持用容量からの
電荷の供給を受ける第２保持用容量と、該第２保持用容
量の電圧に応じて該絵素容量に正負の電荷を供給する双
方向アンプ回路とを備えており、そのことによって、上
記目的が達成される。

【００１１】前記双方向アンプ回路から正負の電荷の供
給を受ける各絵素容量に並列に接続され、正負の電荷が
適当な負荷を介して通過可能である充電負荷回路を更に
備えていてもよい。

【００１２】少なくとも前記双方向アンプ回路から前記
絵素容量に新たな絵素データに基づく正負の電荷の供給
が開始されてからの一定期間を含む電荷供給期間は前記
充電負荷回路を該絵素容量に並列に接続すると共に、他
の期間については該充電負荷回路を該絵素容量から切り
離すための充電負荷制御手段を更に備えていてもよい。

【００１３】

【作用】請求項１の発明によれば、各絵素に供給された
絵素データは、一旦保持用容量に保持される。保持用容
量は、単なる容量素子であるため、表示用の絵素容量と
異なり、リーク電流の極めて小さいものを用いることが
できる。そして、双方向アンプ回路がこの絵素データを
保持した保持用容量の電圧に応じた正負の電荷を絵素容
量に供給する。双方向アンプ回路は、入力インピーダン
スが大きく出力インピーダンスが小さいバッファアンプ
回路であるため、保持用容量に蓄積された電荷をほとん
ど消費することなく、この保持用容量の電圧に応じて絵
素容量に電荷を供給し続けることができる。また、この
双方向アンプ回路は、保持用容量の電圧が絵素容量の電
圧よりも高電圧である場合には、この絵素容量に正電荷
を供給し、保持用容量の電圧が絵素容量の電圧よりも低
電圧である場合には、この絵素容量に負電荷を供給す
る。従って、各絵素は、供給された絵素データを保持用
容量で確実に保持して、絵素容量に蓄積された電荷がリ
ーク電流によって失われるのを双方向アンプ回路により
補うことができるので、明瞭な表示を長時間維持するこ
とができるようになる。しかも、双方向アンプ回路が正
負の電荷を供給することができるので、新たな絵素デー
タに応じた電荷量が直前のレベルより少ない場合や絵素
データを正負の極性を入れ換えて交互に供給するような
場合にも、絵素容量には、この新たな絵素データに応じ
た電荷が確実に供給されることになる。

【００１４】この結果、請求項１の発明によれば、順次
レベルや極性が変化する絵素データを確実に保持してそ
れぞれ明瞭な表示を長時間維持することができるように
なる。

【００１５】ただし、上記請求項１の発明の場合には、
絵素に供給された絵素データを保持用容量に蓄積するた
めの書き込み期間が長い場合に、絵素容量に蓄積される
電荷の速やかな切り換えを行うことができなくなる。

【００１６】しかしながら、請求項２の発明では、各絵
素に供給された絵素データは、まず第１保持用容量に保
持される。そして、表示切換信号をアクティブにして表
示切換回路をＯＮにすると、この絵素データを保持した
第１保持用容量から第２保持用容量に電荷が供給され、
この第２保持用容量の電圧に応じて双方向アンプ回路が
絵素容量に正負の電荷を供給する。従って、供給された
絵素データを第１保持用容量に蓄積している間の書き込
み期間には、双方向アンプ回路によって第２保持用容量
の電圧に応じた絵素容量への電荷の供給が維持されるの
で、この間に前回の絵素データに基づいた表示を続ける
ことができる。

【００１７】この結果、請求項２の発明によれば、絵素
データを第１保持用容量に蓄積するための書き込み期間
が長い場合にも、この書き込み期間には前回の絵素デー
タに基づく表示を維持することができ、絵素容量の表示
の切換を表示切換信号によって迅速に行うことができる
ようになる。

【００１８】なお、この請求項２の発明の場合には、第
１保持用容量と第２保持用容量との間で電荷の配分が生
じるため、絵素データが蓄積された第１保持用容量の電
圧が劣化する。ただし、この電圧の劣化を小さくするに
は、第１保持用容量の容量に対して第２保持用容量の容
量を十分に小さくしておけばよい。また、この第１保持
用容量と第２保持用容量との間にも別の双方向アンプ回
路を配置して、第１保持用容量の電荷を消費することな
く、この第１保持用容量の電圧に応じた電荷を第２保持
用容量に供給するようにしてもよい。

【００１９】上記請求項１及び請求項２の発明は、いず
れも双方向アンプ回路が絵素容量のみを負荷として動作
する。ところが、この双方向アンプ回路は、絵素容量の
電圧が入力電圧よりも出力段トランジスタのしきい値電
圧分だけコモン電圧寄りの値に近づくと、この出力段ト
ランジスタがＯＦＦ領域に入るために、出力側のインピ
ーダンスが高くなってしまい絵素容量の電圧が不安定に
なる。そして、スイッチングノイズ等によってこの絵素
容量の電圧がしきい値電圧を超えて入力電圧寄りに浮き
上がると、出力段トランジスタが完全にＯＦＦ状態とな
るため、もはや双方向アンプ回路の電荷の供給による電
圧調整機能が働かなくなる。従って、この場合には、絵
素容量に生じるリーク電流によって徐々に本来の電圧に
引き戻されることになるので、双方向アンプ回路を使用
しない場合ほどではないにしても、やはりチラツキやフ
リッカを生じて表示品位を低下させる原因となる。

【００２０】請求項３の発明は、上記絵素容量に並列に
充電負荷回路を接続することにより、この充電負荷回路
に絵素容量の本来のリーク電流よりも大きな電流が流れ
るようにしたものである。充電負荷回路にこのような電
流が流れると、絵素容量が常に入力電圧よりもしきい値
電圧分以上にコモン電圧寄りの値に保たれるので、出力
段トランジスタが完全なＯＦＦ状態にはならなくなり、
双方向アンプ回路の電圧調整機能が確実に働くようにな
る。従って、請求項３の発明によれば、絵素容量の電圧
を安定化しすることにより、さらに明瞭な表示を長時間
維持することができるようになる。

【００２１】ただし、上記請求項３の発明の場合には、
充電負荷回路に絵素容量のリーク電流よりも大きな電流
が流れ続けるので、表示装置全体の消費電力が増大する
ことになる。そこで、請求項４の発明に示すように、充
電負荷制御手段によって充電負荷回路を電荷供給期間に
のみ絵素容量に接続させるようにすれば、この絵素容量
の電圧が安定した後は充電負荷回路が切り離されるの
で、これによって消費電力の増大を防止することができ
るようになる。

【００２２】

【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。

【００２３】図１及び図２は本発明の第１実施例を示す
ものであって、図１は絵素の構成を示す回路ブロック
図、図２は図１の絵素の具体的回路図である。

【００２４】本実施例の液晶表示装置の各絵素は、図１
に示すように、サンプルホールド回路を備えている。即
ち、各絵素は、基板上に形成された容量素子としての保
持用容量ＣHと、液晶を介して設けられた表示素子とし
ての絵素容量ＣPを備えている。保持用容量ＣHの一方の
電極には、スイッチ素子１を介してデータ信号が入力さ
れるようになっている。また、この保持用容量ＣHの一
方の電極は、双方向アンプ回路２の入力に接続されてい
る。スイッチ素子１は、走査信号によってＯＮ／ＯＦＦ
を制御される回路素子であり、例えば図２に示すよう
に、ＮチャンネルＭＯＳ・ＦＥＴによって構成される。
双方向アンプ回路２の出力は、絵素容量ＣPの一方の電
極に接続されている。これら保持用容量ＣHと絵素容量
ＣPの他方の電極は、コモン電源線３に接続されてい
る。

【００２５】上記双方向アンプ回路２の電源は、それぞ
れスイッチ素子６、７を介して高電圧電源線４と接地電
源線５とに接続されている。スイッチ素子６は、極性切
換信号が正極フィールドを示す場合にＯＮとなり双方向
アンプ回路２の電源を高電圧電源線４に接続する回路で
ある。図２の回路の場合、このスイッチ素子６は、Ｎチ
ャンネルＭＯＳ・ＦＥＴによって構成され、極性切換信
号がＨレベルの場合にＯＮとなる。また、スイッチ素子
７は、極性切換信号が負極フィールドを示す場合にＯＮ
となり双方向アンプ回路２を接地電源線５に接続する回
路である。図２の回路の場合、このスイッチ素子７は、
ＰチャンネルＭＯＳ・ＦＥＴによって構成され、極性切
換信号がＬレベルの場合にＯＮとなる。この極性切換信
号は、液晶表示装置の交流駆動時に供給するデータ信号
の極性を示すための図示しない制御回路から出力される
信号である。

【００２６】双方向アンプ回路２は、入力インピーダン
スが大きく出力インピーダンスが小さいバッファアンプ
回路である。図２の回路の場合、この双方向アンプ回路
２は、ＮチャンネルＭＯＳ・ＦＥＴとＰチャンネルＭＯ
Ｓ・ＦＥＴによって構成され、正負の電荷を供給するこ
とができるようになっている。また、高電圧電源線４の
電位をＶEEとし接地電源線５の電位をＧＮＤとすると、
コモン電源線３の電位ＶCOMは、これらＶEEとＧＮＤと
のほぼ中央の値となるように設定されている。従って、
この双方向アンプ回路２は、保持用容量ＣHが電位ＶCOM
に対して正電圧となる場合には、高電圧電源線４から絵
素容量ＣPに電流を供給して充電を行い、保持用容量ＣH
が電位ＶCOMに対して負電圧となる場合には、絵素容量
ＣPから接地電源線５に電流を引き抜き放電を行うこと
により、この絵素容量ＣPの電圧が保持用容量ＣHの電圧
に応じた値となるようにする。

【００２７】上記構成の各絵素は、走査信号がアクティ
ブとなることによりスイッチ素子１がＯＮとなり、絵素
データのデータ信号が保持用容量ＣHに供給され（サン
プリング）、スイッチ素子１がＯＦＦに戻ることにより
保持用容量ＣHがこれを保持する（ホールド）。従っ
て、これらスイッチ素子１、保持用容量ＣH及び双方向
アンプ回路２がサンプルホールド回路を構成する。この
保持用容量ＣHは、容量素子として形成されたものであ
るため、ほとんどリーク電流は発生せず、１ｐＦ以下の
容量のものであっても、十数ｍｓ程度の期間は確実に電
荷を保持することができる。データ信号は、コモン電源
線３に対する極性を交互に切り換えて供給されるように
なっている。また、極性切換信号も、供給するデータ信
号の極性を示すようになっている。従って、保持用容量
ＣHにデータ信号が保持されると、正極フィールドであ
る場合にはスイッチ素子６がＯＮとなり、双方向アンプ
回路２がこの保持用容量ＣHの電圧に応じた電圧となる
まで絵素容量ＣPを充電する。また、負極フィールドで
ある場合にはスイッチ素子７がＯＮとなり、双方向アン
プ回路２がこの保持用容量ＣHの電圧に応じた電圧とな
るまで絵素容量ＣPを放電する。図２の回路の場合、Ｍ
ＯＳ・ＦＥＴは全てエンハンスメント型によって構成さ
れているので、絵素容量ＣPは、保持用容量ＣHの正電圧
よりもＮチャンネルＭＯＳ・ＦＥＴのしきい値電圧分だ
け低い電圧まで充電され、又は、保持用容量ＣHの負電
圧よりもＰチャンネルＭＯＳ・ＦＥＴのしきい値電圧分
だけ高い電圧まで放電される。

【００２８】この結果、各絵素は、スイッチ素子１を介
して供給されたデータ信号を保持用容量ＣHで確実に保
持しているので、絵素容量ＣPの電圧がリーク電流によ
り減衰しようとした場合に、双方向アンプ回路２がこれ
を補うことができ、明瞭な表示を長時間維持することが
できるようになる。

【００２９】図３及び図４は本発明の第２実施例を示す
ものであって、図３は絵素の構成を示す回路ブロック
図、図４は図３の絵素の具体的回路図である。

【００３０】本実施例は、上記図１に示した第１実施例
の絵素のサンプルホールド回路をマスタ−スレーブ方式
とした場合を示す。

【００３１】ここでは、図１に示した第１実施例のサン
プルホールド回路に代えて、図３及び図４に示すよう
に、それぞれスイッチ素子１、第１保持用容量ＣH1及び
双方向アンプ回路２とスイッチ素子８、第２保持用容量
ＣH2及び双方向アンプ回路９からなる２組のサンプルホ
ールド回路を用いている。即ち、データ信号は、スイッ
チ素子１を介して第１保持用容量ＣH1に供給され、この
第１保持用容量ＣH1の電圧に応じて双方向アンプ回路２
がスイッチ素子８を介して第２保持用容量ＣH2を充放電
するようになっている。そして、この第２保持用容量Ｃ
H2の電圧に応じて双方向アンプ回路９は、絵素容量ＣP
を充放電する。スイッチ素子１は、第１走査信号によっ
てＯＮ／ＯＦＦを制御され、スイッチ素子８は、第２走
査信号によってＯＮ／ＯＦＦを制御される。

【００３２】上記図１に示した第１実施例の絵素の場合
には、スイッチ素子１がＯＮとなっている間の書き込み
期間が長い場合には、絵素容量ＣPの電荷の速やかな切
り換えを行うことができなくなる。しかしながら、本実
施例によれば、各絵素に供給されたデータ信号は、まず
第１走査信号がアクティブとなることにより第１保持用
容量ＣH1に保持される。そして、この第１走査信号が非
アクティブとなってから第２走査信号がアクティブにな
ると、双方向アンプ回路２がスイッチ素子８を介して第
２保持用容量ＣH2の充放電を行い、これに応じて絵素容
量ＣPが双方向アンプ回路９により充放電されることに
なる。従って、第１走査信号がアクティブとなりスイッ
チ素子１がＯＮとなっている書き込み期間中は、絵素容
量ＣPの電圧が第２保持用容量ＣH2によって維持される
ので、この間に前回のデータ信号に基づいた表示を続け
ることができる。

【００３３】この結果、本実施例によれば、データ信号
を絵素に供給するための書き込み時間が長い場合にも、
この書き込み期間には前回のデータ信号に基づく表示を
維持することができ、絵素容量ＣPの電荷の切り換えを
第２走査信号のタイミングで短時間に行うことができる
ようになる。

【００３４】図５は本発明の第３実施例を示すものであ
って、絵素の具体的構成を示す回路図である。

【００３５】本実施例は、上記図３及び図４に示した第
２実施例における第１保持用容量ＣH1をさらに２つに分
けて第１保持用容量ＣH11と第１保持用容量ＣH12を用い
ると共に、双方向アンプ回路２を省略したものである。
従って、本実施例では、第１走査信号がアクティブとな
る間に２つのスイッチ素子１がＯＮとなり、データ信号
を第１保持用容量ＣH11に供給すると共に、第１保持用
容量ＣH12に保持された電荷が第２保持用容量ＣH2に分
配され、第２走査信号がアクティブとなる間に２つのス
イッチ素子８がＯＮとなり、データ信号を第１保持用容
量ＣH12に供給すると共に、第１保持用容量ＣH11に保持
された電荷が第２保持用容量ＣH2に分配されることにな
る。

【００３６】なお、第１保持用容量ＣH11と第１保持用
容量ＣH12の電荷が第２保持用容量ＣH2に分配されるこ
とによる電圧劣化の影響を避けるためには、第１保持用
容量ＣH11と第１保持用容量ＣH12の容量に比べ第２保持
用容量ＣH2の容量を十分に小さくしておく必要がある。

【００３７】図６及び図７は本発明の第４実施例を示す
ものであって、図６は絵素の具体的回路図、図７は絵素
容量の電圧を示すタイムチャートである。

【００３８】本実施例は、図６に示すように、第１実施
例の構成におけるスイッチ素子７，７を省略したもので
ある。

【００３９】即ち、図２に示した第１実施例と同様に、
保持用容量ＣHは、一方の電極にスイッチ素子１を介し
てデータ信号が入力されるようになると共に、この一方
の電極が双方向アンプ回路２の入力に接続され、他方の
電極はコモン電源線３に接続されている。また、絵素容
量ＣPは、一方の電極がこの双方向アンプ回路２の出力
に接続され、他方の電極がコモン電源線３に接続されて
いる。そして、双方向アンプ回路２は、図６の場合に
は、ＮチャンネルＭＯＳ・ＦＥＴ２ａとＰチャンネルＭ
ＯＳ・ＦＥＴ２ｂとで構成され、これらのゲート端子を
互いに接続することにより双方向アンプ回路２の入力と
すると共に、ソース端子を互いに接続することにより双
方向アンプ回路２の出力としている。

【００４０】ただし、この双方向アンプ回路２は、Ｎチ
ャンネルＭＯＳ・ＦＥＴ２ａのドレインが直接高電圧電
源線４に接続されると共に、ＰチャンネルＭＯＳ・ＦＥ
Ｔ２ｂのドレインが直接接地電源線５に接続されてい
る。そして、このようにスイッチ素子７，７を省略した
場合にも、正極フィールドでは、ＮチャンネルＭＯＳ・
ＦＥＴ２ａのみが能動状態となり高電圧電源線４から絵
素容量ＣPに電流を供給して充電を行い、負極フィール
ドでは、ＰチャンネルＭＯＳ・ＦＥＴ２ｂのみが能動状
態となり絵素容量ＣPから接地電源線５に電流を引き抜
き放電を行うことができる。また、一般に保持用容量Ｃ
Hの電圧が絵素容量ＣPの電圧よりもＮチャンネルＭＯＳ
・ＦＥＴ２ａのしきい値電圧分だけ高い値を超えた高電
圧になると、このＮチャンネルＭＯＳ・ＦＥＴ２ａのみ
が能動状態となり、高電圧電源線４から絵素容量ＣPに
電流を供給することができ、保持用容量ＣHの電圧が絵
素容量ＣPの電圧よりもＰチャンネルＭＯＳ・ＦＥＴ２
ｂのしきい値電圧分だけ低い値を超えた低電圧になる
と、このＰチャンネルＭＯＳ・ＦＥＴ２ｂのみが能動状
態となり、絵素容量ＣPから接地電源線５に電流を引き
抜くことができる。従って、本実施例の場合には、同じ
極性で保持用容量ＣHの電圧が変化する場合にも絵素容
量ＣPの電圧をこれに追従させることができるので、交
流駆動を行わない表示装置にも利用可能となる。

【００４１】上記構成の各絵素を交流駆動する場合、図
７に示すように、正極フィールドと負極フィールドの最
初にそれぞれ書き込み期間が割り当てられ、それ以降が
それぞれデータ保持期間となる。例えば正極フィールド
の書き込み期間には、走査信号がアクティブとなってス
イッチ素子１がＯＮになるので、正極のデータ信号が保
持用容量ＣHに供給される。また、これによって保持用
容量ＣHの電圧が上昇すると、双方向アンプ回路２のＮ
チャンネルＭＯＳ・ＦＥＴ２ａが能動状態となり絵素容
量ＣPに高電圧電源線４から電流が供給されるので、図
示のようにこの絵素容量ＣPの電圧も上昇する。この
際、絵素容量ＣPは、保持用容量ＣHの正電圧よりＮチャ
ンネルＭＯＳ・ＦＥＴ２ａのしきい値電圧分だけ低い電
圧まで上昇することになり、結果的にほぼデータ信号に
応じた電圧まで充電される。そして、正極フィールドの
データ保持期間に移ると、スイッチ素子１がＯＦＦに戻
り保持用容量ＣHが書き込み期間終了時の電圧を保持す
るので、絵素容量ＣPの電圧がリーク電流によって下降
しようとしてもＮチャンネルＭＯＳ・ＦＥＴ２ａが随時
これを補い、図示のように同じ電圧レベルを維持するこ
とができる。

【００４２】また、負極フィールドの書き込み期間にも
走査信号がアクティブとなってスイッチ素子１がＯＮに
なるが、保持用容量ＣHには負極のデータ信号が供給さ
れるので、この保持用容量ＣHの電圧は下降し、コモン
電源線３の電位ＶCOMよりも低い値となる。すると、双
方向アンプ回路２のＰチャンネルＭＯＳ・ＦＥＴ２ｂが
能動状態となり絵素容量ＣPから接地電源線５に電流が
引き抜かれるので、図示のようにこの絵素容量ＣPの電
圧も下降する。この際、絵素容量ＣPは、保持用容量ＣH
の負電圧よりＰチャンネルＭＯＳ・ＦＥＴ２ｂのしきい
値電圧分だけ高い電圧まで下降することになり、結果的
にほぼデータ信号に応じた電圧まで放電される。そし
て、負極フィールドのデータ保持期間に移ると、スイッ
チ素子１がＯＦＦに戻り保持用容量ＣHが書き込み期間
終了時の電圧を保持するので、絵素容量ＣPの電圧がリ
ーク電流によって上昇しようとしてもＰチャンネルＭＯ
Ｓ・ＦＥＴ２ｂが随時これを補い、図示のように同じ電
圧レベルを維持することができる。

【００４３】この結果、本実施例の場合にも、各絵素
は、スイッチ素子１を介して供給されたデータ信号を保
持用容量ＣHで確実に保持し、絵素容量ＣPの電圧がリー
ク電流により減衰しようとした場合に、双方向アンプ回
路２がこれを補うことができるので、明瞭な表示を長時
間維持することができるようになる。

【００４４】図８及び図９は本発明の第５実施例を示す
ものであって、図８は絵素の具体的回路図、図９は充電
負荷制御信号のタイミングを示すタイムチャートであ
る。

【００４５】本実施例は、図８に示すように、第４実施
例に充電負荷回路を付加したものである。即ち、スイッ
チ素子１及び双方向アンプ回路２並びに保持用容量ＣH
及び絵素容量ＣPは、図６に示した第４実施例と同じ構
成であり、この絵素容量ＣPに並列に充電負荷回路２１
を接続した点が相違する。

【００４６】充電負荷回路２１は、ＮチャンネルＭＯＳ
・ＦＥＴ２１ａとＰチャンネルＭＯＳ・ＦＥＴ２１ｂと
で構成されている。これらのＭＯＳ・ＦＥＴ２１ａ，２
１ｂは、チャンネル長が十分に長く形成され、大きなＯ
Ｎ抵抗が得られるようになっている。そして、これらの
ＭＯＳ・ＦＥＴ２１ａ，２１ｂは、ソース端子が互いに
接続されて絵素容量ＣPの一方（双方向アンプ回路２の
出力に接続される側）の電極にも接続されると共に、ド
レイン端子が共通にコモン電源線３に接続されている。
また、ＮチャンネルＭＯＳ・ＦＥＴ２１ａのゲート端子
には、充電負荷制御信号が入力され、ＰチャンネルＭＯ
Ｓ・ＦＥＴ２１ｂのゲート端子には、この充電負荷制御
信号がインバータ回路２２で反転されて入力されるよう
になっている。従って、充電負荷制御信号がＨレベルに
なると、正極フィールドの場合にはＯＮ抵抗の大きいＰ
チャンネルＭＯＳ・ＦＥＴ２１ｂを介して双方向アンプ
回路２の出力からコモン電源線３に電流が流れ、負極フ
ィールドの場合には、ＯＮ抵抗が大きいＮチャンネルＭ
ＯＳ・ＦＥＴ２１ａを介してコモン電源線３から双方向
アンプ回路２の出力に電流が流れることになる。また、
充電負荷制御信号がＬレベルのときには、ＭＯＳ・ＦＥ
Ｔ２１ａ，２１ｂが共にＯＦＦ状態となるので、充電負
荷回路２１が切り離される。この充電負荷制御信号は、
正極フィールドと負極フィールドの書き込み期間を含む
一定期間にＨレベルとなる信号であり、図示しない制御
回路から出力されるようになっている。

【００４７】上記構成の各絵素の交流駆動時の動作は第
４実施例とほぼ同じである。ただし、この第４実施例の
場合には、双方向アンプ回路２が絵素容量ＣPのみを負
荷として動作するので、例えば正極フィールドの書き込
み期間の終了時に、絵素容量ＣPの電圧が保持用容量ＣH
の電圧よりＮチャンネルＭＯＳ・ＦＥＴ２ａのしきい値
電圧分だけ低い値（以下、「正極時満充電電圧」とい
う）近くまで上昇すると、このＮチャンネルＭＯＳ・Ｆ
ＥＴ２ａがＯＦＦ領域に入るために、双方向アンプ回路
２の出力側のインピーダンスが高くなって絵素容量ＣP
の電圧が不安定になる。そして、スイッチングノイズ等
によってこの絵素容量ＣPの電圧が正極時満充電電圧よ
りも高くなって浮き上がると、ＮチャンネルＭＯＳ・Ｆ
ＥＴ２ａが完全にＯＦＦ状態となる。しかも、Ｐチャン
ネルＭＯＳ・ＦＥＴ２ｂは、この絵素容量ＣPの電圧が
さらに上昇して、保持用容量ＣHの電圧よりも自身のし
きい値電圧分だけ高い値にならない限りＯＦＦのままで
ある。すると、この場合には、絵素容量ＣPの電圧がデ
ータ保持期間にリーク電流によって徐々に正極時満充電
電圧まで引き戻されることになるので、表示に多少なが
らチラツキやフリッカを生じることになる。また、負極
フィールドの場合にも、絵素容量ＣPの電圧が保持用容
量ＣHの電圧よりＰチャンネルＭＯＳ・ＦＥＴ２１ｂの
しきい値電圧分だけ高い値（以下、「負極時満放電電
圧」という）を超えて低電圧側に浮き上がると、この絵
素容量ＣPの電圧がデータ保持期間中にリーク電流によ
って徐々に上昇することになり、同様のチラツキやフリ
ッカを生じることになる。

【００４８】しかしながら、本実施例の場合には、図９
に示すように、正極フィールドと負極フィールドの最初
の書き込み期間に走査信号がアクティブになると同時に
充電負荷制御信号がＨレベルに変化し、この書き込み期
間が完了して走査信号が非アクティブに戻ってから短期
間の経過後に、充電負荷制御信号がＬレベルに戻るよう
になっている。すると、例えば正極フィールドの場合、
書き込み期間には充電負荷制御信号もＨレベルとなって
いるので、双方向アンプ回路２のＮチャンネルＭＯＳ・
ＦＥＴ２ａから供給される電流は、絵素容量ＣPを充電
すると共に、充電負荷回路２１におけるＰチャンネルＭ
ＯＳ・ＦＥＴ２１ｂを介してコモン電源線３に漏れ出す
ことになる。従って、この場合には、双方向アンプ回路
２の出力側のインピーダンスはＰチャンネルＭＯＳ・Ｆ
ＥＴ２１ｂのＯＮ抵抗を超えることがないので、絵素容
量ＣPの電圧がほぼ正極時満充電電圧近くまで安定して
上昇する。そして、書き込み期間が完了しデータ保持期
間が始まると、充電負荷制御信号がＬレベルに戻り充電
負荷回路２１が絵素容量ＣPから切り離されるが、この
ときには絵素容量ＣPの電圧が正極時満充電電圧よりも
僅に低い値で安定しているので、以降のデータ保持期間
中も双方向アンプ回路２がこの絵素容量ＣPの電圧を維
持することができる。また、負極フィールドの場合に
も、書き込み期間には充電負荷制御信号がＨレベルとな
っているので、双方向アンプ回路２のＰチャンネルＭＯ
Ｓ・ＦＥＴ２ｂが絵素容量ＣPの放電を行うと共に、充
電負荷回路２１におけるＮチャンネルＭＯＳ・ＦＥＴ２
１ａを介してコモン電源線３からも電流を引き抜くこと
になる。従って、この場合にも、双方向アンプ回路２の
出力側のインピーダンスはＮチャンネルＭＯＳ・ＦＥＴ
２１ａのＯＮ抵抗を超えることがないので、絵素容量Ｃ
Pの電圧がほぼ負極時満放電電圧近くまで安定して下降
する。そして、書き込み期間が完了しデータ保持期間が
始まると、充電負荷制御信号がＬレベルに戻り充電負荷
回路２１が絵素容量ＣPから切り離されるが、このとき
には絵素容量ＣPの電圧が負極時満放電電圧よりも僅に
高い値で安定しているので、以降のデータ保持期間中も
双方向アンプ回路２がこの絵素容量ＣPの電圧を維持す
ることができる。

【００４９】ここで、充電負荷回路２１は、絵素容量Ｃ
Pの電圧を安定化するためだけであれば通常の抵抗素子
等によって構成することもできる。しかしながら、単に
抵抗素子等によって構成した場合には、常に充電負荷回
路２１に電流が流れることになるため消費電力の増加が
無視できなくなるおそれがある。そこで、本実施例のよ
うに充電負荷回路２１を充電負荷制御信号によって制御
されるＯＮ抵抗の大きいＭＯＳ・ＦＥＴ２１ａ，２１ｂ
で構成すれば、書き込み期間中は抵抗として機能させる
と共に、データ保持期間中はこの充電負荷回路２１を絵
素容量ＣPから切り離すことができるので、消費電力の
増大を防止することが可能となる。

【００５０】この結果、本実施例の場合には、絵素容量
ＣPへの充放電時に充電負荷回路２１に電流が流れるの
で、双方向アンプ回路２のＭＯＳ・ＦＥＴ２ａ，２ｂが
完全なＯＦＦ状態になるようなことがなくなり、この絵
素容量ＣPの電圧を安定化してさらに明瞭な表示を長時
間維持することができるようになる。しかも、書き込み
期間経過後に絵素容量ＣPの電圧が安定すると、充電負
荷制御信号によって充電負荷回路２１を切り離すことに
より、消費電力の増大を防止することもできる。

【００５１】なお、本実施例は、第４実施例の絵素容量
ＣPに充電負荷回路２１を接続した例を示したが、他の
実施例の絵素容量ＣPに同様の充電負荷回路２１を接続
することも可能である。

【００５２】また、本発明は、表示用の各絵素の下部及
び周辺部に適用できるので、駆動回路一体型の表示装置
とすることもできる。その場合は、表示装置の表示部以
外の面積を最小化することができる。

【００５３】

【発明の効果】以上の説明から明らかなように、本発明
の表示装置によれば、保持用容量と双方向アンプ回路を
用いて絵素容量のリーク電流を補い明瞭な表示を長時間
維持する実用的な回路を提供することができるようにな
る。また、充電負荷回路を用いることにより、双方向ア
ンプ回路が絵素容量の充放電を行う際の電圧の安定化を
図ることができるようになる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すものであって、絵素
の構成を示す回路ブロック図である。

【図２】本発明の第１実施例を示すものであって、図１
の絵素の具体的回路図である。

【図３】本発明の第２実施例を示すものであって、絵素
の構成を示す回路ブロック図である。

【図４】本発明の第２実施例を示すものであって、図３
の絵素の具体的回路図である。

【図５】本発明の第３実施例を示すものであって、絵素
の具体的回路図である。

【図６】本発明の第４実施例を示すものであって、絵素
の具体的回路図である。

【図７】本発明の第４実施例を示すものであって、絵素
容量の電圧を示すタイムチャートである。

【図８】本発明の第５実施例を示すものであって、絵素
の具体的回路図である。

【図９】本発明の第５実施例を示すものであって、充電
負荷制御信号のタイミングを示すタイムチャートであ
る。

【図１０】従来例を示すものであって、絵素の回路図で
ある。

【図１１】従来例を示すものであって、絵素容量の等価
回路図である。

【図１２】従来例を示すものであって、絵素容量の電圧
を示すタイムチャートである。

【図１３】従来例を示すものであって、交流駆動時の絵
素容量の電圧を示すタイムチャートである。

【図１４】サンプルホールド回路を設けた絵素の回路図
である。

【符号の説明】

２双方向アンプ回路９双方向アンプ回路２１充電負荷回路ＣH 保持用容量ＣP 絵素容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者東一智朗大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の絵素を備え、各絵素に供給された
絵素データに応じて絵素容量に電荷が蓄積されることに
より表示が行われる表示装置において、該絵素ごとに、該絵素データを保持するための保持用容
量と、該保持用容量の電圧に応じて該絵素容量に正負の電荷を
供給する双方向アンプ回路とを備えた表示装置。
【請求項２】複数の絵素を備え、各絵素に供給された
絵素データに応じて絵素容量に電荷が蓄積されることに
より表示が行われる表示装置において、該絵素ごとに、該絵素データを保持するための第１保持
用容量と、表示切換信号によってＯＮ／ＯＦＦを制御される表示切
換回路を介して該第１保持用容量からの電荷の供給を受
ける第２保持用容量と、該第２保持用容量の電圧に応じて該絵素容量に正負の電
荷を供給する双方向アンプ回路とを備えた表示装置。
【請求項３】前記双方向アンプ回路から正負の電荷の
供給を受ける各絵素容量に並列に接続され、正負の電荷
が適当な負荷を介して通過可能である充電負荷回路を更
に備えた請求項１又は請求項２に記載の表示装置。
【請求項４】少なくとも前記双方向アンプ回路から前
記絵素容量に新たな絵素データに基づく正負の電荷の供
給が開始されてからの一定期間を含む電荷供給期間は前
記充電負荷回路を該絵素容量に並列に接続すると共に、
他の期間については該充電負荷回路を該絵素容量から切
り離すための充電負荷制御手段を更に備えた請求項３に
記載の表示装置。