[go: up one dir, main page]

JPH06110198A - 基板表面の反射率低減方法 - Google Patents

基板表面の反射率低減方法

Info

Publication number
JPH06110198A
JPH06110198A JP25811692A JP25811692A JPH06110198A JP H06110198 A JPH06110198 A JP H06110198A JP 25811692 A JP25811692 A JP 25811692A JP 25811692 A JP25811692 A JP 25811692A JP H06110198 A JPH06110198 A JP H06110198A
Authority
JP
Japan
Prior art keywords
substrate
titanium nitride
nitride film
reflectance
reflectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25811692A
Other languages
English (en)
Inventor
Katsuhiko Iimura
勝彦 飯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP25811692A priority Critical patent/JPH06110198A/ja
Publication of JPH06110198A publication Critical patent/JPH06110198A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 この発明は窒化チタン膜を被着することによ
る基板表面の反射率の低減効果を容易に向上させること
を目的とする。 【構成】 基板上に被着させた窒化チタン膜表面に酸素
プラズマ処理を一定時間以上行うことにより、この窒化
チタン膜の表面を酸化させ、基板ごとのバラツきをなく
すと共に、容易に基板表面の反射率を低減させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体基板の製造技術
に関し、特、にフォトリソグラフィにおける露光の際の
基板反射率を低減させる基板表面の反射率低減方法に関
するものである。
【0002】
【従来の技術】最近、ICの高集積化に伴い、フォトリ
ソグラフィにおける高精度微細金属配線の形成技術が必
須となってきている。この技術は例えば半導体等の基板
上に金属膜を形成し、この金属膜上にフォトレジストを
回転塗布した後、光パターンに露光され現像される。そ
して、このフォトレジストの開口部分にあたる金属をエ
ッチングして残った残留フォトレジストを除去し、金属
配線パターンを得る技術である。
【0003】しかし、例えば半導体等の基板上にスパッ
タで形成され、高反射率を有する金属膜表面では定在波
効果やハレーション効果が著しいため、フォトレジスト
パターンの配線ピッチを上げること(フォトレジストパ
ターン形成)が困難になってきた。
【0004】そこで、このフォトレジストパターンの配
線ピッチを上げるため、基板上に形成された金属膜表面
の反射率を低減させる方法が報告されている。例えば、
昭和62年度応用物理学会講演会(29a−B−2,
3)には、金属膜上に窒化チタン膜をスパッタして形成
することが有効である旨示されており、また、特開昭6
3−316053号公報にはこの窒化チタン膜の膜厚を
限定することにより、該窒化チタン膜を被着させること
による反射率低減効果を最大にできることが示されてい
る。
【0005】
【発明が解決しようとする課題】従来、基板上に形成さ
れた金属膜表面の光反射を低減させてフォトレジストパ
ターンの配線ピッチを向上させる方法として、この金属
膜上に窒化チタン膜を被着させていた。しかし、例えば
特開昭63−316053号公報によると、水銀スペク
トルのうちg線ステッパーの露光波長(436nm)
で、基板反射率を最も低くするように窒化チタン膜の膜
厚を300Åにする場合、図2に示すように(図中に示
した基板反射率は、bare Siの反射率を100%
として示している)、窒化チタン膜についてこの膜厚の
基板面内均一性を±10Å程度に制御しなければ、この
表面反射率のバラツキによりフォトリソグラフィにおけ
るパターン寸法もバラツイてしまうという課題があっ
た。
【0006】この発明は基板上に窒化チタン膜を被着さ
せることによる基板表面の反射率の低減効果を容易に向
上させることを目的とする。
【0007】
【課題を解決するための手段】この発明に係る基板表面
の反射率低減方法は、反射率を低減させるべく被着させ
た窒化チタン膜に対し、レジスト灰化処理に使われるア
ッシャー等の装置を用いて酸素プラズマ処理を直接行う
ようにしたことを特徴としている。
【0008】また、この酸素プラズマ処理は基板上に被
着された窒化チタン膜表面の反射率低下が一定範囲に収
束するまで行われる。
【0009】
【作用】この発明における基板表面の反射率低減方法
は、基板上に被着させた窒化チタン膜に対して酸素プラ
ズマ処理を行うことにより、この窒化チタン膜の表面を
酸化させ、干渉効果の増加によりさらに表面反射率を低
減させる。
【0010】これは、基板上に被着させた窒化チタン膜
(TiN)の表層にTiOX y が形成されたことによ
ると考えられ、特に、このTiOX y が有効な反射防
止膜となることが、例えば昭和63年応用物理学会予稿
集(28p−D−5)に報告されている(特に、膜厚を
300Åに制御した場合の結果について報告)。
【0011】ただし、このTiOX y の形成方法とし
ては、従来からO2 ガス雰囲気中でスパッタリングする
ことにより形成していた。これは従来のフォトリソグラ
フィにおいては行われなかった酸化処理を新たに実施し
なければならないことであり、この発明のように、フォ
トレジストのエッチングのための酸素プラズマ処理をそ
のまま酸化処理として利用することによりこのTiOX
y が形成されることは今まで知られていなかった。
【0012】
【実施例】以下、この発明の一実施例を図について説明
するが、この発明では、例えば半導体等の基板上に被着
された窒化チタン膜の表面をレジスト灰化処理に使われ
ているアッシャー等の酸素プラズマ処理を施すことによ
り行う。
【0013】この実施例において、評価基板として使用
する試料は、半導体基板(bareSi)上に金属膜と
して膜厚8000ÅのAl−1%Cu膜をスパッタで形
成した上に、同じく膜厚1000Åの窒化チタン膜をス
パッタで形成したものを採用する。
【0014】これは、図2からも分かるように、窒化チ
タン膜が膜厚増大に伴って基板反射率が一定範囲に収束
するため、この窒化チタン膜の膜厚が500Å以上にな
るように設定したものである。
【0015】次に、この評価基板をレジスト灰化処理に
使われるアッシャーの処理室に収め、以下の条件に従っ
て酸素プラズマ処理を施す。
【0016】 基板温度 : 150(℃) 室内圧力 : 0.8(mTorr) 酸素キャリア : 250(sccm) マイクロ波パワー: 1000(W) 以上の条件で酸素プラズマ処理を施した結果を図1に示
す(図中に示した基板反射率は、bare Siの反射
率を100%として示している)。
【0017】従来、この評価基板の基板反射率は21.
6%もあり、300Åで最大効果を得る前述の特開昭6
3−316053号公報に示された13.2%(課題の
欄でも述べたが、基板面内均一性を維持する制御が必
要)と比較すると8.4%も高いのに対し、この実験結
果によると反射率を21.6%から16.6%にまで低
減させられることが確認できた。さらに、以上の条件で
酸素プラズマ処理を40秒以上施すことにより、反射率
が一定値に収束することも確認できた。
【0018】
【発明の効果】以上のようにこの発明によれば、反射率
を低減させるべく被着させた窒化チタン膜表面に対し、
レジスト灰化処理に使われるアッシャー等の装置を用い
て酸素プラズマ処理を行うようにし、さらに、この酸素
プラズマ処理を基板上に被着された窒化チタン膜表面の
反射率の低下が一定範囲に収束するまで行うようにした
ので、この窒化チタン膜表面を酸化させ、基板ごとのバ
ラツきをなくすと共に、従来よりも容易に基板表面の反
射率を低減できる効果がある。
【図面の簡単な説明】
【図1】この発明に係る基板表面の反射率低減方法を実
施した実験結果による基板反射率と酸素プラズマ処理時
間との関係を示す図である。
【図2】従来の基板表面の反射率低減方法を実施した実
験結果による基板反射率と窒化チタン膜厚との関係を示
す図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上に窒化チタン膜を被着させる基板
    表面の反射率低減方法において、 前記基板上に被着している窒化チタン膜に対して酸素プ
    ラズマ処理を行うことを特徴とする基板表面の反射率低
    減方法。
  2. 【請求項2】 前記基板上に被着させた窒化チタン膜に
    対し、該窒化チタン膜表面の反射率の低下が一定範囲に
    収束するまで前記酸素プラズマ処理を施すことを特徴と
    する請求項1記載の基板表面の反射率低減方法。
JP25811692A 1992-09-28 1992-09-28 基板表面の反射率低減方法 Pending JPH06110198A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25811692A JPH06110198A (ja) 1992-09-28 1992-09-28 基板表面の反射率低減方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25811692A JPH06110198A (ja) 1992-09-28 1992-09-28 基板表面の反射率低減方法

Publications (1)

Publication Number Publication Date
JPH06110198A true JPH06110198A (ja) 1994-04-22

Family

ID=17315730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25811692A Pending JPH06110198A (ja) 1992-09-28 1992-09-28 基板表面の反射率低減方法

Country Status (1)

Country Link
JP (1) JPH06110198A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855853A (ja) * 1994-08-15 1996-02-27 Yamaha Corp 導電層形成法
US5877031A (en) * 1994-07-07 1999-03-02 Hyundai Electronics Industries Co, Ltd Method for forming a metallic barrier layer in semiconductor device
US6211078B1 (en) * 1997-08-18 2001-04-03 Micron Technology, Inc. Method of improving resist adhesion for use in patterning conductive layers
CN100400187C (zh) 2005-03-18 2008-07-09 曾碚凯 单级水平浮选槽
JP2021005784A (ja) * 2019-06-26 2021-01-14 セイコーエプソン株式会社 振動片、電子機器、および移動体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877031A (en) * 1994-07-07 1999-03-02 Hyundai Electronics Industries Co, Ltd Method for forming a metallic barrier layer in semiconductor device
JPH0855853A (ja) * 1994-08-15 1996-02-27 Yamaha Corp 導電層形成法
US6211078B1 (en) * 1997-08-18 2001-04-03 Micron Technology, Inc. Method of improving resist adhesion for use in patterning conductive layers
US6429525B2 (en) 1997-08-18 2002-08-06 Micron Technology, Inc. Interconnect structure having improved resist adhesion
CN100400187C (zh) 2005-03-18 2008-07-09 曾碚凯 单级水平浮选槽
JP2021005784A (ja) * 2019-06-26 2021-01-14 セイコーエプソン株式会社 振動片、電子機器、および移動体

Similar Documents

Publication Publication Date Title
US5286608A (en) TiOx as an anti-reflection coating for metal lithography
US6423474B1 (en) Use of DARC and BARC in flash memory processing
US6258725B1 (en) Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer
US6326231B1 (en) Use of silicon oxynitride ARC for metal layers
JPH06140396A (ja) 半導体装置とその製法
US6114255A (en) Method of using an alloy of germanium and silicon as an antireflective coating
JP2000091318A (ja) 半導体装置の製造方法
JP3348454B2 (ja) 酸化防止方法
KR100524450B1 (ko) 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물
JPH06110198A (ja) 基板表面の反射率低減方法
US6627387B2 (en) Method of photolithography
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
JP3185871B2 (ja) 半導体装置の製造方法
JPH07281445A (ja) 半導体装置
JPH05114558A (ja) 半導体装置の製造方法
JP2002231724A (ja) 配線の形成方法
KR100532737B1 (ko) 반도체 제조 공정에서의 반사방지막 형성 방법
JP2517357B2 (ja) 光の量を減じるための方法
JPH08274099A (ja) 配線形成法
JPH10321606A (ja) 配線形成方法
US5888908A (en) Method for reducing reflectivity of a metal layer
JPH10178018A (ja) 半導体装置の製造方法
JP3387034B2 (ja) 金属膜の表面処理プロセスおよび半導体メタライゼーションの製造プロセス
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법