JPH06106020B2 - スイッチングレギユレータ - Google Patents
スイッチングレギユレータInfo
- Publication number
- JPH06106020B2 JPH06106020B2 JP28730388A JP28730388A JPH06106020B2 JP H06106020 B2 JPH06106020 B2 JP H06106020B2 JP 28730388 A JP28730388 A JP 28730388A JP 28730388 A JP28730388 A JP 28730388A JP H06106020 B2 JPH06106020 B2 JP H06106020B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- output
- switching element
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 53
- 238000001514 detection method Methods 0.000 claims description 26
- 238000007599 discharging Methods 0.000 claims description 12
- 238000004804 winding Methods 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイツチングレギユレータに関する。
従来の代表的な他励式スイツチングレギユレータは、第
４図に示すように、直流電源１にトランジスタ２の１次
巻線３を介して接続されたスイツチング素子４と、トラ
ンス２の２次巻線５に接続されたダイオード６、７とリ
アクトル８とコンデンサ９とから成る整流平滑回路10
と、直流出力端子11a、11bの出力に基づいてスイツチン
グ素子４を定電圧制御する制御回路12と、スイツチング
素子４に直列に接続された電流検出抵抗13を含む過電流
保護回路とを具備している。更に詳細には、電圧制御回
路12は、出力端子11a、11b間に接続された電圧検出抵抗
14、15を有し、ここで検出された電圧は基準電圧源16の
基準電圧と共に誤差増幅器17に入力し、両者の差に対応
する出力に基づいて発光ダイオード18が発光し、発光ダ
イオード18に光結合されたホトトランジスタ19の出力が
増幅器20を介して電圧コンパレータ21の入力となる。電
圧コンパレータ21は三角波発生器22から与えられる三角
波と誤差増幅器17の出力とを比較してPWMパルスを形成
し、スイツチング素子４に与える。
４図に示すように、直流電源１にトランジスタ２の１次
巻線３を介して接続されたスイツチング素子４と、トラ
ンス２の２次巻線５に接続されたダイオード６、７とリ
アクトル８とコンデンサ９とから成る整流平滑回路10
と、直流出力端子11a、11bの出力に基づいてスイツチン
グ素子４を定電圧制御する制御回路12と、スイツチング
素子４に直列に接続された電流検出抵抗13を含む過電流
保護回路とを具備している。更に詳細には、電圧制御回
路12は、出力端子11a、11b間に接続された電圧検出抵抗
14、15を有し、ここで検出された電圧は基準電圧源16の
基準電圧と共に誤差増幅器17に入力し、両者の差に対応
する出力に基づいて発光ダイオード18が発光し、発光ダ
イオード18に光結合されたホトトランジスタ19の出力が
増幅器20を介して電圧コンパレータ21の入力となる。電
圧コンパレータ21は三角波発生器22から与えられる三角
波と誤差増幅器17の出力とを比較してPWMパルスを形成
し、スイツチング素子４に与える。
過電流保護を行うために、電流検出抵抗13の両端電圧は
サンプリングスイツチ22を介してコンデンサ23に印加さ
れる。コンデンサ23で保持された電圧VCは電圧比較器24
の入力となり、基準電圧源25の基準電圧と比較される。
基準電圧源25は過電流レベルに対応するように設定され
ているので、過電流によつてコンデンサ23の電圧が基準
電圧よりも高くなると、過電流検出用電圧コンパレータ
24の出力状態が反転し、これにより、ダイオード26を介
してPWM用電圧コンパレータ21が制御され、スイツチン
グ素子４がオフに転換する。電圧コンパレータ21は電圧
制御にも使用されているので、増幅器20とPWM用電圧コ
ンパレータ21との間には逆流阻止用ダイオード27が接続
されている。
サンプリングスイツチ22を介してコンデンサ23に印加さ
れる。コンデンサ23で保持された電圧VCは電圧比較器24
の入力となり、基準電圧源25の基準電圧と比較される。
基準電圧源25は過電流レベルに対応するように設定され
ているので、過電流によつてコンデンサ23の電圧が基準
電圧よりも高くなると、過電流検出用電圧コンパレータ
24の出力状態が反転し、これにより、ダイオード26を介
してPWM用電圧コンパレータ21が制御され、スイツチン
グ素子４がオフに転換する。電圧コンパレータ21は電圧
制御にも使用されているので、増幅器20とPWM用電圧コ
ンパレータ21との間には逆流阻止用ダイオード27が接続
されている。
ところで、第４図のスイッチングレギュレータではPWM
パルスを形成するために、比較的高価な電圧コンパレー
タ21を使用することが必要になった。また、第４図に示
すようにスイツチング素子４に直列に電流検出用抵抗13
を接続してトランス２の１次側で電流を検出すれば、２
次側に電流検出器を設ける場合に比べて電流検出系にお
ける１次と２次との間の絶縁手段が不要になるという長
所を有する反面、１次側の電流はパルス的波形であるの
で、第４図に示すようにスイツチング素子４のオン期間
に同期してサンプリング用スイツチ22をオンになし、電
流をサンプリングし、コンデンサ23でホールドすること
が必要になる。
パルスを形成するために、比較的高価な電圧コンパレー
タ21を使用することが必要になった。また、第４図に示
すようにスイツチング素子４に直列に電流検出用抵抗13
を接続してトランス２の１次側で電流を検出すれば、２
次側に電流検出器を設ける場合に比べて電流検出系にお
ける１次と２次との間の絶縁手段が不要になるという長
所を有する反面、１次側の電流はパルス的波形であるの
で、第４図に示すようにスイツチング素子４のオン期間
に同期してサンプリング用スイツチ22をオンになし、電
流をサンプリングし、コンデンサ23でホールドすること
が必要になる。
別な過電流保護回路として、過電流検出用電圧コンパレ
ータ24の出力段に過電流ラツチ用フリツプフロツプを設
け、過電流をラツチしてスイツチング素子４を制御する
ものがあるが、過電流ラツチ用フリツプフロツプを設け
るために必然的に回路構成が複雑且つ高価になる。
ータ24の出力段に過電流ラツチ用フリツプフロツプを設
け、過電流をラツチしてスイツチング素子４を制御する
ものがあるが、過電流ラツチ用フリツプフロツプを設け
るために必然的に回路構成が複雑且つ高価になる。
そこで、本発明の目的は、電圧制御又は電圧制御と過電
流保護を簡単且つ安価な回路で行うことができるスイツ
チングレギユレータを提供することにある。
流保護を簡単且つ安価な回路で行うことができるスイツ
チングレギユレータを提供することにある。
上記目的を達成するための本発明は、直流電源に接続さ
れた巻線とスイッチング素子との直列回路を含み、前記
スイッチング素子を断続することによって出力整流平滑
回路から制御された直流出力電圧を得るように構成され
たスイッチングレギュレータにおいて、前記直流出力電
圧を検出する電圧検出手段と、前記電圧検出手段から得
られた検出値と定電圧制御用基準電圧との誤差信号を形
成する誤差信号形成回路と、前記誤差信号によって決定
された電流で充電されるコンデンサと、前記コンデンサ
を周期的に放電させるために前記コンデンサに並列に接
続された放電用スイッチと、前記放電用スイッチを非放
電状態に制御する第１の電圧レベルと放電状態に制御す
る第２の電圧レベルとから成る方形波を所定周期且つ所
定パルス幅で発生する方形波発生器と、前記方形波が前
記第１の電圧レベルであると共に前記コンデンサの電圧
が所定電圧レベルよりも低いことに応答して前記スイッ
チング素子をオン制御する出力を発生し、前記方形波が
前記第２の電圧レベルにある期間及び前記コンデンサの
電圧が前記所定電圧レベル以上の期間に前記スイッチン
グ素子をオフ制御する出力を発生するゲート回路とを備
えていることを特徴とするスイッチングレギュレータに
係わるものである。
れた巻線とスイッチング素子との直列回路を含み、前記
スイッチング素子を断続することによって出力整流平滑
回路から制御された直流出力電圧を得るように構成され
たスイッチングレギュレータにおいて、前記直流出力電
圧を検出する電圧検出手段と、前記電圧検出手段から得
られた検出値と定電圧制御用基準電圧との誤差信号を形
成する誤差信号形成回路と、前記誤差信号によって決定
された電流で充電されるコンデンサと、前記コンデンサ
を周期的に放電させるために前記コンデンサに並列に接
続された放電用スイッチと、前記放電用スイッチを非放
電状態に制御する第１の電圧レベルと放電状態に制御す
る第２の電圧レベルとから成る方形波を所定周期且つ所
定パルス幅で発生する方形波発生器と、前記方形波が前
記第１の電圧レベルであると共に前記コンデンサの電圧
が所定電圧レベルよりも低いことに応答して前記スイッ
チング素子をオン制御する出力を発生し、前記方形波が
前記第２の電圧レベルにある期間及び前記コンデンサの
電圧が前記所定電圧レベル以上の期間に前記スイッチン
グ素子をオフ制御する出力を発生するゲート回路とを備
えていることを特徴とするスイッチングレギュレータに
係わるものである。
なお、請求項２に示すように、コンデンサを過電流検出
用のコンパレータの出力に基づいて充電するように構成
し、１つのコンデンサを電圧制御と過電流保護との両方
に使用することができる。
用のコンパレータの出力に基づいて充電するように構成
し、１つのコンデンサを電圧制御と過電流保護との両方
に使用することができる。
［発明の作用及び効果］ 請求項１及び２のいずれにおいても、スイッチング素子
をオン・オフするための制御信号（PWMパルス）をコン
パレータよりも安価なゲート回路で形成することがで
き、スイッチングレギュレータの低コスト化が達成され
る。
をオン・オフするための制御信号（PWMパルス）をコン
パレータよりも安価なゲート回路で形成することがで
き、スイッチングレギュレータの低コスト化が達成され
る。
請求項２の発明によれば、コンデンサが電圧制御と過電
流保護制御との両方に使用されるので、回路構成が簡単
になる。
流保護制御との両方に使用されるので、回路構成が簡単
になる。
次に、第１図〜第３図を参照して本発明の実施例に係わ
るスイツチングレギユレータを説明する。但し、第１図
において第４図と共通する部分には同一の符号を付して
その説明を省略する。
るスイツチングレギユレータを説明する。但し、第１図
において第４図と共通する部分には同一の符号を付して
その説明を省略する。
過電流検出用電圧コンパレータ24とグランドとの間に接
続されたコンデンサ30は正常動作時には電圧制御用の三
角波を発生し、過電流時にはコンパレータ24の出力を保
持するものである。コンデンサ30の充電を電圧制御用の
誤差増幅器17の出力に応答して制御して三角波の傾きを
変えるために、電源端子31とコンデンサ30との間に可変
インピーダンス素子としてのホトトランジスタ19が接続
されている。
続されたコンデンサ30は正常動作時には電圧制御用の三
角波を発生し、過電流時にはコンパレータ24の出力を保
持するものである。コンデンサ30の充電を電圧制御用の
誤差増幅器17の出力に応答して制御して三角波の傾きを
変えるために、電源端子31とコンデンサ30との間に可変
インピーダンス素子としてのホトトランジスタ19が接続
されている。
なお、第１図の過電流検出用電圧コンパレータ24は、過
電流発生時に端子31の電源電圧Vccと同様な高い電圧
（高レベル電圧）を発生し、非過電流時には低レベル電
圧（ゼロボルト）を発生するように構成され、且つ端子
31又はコンデンサ30からコンパレータ24に電流が逆流す
ることを防ぐ機能を有するように構成されている。勿
論、第１図のコンパレータ24に逆流防止機能を内蔵させ
る代りに、第４図と同様にダイオード26を設けることが
できる。
電流発生時に端子31の電源電圧Vccと同様な高い電圧
（高レベル電圧）を発生し、非過電流時には低レベル電
圧（ゼロボルト）を発生するように構成され、且つ端子
31又はコンデンサ30からコンパレータ24に電流が逆流す
ることを防ぐ機能を有するように構成されている。勿
論、第１図のコンパレータ24に逆流防止機能を内蔵させ
る代りに、第４図と同様にダイオード26を設けることが
できる。
コンデンサ30に並列に接続されたスイツチ32はコンデン
サ30を周期的に放電させるためのものであり、方形波発
生器33の出力でオン・オフ制御される。
サ30を周期的に放電させるためのものであり、方形波発
生器33の出力でオン・オフ制御される。
方形波発生器33はFETから成るスイツチング素子４のオ
ン・オフ周期に等しい一定周期で方形波を発生するもの
であり、この実施例では第１の電圧レベル（低レベル）
の出力でスイツチ32をオフに制御し、第２の電圧レベル
（高レベル）の出力でスイツチ32をオンに制御する。
ン・オフ周期に等しい一定周期で方形波を発生するもの
であり、この実施例では第１の電圧レベル（低レベル）
の出力でスイツチ32をオフに制御し、第２の電圧レベル
（高レベル）の出力でスイツチ32をオンに制御する。
NORゲート回路34の一方の入力端子はコンデンサ30に接
続され、他方の入力端子は方形波発生器33に接続され、
出力端子はスイツチング素子４の制御端子即ちゲートに
接続されている。
続され、他方の入力端子は方形波発生器33に接続され、
出力端子はスイツチング素子４の制御端子即ちゲートに
接続されている。
第１図の回路が非過電流状態の時には、過電流検出用電
圧コンパレータ24がコンデンサ30から切り離された状態
にある。従って、コンデンサ30の充電は、ホトトランジ
スタ19で制限された電流で行われる。ホトトランジスタ
19の入射光量は誤差増幅器17の出力に対応して変化す
る。今、電源１の電圧の上昇又は負荷電流の低減等のた
めに出力端子11a、11bの電圧が高くなると、誤差増幅器
17の出力電圧も第２図（Ａ）に示すように高くなる。こ
れにより、発光ダイオード18の出力光量が増大し、ホト
トランジスタ19の抵抗値が低下し、コンデンサ30の電圧
がしきい値Vthに達するまでの時間が短くなり、NORゲー
ト回路34から発生するスイッチング素子４のオン制御パ
ルスの幅が狭くなる。上記とは逆に出力電圧が基準値よ
りも低下した時には誤差増幅器17の出力も低下し、発光
ダイオード18の発光量が低下し、ホトトランジスタ19の
抵抗が高くなり、コンデンサ30を充電する回路のCR時定
数が大きくなるためにコンデンサ30の充電速度が低下
し、NORゲート回路34から得られるパルスの幅が狭くな
る。これを更に詳しく説明すると、放電用スイツチ32は
第２図（Ｂ）の方形波の高レベル期間t0〜t1でオンにな
り、コンデンサ30の電圧は第２図（Ｃ）に示すように零
ボルトになる。t1時点で方形波が低レベルになると、放
電用スイツチ32がオフになり、コンデンサ30の充電が開
始する。コンデンサ30の充電はホトトランジスタ19を介
して行われる。ホトトランジスタ19は第２図（Ａ）に示
す誤差出力が大きい時に低い抵抗値になり、誤差出力が
小さい時に高い抵抗値になる。従つて、コンデンサ30の
電圧即ち三角波の傾きは誤差出力に応じて変化する。t1
時点からホトトランジスタ19で制御された時定数でコン
デンサ30の充電が開始すると、コンデンサ30の電圧は第
２図（Ｃ）に示すように徐々に高くなる。NORゲート回
路34はしきい値Vthを有しているので、コンデンサ電圧
がしきい値Vth以上になると、論理動作を開始する。t1
〜t2期間ではNORゲート回路34の両方の入力が低レベル
であるので、第２図（Ｄ）に示すように高レベルの出力
が得られる。t2〜t3期間では一方の入力が高レベル、他
方の入力が低レベルになるので、NORゲート回路34の出
力は低レベルになる。t3時点になると第２図（Ｂ）に示
すように方形波が高レベルになつて放電用スイツチ32が
オンになるため、第２図（Ｃ）のコンデンサ電圧は零に
なる。t3〜t4期間では一方の入力が低レベル、他方の入
力が高レベルであるので、NORゲート回路34の出力は低
レベルである。t4期間になつて再び両入力が低レベルに
なると、NORゲート回路34の出力が高レベルになる。第
２図（Ｄ）に示すNORゲート回路34の出力パルスの幅は
第２図（Ａ）の誤差出力に対して反比例的に変化する。
即ち、直流出力電圧が高くなると、スイツチング素子４
のオン期間が短くなり、定電圧化が達成される。なお、
スイツチング素子４の最大のオン時間幅は方形波の低レ
ベル期間と等しい。
圧コンパレータ24がコンデンサ30から切り離された状態
にある。従って、コンデンサ30の充電は、ホトトランジ
スタ19で制限された電流で行われる。ホトトランジスタ
19の入射光量は誤差増幅器17の出力に対応して変化す
る。今、電源１の電圧の上昇又は負荷電流の低減等のた
めに出力端子11a、11bの電圧が高くなると、誤差増幅器
17の出力電圧も第２図（Ａ）に示すように高くなる。こ
れにより、発光ダイオード18の出力光量が増大し、ホト
トランジスタ19の抵抗値が低下し、コンデンサ30の電圧
がしきい値Vthに達するまでの時間が短くなり、NORゲー
ト回路34から発生するスイッチング素子４のオン制御パ
ルスの幅が狭くなる。上記とは逆に出力電圧が基準値よ
りも低下した時には誤差増幅器17の出力も低下し、発光
ダイオード18の発光量が低下し、ホトトランジスタ19の
抵抗が高くなり、コンデンサ30を充電する回路のCR時定
数が大きくなるためにコンデンサ30の充電速度が低下
し、NORゲート回路34から得られるパルスの幅が狭くな
る。これを更に詳しく説明すると、放電用スイツチ32は
第２図（Ｂ）の方形波の高レベル期間t0〜t1でオンにな
り、コンデンサ30の電圧は第２図（Ｃ）に示すように零
ボルトになる。t1時点で方形波が低レベルになると、放
電用スイツチ32がオフになり、コンデンサ30の充電が開
始する。コンデンサ30の充電はホトトランジスタ19を介
して行われる。ホトトランジスタ19は第２図（Ａ）に示
す誤差出力が大きい時に低い抵抗値になり、誤差出力が
小さい時に高い抵抗値になる。従つて、コンデンサ30の
電圧即ち三角波の傾きは誤差出力に応じて変化する。t1
時点からホトトランジスタ19で制御された時定数でコン
デンサ30の充電が開始すると、コンデンサ30の電圧は第
２図（Ｃ）に示すように徐々に高くなる。NORゲート回
路34はしきい値Vthを有しているので、コンデンサ電圧
がしきい値Vth以上になると、論理動作を開始する。t1
〜t2期間ではNORゲート回路34の両方の入力が低レベル
であるので、第２図（Ｄ）に示すように高レベルの出力
が得られる。t2〜t3期間では一方の入力が高レベル、他
方の入力が低レベルになるので、NORゲート回路34の出
力は低レベルになる。t3時点になると第２図（Ｂ）に示
すように方形波が高レベルになつて放電用スイツチ32が
オンになるため、第２図（Ｃ）のコンデンサ電圧は零に
なる。t3〜t4期間では一方の入力が低レベル、他方の入
力が高レベルであるので、NORゲート回路34の出力は低
レベルである。t4期間になつて再び両入力が低レベルに
なると、NORゲート回路34の出力が高レベルになる。第
２図（Ｄ）に示すNORゲート回路34の出力パルスの幅は
第２図（Ａ）の誤差出力に対して反比例的に変化する。
即ち、直流出力電圧が高くなると、スイツチング素子４
のオン期間が短くなり、定電圧化が達成される。なお、
スイツチング素子４の最大のオン時間幅は方形波の低レ
ベル期間と等しい。
第３図は過電流状態が生じた時の各部の波形を示す。t0
時点で負荷短絡等の過電流状態が生じると、出力電圧は
低下し、第３図（Ａ）に示す誤差増幅器17の出力も低下
する。一方、電流検出抵抗13に流れる電流が増大するた
めに第３図（Ｅ）に示すように電流検出抵抗13から得ら
れる検出電圧Vdが基準電圧源25の基準電圧Vrよりも高く
なり、コンパレータ24の出力が第３図（Ｆ）に示すよう
に高レベルになる。コンデンサ30はコンパレータ24の出
力電圧によつて急速に充電され、第３図（Ｃ）に示すよ
うにNORゲート回路34のしきい値Vthを越える値になる。
この結果、t0〜t1期間ではNORゲート回路34の一方の入
力が高レベル、他方の入力が低レベルであるので、出力
が低レベルになり、スイツチング素子４がオフ制御され
る。t1時点になると、第３図（Ｂ）に示す方形波が高レ
ベルになつて放電用スイツチ32がオンになるため、コン
デンサ30の電圧が零になる。コンデンサ30の電圧が零に
なつても、方形波が高レベルであるためNORゲート回路3
4の出力はt2時点まで低レベルに保たれる。t2時点で方
形波が低レベルになると、NORゲート34の両入力が低レ
ベルとなり、その出力が高レベルにあるので、スイツチ
ング素子４は再びオンになる。負荷の過電流状態が解消
されていなければ、t3時点で再びコンパレータ24の出力
が高レベルになり、t0時点と同様にスイツチング素子４
がオフになる。
時点で負荷短絡等の過電流状態が生じると、出力電圧は
低下し、第３図（Ａ）に示す誤差増幅器17の出力も低下
する。一方、電流検出抵抗13に流れる電流が増大するた
めに第３図（Ｅ）に示すように電流検出抵抗13から得ら
れる検出電圧Vdが基準電圧源25の基準電圧Vrよりも高く
なり、コンパレータ24の出力が第３図（Ｆ）に示すよう
に高レベルになる。コンデンサ30はコンパレータ24の出
力電圧によつて急速に充電され、第３図（Ｃ）に示すよ
うにNORゲート回路34のしきい値Vthを越える値になる。
この結果、t0〜t1期間ではNORゲート回路34の一方の入
力が高レベル、他方の入力が低レベルであるので、出力
が低レベルになり、スイツチング素子４がオフ制御され
る。t1時点になると、第３図（Ｂ）に示す方形波が高レ
ベルになつて放電用スイツチ32がオンになるため、コン
デンサ30の電圧が零になる。コンデンサ30の電圧が零に
なつても、方形波が高レベルであるためNORゲート回路3
4の出力はt2時点まで低レベルに保たれる。t2時点で方
形波が低レベルになると、NORゲート34の両入力が低レ
ベルとなり、その出力が高レベルにあるので、スイツチ
ング素子４は再びオンになる。負荷の過電流状態が解消
されていなければ、t3時点で再びコンパレータ24の出力
が高レベルになり、t0時点と同様にスイツチング素子４
がオフになる。
なお、第３図（Ｅ）に示すようにスイツチング素子４に
流れる電流に対応する検出電圧Vdの振幅が高くなるにつ
れて第３図（Ｄ）に示すようにNORゲート回路34の出力
パルス幅即ちスイツチング素子４のオン時間幅が狭くな
る。
流れる電流に対応する検出電圧Vdの振幅が高くなるにつ
れて第３図（Ｄ）に示すようにNORゲート回路34の出力
パルス幅即ちスイツチング素子４のオン時間幅が狭くな
る。
本実施例のスイツチングレギユレータでは、コンパレー
タ24と、コンデンサ30と、放電用スイツチ32と、方形波
発生器33と、NORゲート回路34とから成る簡単な回路で
過電流を防止することができる。また、第４図のコンパ
レータ21の代わりにNORゲート回路34を設けるので、低
コスト化が可能になる。また、コンデンサ30は過電流検
出の保持用として機能すると共に電圧制御の三角波発生
用としても機能するので、回路構成が簡略化されてい
る。
タ24と、コンデンサ30と、放電用スイツチ32と、方形波
発生器33と、NORゲート回路34とから成る簡単な回路で
過電流を防止することができる。また、第４図のコンパ
レータ21の代わりにNORゲート回路34を設けるので、低
コスト化が可能になる。また、コンデンサ30は過電流検
出の保持用として機能すると共に電圧制御の三角波発生
用としても機能するので、回路構成が簡略化されてい
る。
本発明は上述の実施例に限定されるものでなく、変形が
可能なものである。例えば、方形波の低レベル期間に放
電用スイツチ32をオン制御するように構成し、NORゲー
ト回路34の代りに排他的ORゲートとしてもよい。
可能なものである。例えば、方形波の低レベル期間に放
電用スイツチ32をオン制御するように構成し、NORゲー
ト回路34の代りに排他的ORゲートとしてもよい。
また、電圧制御回路を独立に設け、コンデンサ30等を過
電流保護のみに使用するようにしてもよい。
電流保護のみに使用するようにしてもよい。
また、主回路の異なる種々のスイツチングレギユレータ
に本発明を適用することが可能である。
に本発明を適用することが可能である。
第１図は本発明の実施例に係わるスイツチングレギユレ
ータを示す回路図、 第２図は第１図のスイツチングレギユレータの電圧制御
時のＡ〜Ｄ点の電圧を示す波形図、 第３図は第１図のスイツチングレギユレータの過電流時
の各部の状態を示す波形図、 第４図は従来のスイツチングレギユレータを示す回路図
である。 １…電源、４…スイツチング素子、13…電流検出抵抗、
24…コンパレータ、30…コンデンサ、32…放電用スイツ
チ、33…方形波発生器、34…NORゲート回路。
ータを示す回路図、 第２図は第１図のスイツチングレギユレータの電圧制御
時のＡ〜Ｄ点の電圧を示す波形図、 第３図は第１図のスイツチングレギユレータの過電流時
の各部の状態を示す波形図、 第４図は従来のスイツチングレギユレータを示す回路図
である。 １…電源、４…スイツチング素子、13…電流検出抵抗、
24…コンパレータ、30…コンデンサ、32…放電用スイツ
チ、33…方形波発生器、34…NORゲート回路。
Claims (2)
- 【請求項１】直流電源に接続された巻線とスイッチング
素子との直列回路を含み、前記スイッチング素子を断続
することによって出力整流平滑回路から制御された直流
出力電圧を得ように構成されたスイッチングレギュレー
タにおいて、 前記直流出力電圧を検出する電圧検出手段と、 前記電圧検出手段から得られた検出値と定電圧制御用基
準電圧との誤差信号を形成する誤差信号形成回路と、 前記誤差信号によって決定された電流で充電されるコン
デンサと、 前記コンデンサを周期的に放電させるために前記コンデ
ンサに並列に接続された放電用スイッチと、 前記放電用スイッチを非放電状態に制御する第１の電圧
レベルと放電状態に制御する第２の電圧レベルとから成
る方形波を所定周期且つ所定パルス幅で発生するように
構成され且つ前記放電用スイッチに接続された方形波発
生器と、 前記コンデンサと前記方形波発生器に接続され、且つ前
記方形波が前記第１の電圧レベルであると共に前記コン
デンサの電圧が所定電圧レベルよりも低いことに応答し
て前記スイッチング素子をオン制御する出力を発生し、
前記方形波が前記第２の電圧レベルにある期間及び前記
コンデンサの電圧が前記所定電圧レベル以上の期間に前
記スイッチング素子をオフ制御する出力を発生するゲー
ト回路とを備えていることを特徴とするスイッチングレ
ギュレータ。 - 【請求項２】直流電源に接続された巻線とスイッチング
素子との直列回路を含み、前記スイッチング素子を断続
することによって出力整流平滑回路から制御された直流
出力電圧を得ように構成されたスイッチングレギュレー
タにおいて、 前記スイッチング素子に流れる電流を検出するための電
流検出器と、 前記スイッチング素子に流れる電流の過電流レベルに対
応する基準電圧を発生する基準電圧源と、 前記電流検出器から得られる検出電圧と前記基準電圧と
を比較する電圧コンパレータと、 前記直流出力電圧を検出する電圧検出手段と、 前記電圧検出手段から得られた検出値と定電圧制御用基
準電圧との誤差信号を形成する誤差信号形成回路と、 前記電圧コンパレータが過電流を検出していない時には
前記誤差信号によって決定された電流で充電され、前記
電圧コンパレータが過電流を検出した時には前記電圧コ
ンパレータの出力によって前記誤差信号による充電より
も速い速度で充電されるコンデンサと、 前記コンデンサを周期的に放電させるために前記コンデ
ンサに並列に接続された放電用スイッチと、 前記放電用スイッチを非放電状態に制御する第１の電圧
レベルと放電状態に制御する第２の電圧レベルとから成
る方形波を所定周期且つ所定パルス幅で発生するように
構成され且つ前記放電用スイッチに接続された方形波発
生器と、 前記コンデンサと前記方形波発生器とに接続され、且つ
前記方形波が前記第１の電圧レベルであると共に前記コ
ンデンサの電圧が所定電圧レベルよりも低いことに応答
して前記スイッチング素子をオン制御する出力を発生
し、前記方形波が前記第２の電圧レベルにある期間及び
前記コンデンサの電圧が前記所定電圧レベル以上の期間
に前記スイッチング素子をオフ制御する出力を発生する
ゲート回路と を備えていることを特徴とするスイッチングレギュレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28730388A JPH06106020B2 (ja) | 1988-11-14 | 1988-11-14 | スイッチングレギユレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28730388A JPH06106020B2 (ja) | 1988-11-14 | 1988-11-14 | スイッチングレギユレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02136066A JPH02136066A (ja) | 1990-05-24 |
| JPH06106020B2 true JPH06106020B2 (ja) | 1994-12-21 |
Family
ID=17715627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28730388A Expired - Fee Related JPH06106020B2 (ja) | 1988-11-14 | 1988-11-14 | スイッチングレギユレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06106020B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AR244030A1 (es) * | 1990-04-26 | 1993-09-30 | Siemens Ag | Conversor de corriente continua pulsado con limitador de corriente |
| JP2547602Y2 (ja) * | 1990-11-30 | 1997-09-10 | サンケン電気株式会社 | スイッチング電源装置 |
| JP4064785B2 (ja) * | 2002-10-30 | 2008-03-19 | セイコーインスツル株式会社 | スイッチングレギュレータ |
| JP4290662B2 (ja) * | 2005-02-24 | 2009-07-08 | パナソニック株式会社 | スイッチング電源装置 |
-
1988
- 1988-11-14 JP JP28730388A patent/JPH06106020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02136066A (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3450929B2 (ja) | スイッチング電源装置 | |
| US5282126A (en) | Start circuit for a switched mode power supply | |
| US4413313A (en) | Electrical inverters | |
| US6137696A (en) | Switching regulator for power converter with dual mode feedback input and method thereof | |
| US5408402A (en) | Clock-controlled frequency converter having current limitation | |
| US4371826A (en) | Non-dissipative battery charge circuit | |
| US4763235A (en) | DC-DC converter | |
| JP4050325B2 (ja) | 電流及び電圧検出回路 | |
| KR100320672B1 (ko) | 스위칭 제어 집적회로 | |
| US20050281062A1 (en) | Switching mode power supply | |
| US5168435A (en) | Converter | |
| EP1058176B1 (en) | Power unit, and power supply system | |
| KR20040106310A (ko) | 라인 주파수 스위칭 레귤레이터 | |
| US4999566A (en) | Current converter comprising current responsive, self oscillating, switching regulator | |
| US7176657B2 (en) | Capacitor charging circuit with a soft-start function | |
| US6917530B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| US20050035795A1 (en) | Circuit for optimizing zener diode bias current | |
| JPH0715954A (ja) | 直流−直流変換器 | |
| JP3000937B2 (ja) | スイッチング電源装置 | |
| US4924369A (en) | Regulated blocking converter wherein switch conduction time increases with higher output voltages | |
| JP2589820Y2 (ja) | スイッチング電源装置 | |
| JP2542810B2 (ja) | スイッチング制御型電源回路 | |
| JPS642543Y2 (ja) | ||
| JP2967558B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |