JPH06104890A - Line monitoring system - Google Patents
Line monitoring systemInfo
- Publication number
- JPH06104890A JPH06104890A JP4276721A JP27672192A JPH06104890A JP H06104890 A JPH06104890 A JP H06104890A JP 4276721 A JP4276721 A JP 4276721A JP 27672192 A JP27672192 A JP 27672192A JP H06104890 A JPH06104890 A JP H06104890A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- frame
- frame synchronization
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000005259 measurement Methods 0.000 abstract description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は回線監視方式に関し、特
に双方向のデジタル無線回線においてフレーム同期をと
る場合における回線監視方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line monitoring system, and more particularly to a line monitoring system for frame synchronization in a bidirectional digital wireless line.
【０００２】[0002]
【従来の技術】従来、フレーム同期をとる場合のデジタ
ル無線回線における回線監視方式として、いわゆるパリ
ティ方式がある。この方式は、送信側で信号の“１”の
数を計数し、奇数か偶数かをパリティビットとして信号
に多重して対向側へ伝送する。受信側では多重したパリ
ティビットを信号から分離し、それと受信側で信号の
“１”の数を計数した結果とを比較して監視を行う方式
である。2. Description of the Related Art Conventionally, there is a so-called parity method as a line monitoring method in a digital radio line in the case of frame synchronization. In this system, the number of "1" s in the signal is counted on the transmitting side, and an odd number or an even number is multiplexed as a parity bit on the signal and transmitted to the opposite side. This is a method in which the receiving side separates the multiplexed parity bit from the signal and compares the result with the result of counting the number of "1" s of the signal at the receiving side to perform monitoring.
【０００３】[0003]
【発明が解決しようとする課題】従来のこのようなパリ
ティ方式の回線監視方式では、伝送効率を上げるために
はパリティビットの数を削減することが好ましく、この
ため何フレームかにわたってパリティビットを１ビット
割り当てるマルチフレーム構成をとる必要がある。しか
しながら、このマルチフレーム構成では回線状況が１マ
ルチフレーム中１ビット誤るような低Ｃ／Ｎの状態に近
づいて行くほど、計測結果の誤差が大きくなって行き、
１マルチフレーム中２ビット以上の誤りがある状態は計
測できないという問題がある。本発明の目的は、計測誤
差を低減し、かつ１マルチフレーム中２ビットの誤りを
検出することを可能にした回線監視方式を提供すること
にある。In the conventional line monitoring system of such a parity system, it is preferable to reduce the number of parity bits in order to improve the transmission efficiency. Therefore, the parity bit is set to 1 for several frames. It is necessary to take a multi-frame configuration in which bits are allocated. However, in this multi-frame configuration, the error in the measurement result increases as the line status approaches a low C / N state in which one bit in one multi-frame is erroneous.
There is a problem that it is not possible to measure a state in which there is an error of 2 bits or more in one multiframe. It is an object of the present invention to provide a line monitoring system capable of reducing a measurement error and detecting a 2-bit error in one multiframe.
【０００４】[0004]
【課題を解決するための手段】本発明は、フレーム同期
パターンとして固定パターン及びランダムパターンをそ
れぞれ発生する回路と、送信側と、受信側とで構成され
る。送信側は、フレーム同期パターンを固定パターンと
ランダムパターンとで選択する回路と、フレーム同期パ
ターン及び受信側のフレーム同期状態を信号に多重する
回路とを備える。また、受信側は、固定パターンにより
信号のフレーム同期をとる回路と、送信側で信号に多重
したビットを分離する回路と、対向の受信側のフレーム
同期状態を検出する回路と、分離したフレームビットを
ランダムパターンと比較する回路とを備える。そして、
対向の受信側のフレーム同期が確立したことを検出して
フレーム同期パターンを固定パターンからランダムパタ
ーンに切り替え、かつフレームビットを使用してエラー
の計測を行っている。SUMMARY OF THE INVENTION The present invention comprises a circuit for generating a fixed pattern and a random pattern as a frame synchronization pattern, a transmitting side, and a receiving side. The transmission side includes a circuit that selects a frame synchronization pattern from a fixed pattern and a random pattern, and a circuit that multiplexes the frame synchronization pattern and the frame synchronization state of the reception side into a signal. Also, the receiving side has a circuit that synchronizes the frame of the signal with a fixed pattern, a circuit that separates the bits multiplexed in the signal at the transmitting side, a circuit that detects the frame synchronization state of the opposite receiving side, and a separated frame bit. With a random pattern. And
It detects that the frame synchronization on the opposite receiving side has been established, switches the frame synchronization pattern from the fixed pattern to the random pattern, and measures the error using the frame bit.
【０００５】[0005]
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、双方
向の回線の一方の構成を示している。同図において、１
は固定のフレーム同期パターンを発生する固定パターン
発生回路、２はランダムなフレーム同期パターンを発生
するランダムパターン発生回路である。３は固定パター
ンとランダムパターンを選択する選択回路、４はフレー
ムパターン及び受信側のフレーム同期状態を信号に多重
して送信信号とする多重回路である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an embodiment of the present invention, showing one configuration of a bidirectional line. In the figure, 1
Is a fixed pattern generation circuit that generates a fixed frame synchronization pattern, and 2 is a random pattern generation circuit that generates a random frame synchronization pattern. Reference numeral 3 is a selection circuit for selecting a fixed pattern or random pattern, and 4 is a multiplexing circuit for multiplexing a frame pattern and a frame synchronization state on the receiving side into a signal to be a transmission signal.
【０００６】一方、５は固定パターンにより受信信号の
フレーム同期を取るフレーム同期回路、６は受信した信
号から送信側で信号に多重したビットを分離する分離回
路、７は分離したビットから同期判定用ビットを検出す
る同期判定ビット検出回路、８は分離したフレームビッ
トをランダムパターンと比較するフレームビット比較回
路である。そして、前記選択回路３，多重回路４で送信
側を構成し、前記フレーム同期回路５，分離回路６，同
期判定ビット検出回路７，フレームビット比較回路８で
受信側を構成するものとする。On the other hand, 5 is a frame synchronization circuit for synchronizing the frame of the received signal with a fixed pattern, 6 is a separation circuit for separating the bits multiplexed in the signal from the received signal on the transmission side, and 7 is for judging the synchronization from the separated bits. A synchronization determination bit detection circuit for detecting bits, and a frame bit comparison circuit 8 for comparing the separated frame bits with a random pattern. The selection circuit 3 and the multiplexing circuit 4 constitute the transmission side, and the frame synchronization circuit 5, the separation circuit 6, the synchronization judgment bit detection circuit 7, and the frame bit comparison circuit 8 constitute the reception side.
【０００７】この構成において、まだ、双方向の回線の
同期が確立していない状態では送信側では、固定パター
ン発生回路１の信号を選択回路３により選択し、フレー
ムパターンとして多重回路４によりデータ信号に多重し
て送信する。ここで、フレーム同期判定ビットとして非
同期状態の情報を多重して対向側へ伝送している。一
方、受信側においては、対向の送信側で挿入したのと同
じ固定パターン発生回路１の信号を用いてフレーム同期
回路５により受信信号のフレーム同期を確立する。この
とき、フレーム同期判定ビットを前記多重回路４により
データ信号に多重して送信し、フレーム同期が確立した
ことを対向側へ伝送する。In this configuration, on the transmitting side, the signal of the fixed pattern generating circuit 1 is selected by the selecting circuit 3 in the state where the bidirectional line synchronization is not yet established, and the data signal is selected by the multiplexing circuit 4 as the frame pattern. To multiplex and transmit. Here, asynchronous information is multiplexed as a frame synchronization determination bit and transmitted to the opposite side. On the other hand, on the receiving side, frame synchronization of the received signal is established by the frame synchronizing circuit 5 using the same signal of the fixed pattern generating circuit 1 inserted on the opposite transmitting side. At this time, the frame synchronization determination bit is multiplexed with the data signal by the multiplexing circuit 4 and transmitted, and the fact that frame synchronization has been established is transmitted to the opposite side.
【０００８】また、受信信号においてフレーム同期回路
５により回線のフレーム同期が確立すれば、フレーム同
期判定ビットを分離回路６により分離し、同期判定ビッ
ト検出回路７により対向の受信側のフレーム同期が確立
しているか否かを検出し、確立している場合には自局の
送信側の選択回路３によりランダムパターン発生回路２
の信号をフレームパターンとして選択して対向側へ伝送
する。他方、受信側では一度フレーム同期が確立してい
るので、保護回路によりフレームパターンが合わなくな
ってもすぐにはフレーム同期回路５の同期を外さなくで
きるので、フレームビットを分離回路６により分離し、
これをフレームビット比較回路８において対向の送信側
で挿入したものと同じランダムパターン発生回路２の信
号とビット単位で比較する。When the frame synchronization circuit 5 establishes the frame synchronization of the line in the received signal, the separation circuit 6 separates the frame synchronization determination bit, and the synchronization determination bit detection circuit 7 establishes the frame synchronization on the opposite receiving side. If it is established, the random pattern generation circuit 2 is detected by the selection circuit 3 on the transmission side of the own station.
Signal is selected as a frame pattern and transmitted to the opposite side. On the other hand, since the frame synchronization is once established on the receiving side, it is possible to immediately release the synchronization of the frame synchronization circuit 5 even if the frame pattern is not matched by the protection circuit. Therefore, the frame bit is separated by the separation circuit 6,
This is compared in bit units with the same signal of the random pattern generating circuit 2 inserted in the opposite transmission side in the frame bit comparing circuit 8.
【０００９】この情報を用いてフレーム同期回路５を判
断することにより、ランダムパターンが一致し始めれ
ば、フレーム同期を外さないようにすることができる。
また、ランダムパターンの比較をすることにより、フレ
ームビットの列としてビット単位でエラーの計測を行
い、回線の監視を行うことができる。By judging the frame synchronization circuit 5 using this information, it is possible to prevent the frame synchronization from being lost when the random patterns start to coincide with each other.
Further, by comparing random patterns, it is possible to measure errors in bit units as a sequence of frame bits and monitor the line.
【００１０】[0010]
【発明の効果】以上説明したように本発明は、受信側の
フレーム同期が確立したことを対向側に伝送した上で、
フレーム同期パターンを固定パターンからランダムパタ
ーンに切替え、かつランダムパターンの比較を行うこと
により、ビット単位でエラーを計測して回線を監視する
ことができる。したがって、１マルチフレーム中に２ビ
ット誤るような低Ｃ／Ｎの回線でも、計測する時間を適
切に選ぶことにより、誤差を少なく検出できる柔軟な回
線監視を行うことができる。As described above, according to the present invention, the fact that the frame synchronization of the receiving side is established is transmitted to the opposite side,
By switching the frame synchronization pattern from a fixed pattern to a random pattern and comparing the random patterns, it is possible to measure the error bit by bit and monitor the line. Therefore, even with a low C / N line in which 2 bits are mistaken in one multi-frame, it is possible to perform flexible line monitoring capable of detecting a small error by appropriately selecting the measurement time.
【図１】本発明の回線監視方式の一実施例のブロック図
である。FIG. 1 is a block diagram of an embodiment of a line monitoring system of the present invention.
１ 固定パターン発生回路 ２ ランダムパターン発生回路 ３ 選択回路 ４ 多重回路 ５ フレーム同期回路 ６ 分離回路 ７ 同期判定ビット検出回路 ８ フレームビット比較回路 1 fixed pattern generation circuit 2 random pattern generation circuit 3 selection circuit 4 multiplex circuit 5 frame synchronization circuit 6 separation circuit 7 synchronization determination bit detection circuit 8 frame bit comparison circuit
Claims (1)
ン及びランダムパターンをそれぞれ発生する回路と、送
信側と、受信側とで構成され、送信側は、フレーム同期
パターンを固定パターンとランダムパターンとで選択す
る回路と、フレーム同期パターン及び受信側のフレーム
同期状態を信号に多重する回路とを備え、受信側は、固
定パターンにより信号のフレーム同期をとる回路と、送
信側で信号に多重したビットを分離する回路と、対向の
受信側のフレーム同期状態を検出する回路と、分離した
フレームビットをランダムパターンと比較する回路とを
備え、対向の受信側のフレーム同期が確立したことを検
出してフレーム同期パターンを固定パターンからランダ
ムパターンに切り替え、かつフレームビットを使用して
エラーの計測を行うことを特徴とする回線監視方式。1. A circuit comprising a circuit for respectively generating a fixed pattern and a random pattern as a frame synchronization pattern, a transmission side and a reception side, and the transmission side selecting a frame synchronization pattern between the fixed pattern and the random pattern. And a circuit that multiplexes the frame synchronization pattern and the frame synchronization state of the receiving side with the signal, and the receiving side has a circuit that synchronizes the frame of the signal with a fixed pattern and a circuit that separates the bits multiplexed into the signal at the transmitting side. And a circuit that detects the frame synchronization state of the opposite receiving side and a circuit that compares the separated frame bits with a random pattern, and detects that the frame synchronization of the opposite receiving side has been established and detects the frame synchronization pattern. Switch from a fixed pattern to a random pattern and use frame bits to measure errors A line monitoring method characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4276721A JP2973740B2 (en) | 1992-09-22 | 1992-09-22 | Line monitoring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4276721A JP2973740B2 (en) | 1992-09-22 | 1992-09-22 | Line monitoring method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104890A true JPH06104890A (en) | 1994-04-15 |
| JP2973740B2 JP2973740B2 (en) | 1999-11-08 |
Family
ID=17573413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4276721A Expired - Lifetime JP2973740B2 (en) | 1992-09-22 | 1992-09-22 | Line monitoring method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973740B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091376A (en) * | 2002-05-27 | 2003-12-03 | 삼성탈레스 주식회사 | Bit error rate tester in Spread Spectrum telecommunication system and method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453334A (en) * | 1990-06-21 | 1992-02-20 | Canon Inc | Modulator-demodulator |
-
1992
- 1992-09-22 JP JP4276721A patent/JP2973740B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453334A (en) * | 1990-06-21 | 1992-02-20 | Canon Inc | Modulator-demodulator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091376A (en) * | 2002-05-27 | 2003-12-03 | 삼성탈레스 주식회사 | Bit error rate tester in Spread Spectrum telecommunication system and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2973740B2 (en) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| US4920535A (en) | Demultiplexer system | |
| CA1312362C (en) | Fault detection signal transmission system | |
| US4796278A (en) | Repeater for digital communication system | |
| EP0196647B1 (en) | Digital communication system | |
| JPH06104890A (en) | Line monitoring system | |
| JPH0666777B2 (en) | Method and device for synchronizing digital information signal | |
| US4467469A (en) | Circuitry for recovery of data from certain bit positions of a T1 span | |
| SU698145A1 (en) | Arrangement for synchronization of pseudorandom train | |
| JP2697628B2 (en) | Transmission line synchronization detection system | |
| JPH06141011A (en) | Line monitoring system | |
| JPH0710061B2 (en) | Demultiplexing circuit | |
| JPH02199936A (en) | Digital radio transmitter | |
| KR940010205B1 (en) | Virtual Container 3 signal handler | |
| KR100408077B1 (en) | T3 channel service unit with test pattern device | |
| JPH03283836A (en) | Audio multiplexer | |
| JPH03270348A (en) | Control path communication system | |
| JP4658759B2 (en) | Digital signal transmission interface circuit and loop switching method thereof | |
| JPH0537486A (en) | Line quality monitoring system | |
| JPH03110947A (en) | Communication equipment provided with fault monitoring circuit | |
| JP2944322B2 (en) | Data multiplexer | |
| JP2855651B2 (en) | Continuous pattern detection circuit | |
| JPH02143738A (en) | Data quality monitoring system | |
| JPH06284121A (en) | Synchronizing word detection system | |
| JPH0530316A (en) | Synchronization establishment system |