[go: up one dir, main page]

JPH0592823U - 電源回路 - Google Patents

電源回路

Info

Publication number
JPH0592823U
JPH0592823U JP3355492U JP3355492U JPH0592823U JP H0592823 U JPH0592823 U JP H0592823U JP 3355492 U JP3355492 U JP 3355492U JP 3355492 U JP3355492 U JP 3355492U JP H0592823 U JPH0592823 U JP H0592823U
Authority
JP
Japan
Prior art keywords
voltage
transistor
power supply
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3355492U
Other languages
English (en)
Inventor
将之 岡野
Original Assignee
日本電気ホームエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気ホームエレクトロニクス株式会社 filed Critical 日本電気ホームエレクトロニクス株式会社
Priority to JP3355492U priority Critical patent/JPH0592823U/ja
Publication of JPH0592823U publication Critical patent/JPH0592823U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【目的】 供給された直流電源の入力電圧が減少しても
出力電圧が影響を受けない電源回路を提供する。 【構成】 検出回路4の抵抗R12,13で分圧して直
流電源1の出力電圧Voを検出し、この出力電圧Voと
ツェナーダイオードZDで設定された基準電圧との差を
トランジスタQ5で比較し、この比較信号を制御回路3
のトランジスタQ2,3が受け取り一定の電圧に制御す
る。また、トランジスタQ3のベース電流は電流制御回
路2によって制御され、第3及び第4の抵抗R3,4で
トランジスタQ1のバイアスを設定し、入力電圧Viが
所定値以上の時は第1及び第2の抵抗R1,2を介して
電流11が流れ、入力電圧Viが所定値以下の時はトラ
ンジスタQ1がオンして第1の抵抗R1のみに電流12
を流し、トランジスタQ3のベース電圧Vbを制御して
出力電圧Voの変動を抑える。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は電源回路に係り、供給された直流電源の入力電圧変動や負荷変動によ る影響を防止する電源回路に関する。
【0002】
【従来の技術】
従来の電源回路は図2に示すように、直流電源1と、この直流電源1の出力電 圧Voを抵抗R12,13で検出し、ツェナーダイオードZD及びR11で設定 される基準電圧とで比較するトランジスタQ5で構成される検出回路4と、この 比較された信号を制御し出力を一定に保つ制御回路13を備えている。
【0003】 まず、検出回路3の抵抗R12,13で分圧して出力電圧Voの変動を検出し 、ツェナーダイオードZDで設定された基準電圧と検出された出力電圧Voとの 差を比較し、その信号を制御回路13のダーリントン接続されたトランジスタQ 2,Q3が受け取り、トランジスタQ4,抵抗R6〜R10を介して一定の電圧 に制御している。
【0004】 トランジスタQ2の内部抵抗rはトランジスタQ3のベース電圧Vbによって 変化するので、抵抗R14にトランジスタQ4及び抵抗R7,R9,R10を介 してトランジスタQ5のコレクタ電流I3を流し、抵抗R14の電圧降下でトラ ンジスタQ3のベース電圧Vbを変化させ、トランジスタQ2の内部抵抗rを制 御している。
【0005】
【考案が解決しようとする課題】
上述のように、従来の電源回路の入力電圧ViとトランジスタQ2のコレクタ ・エミッタ間電圧Vcとの差で求められる出力電圧Vo(Vo=Vi−Vc)は 、トランジスタQ2のコレクタ・エミッタ間電圧Vcの変化に大きく影響される 。
【0006】 このトランジスタQ2のコレクタ・エミッタ間電圧Vcは、トランジスタQ2 の内部抵抗rによって決まり、かつ抵抗R14に電流I3を流して抵抗R14の 電圧降下で、トランジスタQ3のベース電圧Vbを変化させてトランジスタQ2 の内部抵抗rの値が定まる。
【0007】 つまり、抵抗R14に流れる電流I3と出力電圧Voとに大きく関わる。
【0008】 そこで、従来の電源回路の入力電圧Viを15%程度まで減少させていくと、 抵抗R14に流れる電流I3の値に比例して減少していき、トランジスタQ2の 内部抵抗rを制御できない電流値まで小さくなる。
【0009】 そして、最後には電圧値がVb>Viとなり、抵抗R14に流れる電流I3は 逆流し始めるとともに電流値が変化するので、出力電圧Voは一定値を保てず減 少する課題があった。
【0010】
【課題を解決するための手段】
本考案の電源回路は、上述の目的を達成するために、直流電源と、 この直流電源の出力電圧と予め設定された基準電圧とを比較して上記出力電圧 を検出する検出回路と、 この検出回路からの出力信号によって上記出力電圧を基準電圧に設定するよう 制御する制御回路と、 この制御回路の入力の両端に接続された第1及び第2の抵抗の直列回路と、こ の第2の抵抗の両端にコレクタ及びエミッタが接続されたトランジスタと、この トランジスタのベース電圧を設定する第3及び第4の抵抗とを備えた電流制御回 路とで構成され、 上記出力電圧が基準電圧以下の時、上記トランジスタをオンして第1の抵抗の みに制御電流を流し、上記出力電圧を制御することを特徴とする。
【0011】
【実施例】
以下、本考案の電源回路を図面を参照して説明する。
【0012】 図1は、本考案の一実施例による電源回路の回路図である。
【0013】 本考案の一実施例による電源回路は、整流回路及び平滑回路により交流電源か ら直流電源を生成する直流電源1と、この直流電源1の出力電圧を抵抗R12, 13で検出するとともに抵抗R11及びツェナ−ダイオ−ドZDで設定された基 準電圧とをトランジスタQ5で比較する検出回路4と、この検出回路4からの出 力信号を抵抗R5〜R10,コンデンサC,トランジスタQ2〜Q4によって出 力電圧Voを基準電圧に設定するよう制御する制御回路3と、この制御回路3の 入力の両端に接続された第1及び第2の抵抗R1,R2の直列回路と第2の抵抗 R2の両端にコレクタ及びエミッタが接続されたトランジスタQ1とトランジス タQ1のベース電圧を設定する第3及び第4の抵抗R3,R4とを備えた電流制 御回路2とで構成されている。
【0014】 次に、本考案の一実施例による電源回路の動作を説明する。
【0015】 まず、図1に示すように、検出回路4の抵抗R12及び抵抗R13で直流電源 1の出力電圧Voを分圧して検出し、ツェナーダイオードZDで設定された基準 電圧と出力電圧Voから検出された出力との差をトランジスタQ5で比較し、こ の比較信号によって制御回路3のダーリントン接続されたトランジスタQ2,Q 3が一定の電圧に制御する。
【0016】 また、制御回路3のトランジスタQ3のベース電流は電流制御回路1によって 制御され、直流電源1の出力端及び接地からベースに接続された第3及び第4の 抵抗R3,R4でトランジスタQ1のバイアスを設定し、入力電圧Viが10% 以下の減少の時は第1及び第2の抵抗R1,R2を介して電流I1が流れ、入力 電圧Viが10%以上減少するとトランジスタQ1がオンして第1の抵抗R1の みに電流I2が流れる。
【0017】 従って、本考案による一実施例の電源回路は、出力電圧Voが10%以上減少 するとトランジスタQ1がオンし、第1の抵抗R1のみに電流I2を流してトラ ンジスタQ3のベース電圧Vbを制御するとともに出力電圧Voの変動を微小に 抑え、かつ出力電圧Voが0〜7%減少した付近でのリップルを、第1及び第2 の抵抗R1,R2との直列抵抗によって防止する。
【0018】 次に、従来の電源回路を図2を参照して説明する。
【0019】 図2は、従来例による電源回路の回路図を示す。
【0020】 従来の電源回路は図2に示すように、直流電源1と、この直流電源1の出力電 圧Voを抵抗R12,13で検出し、ツェナーダイオードZD及びR11で設定 される基準電圧とで比較するトランジスタQ5で構成される検出回路4と、この 比較された信号を制御し出力を一定に保つ制御回路13を備えている。
【0021】 まず、検出回路3の抵抗R12,13で分圧して出力電圧Voの変動を検出し 、ツェナーダイオードZDで設定された基準電圧と検出された出力電圧Voとの 差を比較し、その信号を制御回路13のダーリントン接続されたトランジスタQ 2,Q3が受け取り、トランジスタQ4,抵抗R6〜R10を介して一定の電圧 に制御している。
【0022】 トランジスタQ2の内部抵抗rはトランジスタQ3のベース電圧Vbによって 変化するので、抵抗R14にトランジスタQ4及び抵抗R7,R9,R10を介 してトランジスタQ5のコレクタ電流I3を流し、抵抗R14の電圧降下でトラ ンジスタQ3のベース電圧Vbを変化させ、トランジスタQ2の内部抵抗rを制 御している。
【0023】 しかし、制御回路13のトランジスタQ3のベース電流を抵抗R14及びR5 の抵抗分割によって定めていることから、入力電圧Viの変動に大きく影響し、 入力電圧Viが10〜15%減少すると、電流I3の電流値が減少して出力電圧 Voを一定に保てなくなる。
【0024】
【考案の効果】
以上説明したように、本考案の電源回路によれば、直流電源の出力を2つの抵 抗で分割し、出力電圧が所定値の10%以下の減少の時は2つの抵抗を直列接続 とし、出力電圧が所定値の10%以上の減少の時はトランジスタをオンさせて一 方の抵抗を短絡させることで、直流電源の出力の変動を微小に抑え、かつ出力電 圧が所定値の0〜7%減少した付近でのリップルを、2つの抵抗の直列接続によ って防止する効果がある。
【提出日】平成5年8月10日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】 そこで、従来の電源回路の入力電圧Viをある程度まで 減少させていくと、抵抗R14に流れる電流I3の値に比例して減少していき、 トランジスタQ2の内部抵抗rを制御できない電流値まで小さくなる。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】 また、制御回路3のトランジスタQ3のベース電流は、 電流制御回路2によって制御され、直流電源1の出力端とベース間及び接地とベ ース間に各々接続された第3及び第4の抵抗R3,R4でトランジスタQ1のバ イアス電圧を設定し、入力電圧Viが所定値の時は第1及び第2の抵抗R1,R 2を介して電流I1が流れ、入力電圧が減少するとトランジスタQ1がオンして 第1の抵抗R1のみに電流I2が流れる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0017
【補正方法】変更
【補正内容】
【0017】 従って、本考案による一実施例の電源回路は、入力電圧 Viが減少するとトランジスタQ1がオンし、第1の抵抗R1のみに電流I2を 流してトランジスタQ3のベース電圧Vbを制御するとともに出力電圧Voの変 動を微小に抑え、また、トランジスタQ3がオンする間、検出回路4のトランジ スタQ5に流れる電流を第1及び第2の抵抗R1、R2の直列抵抗値にすること により、電流値を抑え、出力電圧Voにのるリップル防止となる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0023
【補正方法】変更
【補正内容】
【0023】 しかし、制御回路13のトランジスタQ3のベース電流 を抵抗R14及びR5の抵抗分割により定めていることから、入力電圧Viが減 少すると、電流I3の電流値が減少して出力電圧Voを一定に保てなくなる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0024
【補正方法】変更
【補正内容】
【0024】 以上説明したように、本考案の電源回路によれば、直流 電源の出力を2つの抵抗で分割し、入力電圧が所定値以上の時は2つの抵抗を直 列接続とし、入力電圧が所定値以下に減少した時はトランジスタをオンさせて一 方の抵抗を短絡させることで、直流電源の出力の変動を微小に抑え、かつトラン ジスタQ3がオンする間、電流I1を2つの抵抗の直列接続にすることによって 出力電圧Viのリップル防止をする効果がある。
【図面の簡単な説明】
【図1】本考案の一実施例による電源回路の回路図を示
す。
【図2】従来例による電源回路の回路図を示す。
【符号の説明】
1 直流電源 2 電流制御回路 3,13 制御回路 4 検出回路 C 制御回路(コンデンサ) I1,I2 電流制御回路(電流) I3 制御回路(電流) Q1 トランジスタ Q2〜Q4 制御回路(トランジスタ) Q5 検出回路(トランジスタ) R1 第1の抵抗 R2 第2の抵抗 R3 第3の抵抗 R4 第4の抵抗 R5〜R10,R14 制御回路(抵抗) R11〜R13 検出回路(抵抗) r 制御回路(トランジスタQ2の内部抵抗) Vb 制御回路(トランジスタQ3のベース電圧) Vc 制御回路(トランジスタQ2のコレクタ・エミッ
タ間電圧) Vi 制御回路(入力電圧) Vo 出力電圧 ZD 基準電圧(ツェナーダイオード)

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 直流電源と、 この直流電源の出力電圧と予め設定された基準電圧とを
    比較して上記出力電圧を検出する検出回路と、 この検出回路からの出力信号によって上記出力電圧を基
    準電圧に設定するよう制御する制御回路と、 この制御回路の入力の両端に接続された第1及び第2の
    抵抗の直列回路と、この第2の抵抗の両端にコレクタ及
    びエミッタが接続されたトランジスタと、このトランジ
    スタのベース電圧を設定する第3及び第4の抵抗とを備
    えた電流制御回路とで構成され、上記出力電圧が基準電
    圧以下の時、上記トランジスタをオンして第1の抵抗の
    みに制御電流を流し、上記出力電圧を制御することを特
    徴とする電源回路。
JP3355492U 1992-05-21 1992-05-21 電源回路 Pending JPH0592823U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3355492U JPH0592823U (ja) 1992-05-21 1992-05-21 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3355492U JPH0592823U (ja) 1992-05-21 1992-05-21 電源回路

Publications (1)

Publication Number Publication Date
JPH0592823U true JPH0592823U (ja) 1993-12-17

Family

ID=12389778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3355492U Pending JPH0592823U (ja) 1992-05-21 1992-05-21 電源回路

Country Status (1)

Country Link
JP (1) JPH0592823U (ja)

Similar Documents

Publication Publication Date Title
US2850694A (en) Current supply apparatus for load voltage regulation
JPH06178532A (ja) スイツチモードコンバータ
JP3469131B2 (ja) 直流安定化電源装置
JPH0592823U (ja) 電源回路
JPH0727421B2 (ja) 直流電源回路
JP2518478Y2 (ja) 安定化電源の過電流保護回路
JPH0639366Y2 (ja) 直流安定化電源装置
JPH0641386U (ja) スイッチング電源
JPH0237273Y2 (ja)
JPS60219964A (ja) コンバ−タ回路
JPH0446060B2 (ja)
JPH049617Y2 (ja)
JP2617123B2 (ja) 安定化直流電源回路
JP3365865B2 (ja) 定電圧電源回路
JPH0612499B2 (ja) 電圧リミット付定電流回路
JPH043592Y2 (ja)
JPS63239368A (ja) 内燃機関点火装置
JPH047668Y2 (ja)
JPS586012Y2 (ja) 定電圧電源回路
JPH05119080A (ja) 電圧検出回路
JPH0248894Y2 (ja)
JPS5914818Y2 (ja) 直流電圧安定化回路
JPH0751622Y2 (ja) 定電圧装置の電流制限回路
JPH0119590Y2 (ja)
JPS62160816A (ja) 近接スイツチの発振回路