JPH0575084A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0575084A JPH0575084A JP11063691A JP11063691A JPH0575084A JP H0575084 A JPH0575084 A JP H0575084A JP 11063691 A JP11063691 A JP 11063691A JP 11063691 A JP11063691 A JP 11063691A JP H0575084 A JPH0575084 A JP H0575084A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sio
- formation region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】絶縁分離された素子形成領域を有するＳＯＩ基
板の製造方法に関し、溝により分離された素子形成領域
層の形状を保持しつつ、溝と素子形成領域層との間に窪
みが形成されるのを防止することができる半導体装置の
製造方法を提供することを目的とする。 【構成】角部を有する素子形成領域層を形成すべき領域
16ａ〜16ｆを被覆し、かつ該領域16ａ〜16ｆから角部の
周辺部に延在する第１の絶縁膜14ａ〜14ｆをマスクとし
て、半導体基板13ａのエッチングにより、素子形成領域
層19ａ〜19ｆを形成する工程と、第１の絶縁膜14ａ〜14
ｆ上の第２の絶縁膜18ａ〜18ｆに基づくパターニングに
より領域16ａ〜16ｆの内側に再形成された第１の絶縁膜
21ａ〜21ｆ、又は第２の絶縁膜18ａ〜18ｆをマスクとし
て素子形成領域層19ａ〜19ｆを選択酸化する工程と、凹
部２０を埋めて形成された半導体膜の表面を酸化する工
程とを有することを含み構成する。
板の製造方法に関し、溝により分離された素子形成領域
層の形状を保持しつつ、溝と素子形成領域層との間に窪
みが形成されるのを防止することができる半導体装置の
製造方法を提供することを目的とする。 【構成】角部を有する素子形成領域層を形成すべき領域
16ａ〜16ｆを被覆し、かつ該領域16ａ〜16ｆから角部の
周辺部に延在する第１の絶縁膜14ａ〜14ｆをマスクとし
て、半導体基板13ａのエッチングにより、素子形成領域
層19ａ〜19ｆを形成する工程と、第１の絶縁膜14ａ〜14
ｆ上の第２の絶縁膜18ａ〜18ｆに基づくパターニングに
より領域16ａ〜16ｆの内側に再形成された第１の絶縁膜
21ａ〜21ｆ、又は第２の絶縁膜18ａ〜18ｆをマスクとし
て素子形成領域層19ａ〜19ｆを選択酸化する工程と、凹
部２０を埋めて形成された半導体膜の表面を酸化する工
程とを有することを含み構成する。
Description
【０００１】 （目次） ・産業上の利用分野 ・従来の技術（図６〜図８） ・発明が解決しようとする課題（図９） ・課題を解決するための手段 ・作用 ・実施例 （１）第１の実施例（図１〜図４） （２）第２の実施例（図５） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、絶縁分離された素子形成領
域を有するＳＯＩ基板の製造方法に関する。
に関し、更に詳しく言えば、絶縁分離された素子形成領
域を有するＳＯＩ基板の製造方法に関する。
【０００３】
【従来の技術】従来、あまり厚い素子形成領域層を必要
としないＳＯＩ基板を作成する場合には、酸化膜を介し
て（１００）面を有する単結晶のSi基板同士を張り合わ
せた後、片面のSi基板を研磨して薄いSi層１ａを形成す
る。次いで、Si層１ａの表面にSiO2膜２ａ〜２ｆを方形
状に選択的に形成し（図６（ａ））、これをマスクとし
て酸化膜に達するＶ字状の溝３を形成して絶縁分離され
た素子形成領域層４ａ〜４ｆを形成している（図６
（ｂ））。
としないＳＯＩ基板を作成する場合には、酸化膜を介し
て（１００）面を有する単結晶のSi基板同士を張り合わ
せた後、片面のSi基板を研磨して薄いSi層１ａを形成す
る。次いで、Si層１ａの表面にSiO2膜２ａ〜２ｆを方形
状に選択的に形成し（図６（ａ））、これをマスクとし
て酸化膜に達するＶ字状の溝３を形成して絶縁分離され
た素子形成領域層４ａ〜４ｆを形成している（図６
（ｂ））。
【０００４】しかし、図６（ｂ）に示すように、（１０
０）面が表出しているSi層１ａを選択的にエッチングし
た後の、SiO2膜２ａ〜２ｆの下に残存する凸状の素子形
成領域層４ａ〜４ｆの平面形状はSiO2膜２ａ〜２ｆの平
面形状の通りにはならず、角部が丸くなる。これは、エ
ッチングにより方形状のSiO2膜２ａ〜２ｆの一辺に対応
して表出する（１１１）面は角部で交差するが、この交
差する部分の結晶方向は（１１１）面と比較して極めて
エッチングされやすいためである。従って、所望の形状
が得られないという問題がある。
０）面が表出しているSi層１ａを選択的にエッチングし
た後の、SiO2膜２ａ〜２ｆの下に残存する凸状の素子形
成領域層４ａ〜４ｆの平面形状はSiO2膜２ａ〜２ｆの平
面形状の通りにはならず、角部が丸くなる。これは、エ
ッチングにより方形状のSiO2膜２ａ〜２ｆの一辺に対応
して表出する（１１１）面は角部で交差するが、この交
差する部分の結晶方向は（１１１）面と比較して極めて
エッチングされやすいためである。従って、所望の形状
が得られないという問題がある。
【０００５】この問題を解決するため、図６（ｃ）に示
すように、マスクとしてのSiO2膜５ａ〜５ｆを角部の周
辺部に延在するように残存している。
すように、マスクとしてのSiO2膜５ａ〜５ｆを角部の周
辺部に延在するように残存している。
【０００６】図７（ａ）〜（ｄ），図８（ｅ）〜（ｈ）
は、他の従来例の絶縁分離された素子形成領域層を有す
るＳＯＩ基板の作成方法について説明する断面図であ
る。
は、他の従来例の絶縁分離された素子形成領域層を有す
るＳＯＩ基板の作成方法について説明する断面図であ
る。
【０００７】まず、図７（ａ）に示すように、よく知ら
れた方法によりSiO2膜７を介して（１００）面が表出し
ている単結晶のSi基板６ａ，６ｂ同士を張り合わせる。
れた方法によりSiO2膜７を介して（１００）面が表出し
ている単結晶のSi基板６ａ，６ｂ同士を張り合わせる。
【０００８】次いで、Si基板６ａ，６ｂの表面にSiO2膜
５を形成した後、パターニングし、格子状の溝を形成す
べく、SiO2膜５に格子状の開口部を形成する。これによ
り、＜１１０＞方向に平行な辺及び垂直な辺を有する方
形状のSiO2膜５ａ〜５ｆが残存する。このとき、素子形
成領域層の形状が崩れないようにSiO2膜５ａ〜５ｆはSi
O2膜５ａ〜５ｆの角部の周辺部に延在する方形状の保護
領域３１にも形成される（図７（ｂ），図６（ｃ））。
５を形成した後、パターニングし、格子状の溝を形成す
べく、SiO2膜５に格子状の開口部を形成する。これによ
り、＜１１０＞方向に平行な辺及び垂直な辺を有する方
形状のSiO2膜５ａ〜５ｆが残存する。このとき、素子形
成領域層の形状が崩れないようにSiO2膜５ａ〜５ｆはSi
O2膜５ａ〜５ｆの角部の周辺部に延在する方形状の保護
領域３１にも形成される（図７（ｂ），図６（ｃ））。
【０００９】次に、SiO2膜５ａ〜５ｆをマスクとしてSi
基板６ａを選択的にエッチングし、SiO2膜７に達する溝
９を形成する。なお、溝９は、（１００）面が表出して
いるSi基板６ａを用いた場合、（１１１）面がエッチン
グされにくいので、Ｖ字形状になる。これにより、SiO2
膜５ａ〜５ｆの下に、素子形成領域層８ａ〜８ｆが形成
される（図７（ｃ））。
基板６ａを選択的にエッチングし、SiO2膜７に達する溝
９を形成する。なお、溝９は、（１００）面が表出して
いるSi基板６ａを用いた場合、（１１１）面がエッチン
グされにくいので、Ｖ字形状になる。これにより、SiO2
膜５ａ〜５ｆの下に、素子形成領域層８ａ〜８ｆが形成
される（図７（ｃ））。
【００１０】次いで、後に埋込み用のポリシリコン膜を
形成する際保護部１２の下に鬆が形成されるのを防止
し、カバレージを改善するため、SiO2膜５ａ〜５ｆを除
去する。続いて、全面を熱酸化し、Si基板６ａ表面をSi
O2膜１０により被覆する（図７（ｄ））。
形成する際保護部１２の下に鬆が形成されるのを防止
し、カバレージを改善するため、SiO2膜５ａ〜５ｆを除
去する。続いて、全面を熱酸化し、Si基板６ａ表面をSi
O2膜１０により被覆する（図７（ｄ））。
【００１１】次に、ＣＶＤ法により、溝９を被覆してポ
リシリコン膜１１を形成した（図８（ｅ））後、ポリシ
リコン膜１１を研磨しての表面を平坦化し、かつ溝９内
にポリシリコン膜11ａを埋め込む（図８（ｆ））。この
とき、露出するSiO2膜１０は研磨液によりエッチングさ
れ、膜厚が不均一になっている場合があるので、通常、
次の工程で除去する。
リシリコン膜１１を形成した（図８（ｅ））後、ポリシ
リコン膜１１を研磨しての表面を平坦化し、かつ溝９内
にポリシリコン膜11ａを埋め込む（図８（ｆ））。この
とき、露出するSiO2膜１０は研磨液によりエッチングさ
れ、膜厚が不均一になっている場合があるので、通常、
次の工程で除去する。
【００１２】次いで、SiO2膜１０を除去した（図８
（ｇ））後、素子形成領域層８ａ〜８ｆの表面及びポリ
シリコン膜11ａの表面を酸化する。これにより、絶縁分
離された素子形成領域層８ａ〜８ｆを有するＳＯＩ基板
が作成される（図８（ｈ））。
（ｇ））後、素子形成領域層８ａ〜８ｆの表面及びポリ
シリコン膜11ａの表面を酸化する。これにより、絶縁分
離された素子形成領域層８ａ〜８ｆを有するＳＯＩ基板
が作成される（図８（ｈ））。
【００１３】
【発明が解決しようとする課題】しかし、このような対
策により、素子形成領域層８ａ〜８ｆの形状の崩れは防
止できるが、なお、次のような問題が残る。即ち、図８
（ｇ）に示すように、溝９内にポリシリコン膜１１を埋
め込むための研磨時にストッパとして用いられたSiO2膜
１０を除去しているため、溝９内のポリシリコン膜11ａ
と素子形成領域層８ａ〜８ｆとの間のSiO2膜１０もエッ
チングされて窪みが生じる。従って、新たなSiO2膜１２
を形成しても、窪みがそのまま残り（図９）、後のパタ
ーニング等に用いるレジスト材が残存するという問題が
ある。
策により、素子形成領域層８ａ〜８ｆの形状の崩れは防
止できるが、なお、次のような問題が残る。即ち、図８
（ｇ）に示すように、溝９内にポリシリコン膜１１を埋
め込むための研磨時にストッパとして用いられたSiO2膜
１０を除去しているため、溝９内のポリシリコン膜11ａ
と素子形成領域層８ａ〜８ｆとの間のSiO2膜１０もエッ
チングされて窪みが生じる。従って、新たなSiO2膜１２
を形成しても、窪みがそのまま残り（図９）、後のパタ
ーニング等に用いるレジスト材が残存するという問題が
ある。
【００１４】本発明は、かかる従来の問題点に鑑みてな
されたもので、溝により分離された素子形成領域層の形
状を保持しつつ、溝と素子形成領域層との間に窪みが形
成されるのを防止することができる半導体装置の製造方
法を提供することを目的とするものである。
されたもので、溝により分離された素子形成領域層の形
状を保持しつつ、溝と素子形成領域層との間に窪みが形
成されるのを防止することができる半導体装置の製造方
法を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】上記課題は、第１に、半
導体基板上に第１の絶縁膜と第２の絶縁膜とを順次形成
する工程と、前記第１及び第２の絶縁膜をパターニング
して、角部を有する素子形成領域層を形成すべき領域を
被覆し、かつ該素子形成領域層を形成すべき領域から前
記角部の周辺部に延在して第１及び第２の絶縁膜を残存
する工程と、前記第２の絶縁膜をパターニングして、前
記素子形成領域層を形成すべき領域の内側に前記第２の
絶縁膜を残存する工程と、前記残存する第１の絶縁膜を
マスクとして前記半導体基板をエッチング・除去して、
前記残存する第１の絶縁膜の下に素子形成領域層を形成
する工程と、前記第２の絶縁膜をマスクとして前記第１
の絶縁膜をエッチング・除去する工程と、前記第１又は
第２の絶縁膜をマスクとして前記素子形成領域層を選択
的に酸化する工程と、全面に半導体膜を形成した後、前
記第２の絶縁膜をストッパとして研磨し、前記素子形成
領域層の周辺部の凹部を半導体膜で埋める工程と、前記
半導体膜の表面を酸化した後、前記第２の絶縁膜を除去
する工程とを有することを特徴とする半導体装置の製造
方法によって達成され、第２に、前記第１の絶縁膜はSi
O2膜であり、前記第２の絶縁膜はSi3N4 膜であることを
特徴とする第１の発明に記載の半導体装置の製造方法に
よって達成され、第３に、前記第１の絶縁膜はSiO2膜／
Si3N4 膜からなる２層の膜であり、前記第２の絶縁膜は
SiO2膜であることを特徴とする第１の発明に記載の半導
体装置の製造方法によって達成され、第４に、前記半導
体層の表面の結晶面は（１００）面であり、かつ前記素
子形成領域層を形成すべき領域は＜１１０＞で代表され
る結晶軸方向に平行な辺及び垂直な辺を有する方形状の
領域であることを特徴とする第１，第２又は第３の発明
に記載の半導体装置の製造方法によって達成される。
導体基板上に第１の絶縁膜と第２の絶縁膜とを順次形成
する工程と、前記第１及び第２の絶縁膜をパターニング
して、角部を有する素子形成領域層を形成すべき領域を
被覆し、かつ該素子形成領域層を形成すべき領域から前
記角部の周辺部に延在して第１及び第２の絶縁膜を残存
する工程と、前記第２の絶縁膜をパターニングして、前
記素子形成領域層を形成すべき領域の内側に前記第２の
絶縁膜を残存する工程と、前記残存する第１の絶縁膜を
マスクとして前記半導体基板をエッチング・除去して、
前記残存する第１の絶縁膜の下に素子形成領域層を形成
する工程と、前記第２の絶縁膜をマスクとして前記第１
の絶縁膜をエッチング・除去する工程と、前記第１又は
第２の絶縁膜をマスクとして前記素子形成領域層を選択
的に酸化する工程と、全面に半導体膜を形成した後、前
記第２の絶縁膜をストッパとして研磨し、前記素子形成
領域層の周辺部の凹部を半導体膜で埋める工程と、前記
半導体膜の表面を酸化した後、前記第２の絶縁膜を除去
する工程とを有することを特徴とする半導体装置の製造
方法によって達成され、第２に、前記第１の絶縁膜はSi
O2膜であり、前記第２の絶縁膜はSi3N4 膜であることを
特徴とする第１の発明に記載の半導体装置の製造方法に
よって達成され、第３に、前記第１の絶縁膜はSiO2膜／
Si3N4 膜からなる２層の膜であり、前記第２の絶縁膜は
SiO2膜であることを特徴とする第１の発明に記載の半導
体装置の製造方法によって達成され、第４に、前記半導
体層の表面の結晶面は（１００）面であり、かつ前記素
子形成領域層を形成すべき領域は＜１１０＞で代表され
る結晶軸方向に平行な辺及び垂直な辺を有する方形状の
領域であることを特徴とする第１，第２又は第３の発明
に記載の半導体装置の製造方法によって達成される。
【００１６】
【作用】本発明の半導体装置の製造方法によれば、角部
を有する素子形成領域層を形成すべき領域及び該素子形
成領域層を形成すべき領域から角部の周辺部に延在して
第１及び第２の絶縁膜を残存し、第２の絶縁膜をパター
ニングして、素子形成領域層を形成すべき領域の内側に
第２の絶縁膜を残存している。
を有する素子形成領域層を形成すべき領域及び該素子形
成領域層を形成すべき領域から角部の周辺部に延在して
第１及び第２の絶縁膜を残存し、第２の絶縁膜をパター
ニングして、素子形成領域層を形成すべき領域の内側に
第２の絶縁膜を残存している。
【００１７】従って、第１の絶縁膜をマスクとして下の
半導体基板をエッチングすると、従来と同じように凸状
に形成された素子形成領域層の角部が角部に延在する第
１及び第２の絶縁膜によりエッチングから保護されるの
で、素子形成領域層の形状はくずれない。これは、特
に、素子形成領域層の半導体基板の結晶面が（１００）
面で、素子形成領域層を形成すべき領域が＜１１０＞で
代表される結晶軸方向に平行な辺及び垂直な辺を有する
方形状の領域である場合に有効である。更に、第１の絶
縁膜を除去して素子形成領域層の角部を表出した後に、
素子形成領域層の内側に存在する第２の絶縁膜をマスク
として素子形成領域層を選択的に酸化しているので、従
来のような庇が生じるのを防止することができる。これ
により、凹部を埋めるために半導体膜を形成した場合、
カバレージを良くすることができる。
半導体基板をエッチングすると、従来と同じように凸状
に形成された素子形成領域層の角部が角部に延在する第
１及び第２の絶縁膜によりエッチングから保護されるの
で、素子形成領域層の形状はくずれない。これは、特
に、素子形成領域層の半導体基板の結晶面が（１００）
面で、素子形成領域層を形成すべき領域が＜１１０＞で
代表される結晶軸方向に平行な辺及び垂直な辺を有する
方形状の領域である場合に有効である。更に、第１の絶
縁膜を除去して素子形成領域層の角部を表出した後に、
素子形成領域層の内側に存在する第２の絶縁膜をマスク
として素子形成領域層を選択的に酸化しているので、従
来のような庇が生じるのを防止することができる。これ
により、凹部を埋めるために半導体膜を形成した場合、
カバレージを良くすることができる。
【００１８】また、凹部を埋めるために半導体膜を研磨
する際、第１の絶縁膜は第２の絶縁膜によって保護さ
れ、かつ初期の膜厚のまま残存しているので、必要な場
合には、この第１の絶縁膜を利用することができる。特
に、第１の絶縁膜をSiO2膜／Si 3N4 膜の構成にすること
により、上のSi3N4 膜の膜厚を第２の絶縁膜をパターニ
ングする際のエッチング用マスクとして必要な膜厚に
し、かつ下のSiO2膜の膜厚を予め、例えばゲート絶縁膜
等の形成に必要な膜厚としておくことができる。従っ
て、従来のように、素子形成領域層上にゲート絶縁膜等
の形成のための絶縁膜を再形成しなくてもよいので、凹
部を埋めるための半導体膜と素子形成領域層との間の絶
縁膜がエッチングされて窪みが生じるのを防止すること
ができる。
する際、第１の絶縁膜は第２の絶縁膜によって保護さ
れ、かつ初期の膜厚のまま残存しているので、必要な場
合には、この第１の絶縁膜を利用することができる。特
に、第１の絶縁膜をSiO2膜／Si 3N4 膜の構成にすること
により、上のSi3N4 膜の膜厚を第２の絶縁膜をパターニ
ングする際のエッチング用マスクとして必要な膜厚に
し、かつ下のSiO2膜の膜厚を予め、例えばゲート絶縁膜
等の形成に必要な膜厚としておくことができる。従っ
て、従来のように、素子形成領域層上にゲート絶縁膜等
の形成のための絶縁膜を再形成しなくてもよいので、凹
部を埋めるための半導体膜と素子形成領域層との間の絶
縁膜がエッチングされて窪みが生じるのを防止すること
ができる。
【００１９】
【実施例】（１）第１の実施例 図１（ａ）〜（ｄ），図２（ｅ）〜（ｈ），図３
（ｉ），（ｊ）は、本発明の第１の実施例の絶縁分離さ
れた素子形成領域層を有するＳＯＩ基板の作成方法につ
いて説明する断面図である。また、図４（ａ）〜（ｃ）
は工程途中の平面図である。
（ｉ），（ｊ）は、本発明の第１の実施例の絶縁分離さ
れた素子形成領域層を有するＳＯＩ基板の作成方法につ
いて説明する断面図である。また、図４（ａ）〜（ｃ）
は工程途中の平面図である。
【００２０】まず、図１（ａ）に示すように、よく知ら
れた方法によりSiO2膜３２を介して（１００）面が表出
している単結晶のSi基板13ｃ及び13ｂ同士を張り合わせ
た後、片側のSi基板13ｃを研磨して膜厚約２０μｍのSi
層（半導体基板）13ａを形成する。
れた方法によりSiO2膜３２を介して（１００）面が表出
している単結晶のSi基板13ｃ及び13ｂ同士を張り合わせ
た後、片側のSi基板13ｃを研磨して膜厚約２０μｍのSi
層（半導体基板）13ａを形成する。
【００２１】次いで、Si層13ａの表面に膜厚約3000Åの
SiO2膜（第１の絶縁膜）を熱酸化により形成した後、Si
O2膜上にＣＶＤ法により膜厚約2000ÅのSi3N4 膜（第２
の絶縁膜）を形成する。続いて、露光法により形成され
た不図示のレジスト膜からなる同じパターンにより、CF
4 等のガスを用いてSi3N4 膜を、更に、ＨＦ水溶液を用
いてSiO2膜を順次エッチング・除去し、角部を有する方
形状の素子形成領域層を形成すべき領域16ａ〜16ｆを被
覆し、かつ素子形成領域層を形成すべき領域16ａ〜16ｆ
から角部の周辺部に延在する方形状の保護領域１７を被
覆して、SiO2膜14ａ〜14ｆ／Si3N4 膜15ａ〜15ｆを残存
する（図１（ｂ））。なお、方形状の素子形成領域層を
形成すべき領域16ａ〜16ｆは＜１１０＞に代表される結
晶軸方向に平行な辺及び垂直な辺からなり、方形状の保
護領域１７も＜１１０に代表される結晶軸方向に平行な
辺及び垂直な辺からなる（図４（ａ））。
SiO2膜（第１の絶縁膜）を熱酸化により形成した後、Si
O2膜上にＣＶＤ法により膜厚約2000ÅのSi3N4 膜（第２
の絶縁膜）を形成する。続いて、露光法により形成され
た不図示のレジスト膜からなる同じパターンにより、CF
4 等のガスを用いてSi3N4 膜を、更に、ＨＦ水溶液を用
いてSiO2膜を順次エッチング・除去し、角部を有する方
形状の素子形成領域層を形成すべき領域16ａ〜16ｆを被
覆し、かつ素子形成領域層を形成すべき領域16ａ〜16ｆ
から角部の周辺部に延在する方形状の保護領域１７を被
覆して、SiO2膜14ａ〜14ｆ／Si3N4 膜15ａ〜15ｆを残存
する（図１（ｂ））。なお、方形状の素子形成領域層を
形成すべき領域16ａ〜16ｆは＜１１０＞に代表される結
晶軸方向に平行な辺及び垂直な辺からなり、方形状の保
護領域１７も＜１１０に代表される結晶軸方向に平行な
辺及び垂直な辺からなる（図４（ａ））。
【００２２】次に、露光法により形成されたレジスト膜
からなる不図示のパターンを用いてSi3N4 膜をパターニ
ングし、素子形成領域層を形成すべき領域16ａ〜16ｆの
内側に素子形成領域層を形成すべき領域16ａ〜16ｆと相
似形のSi3N4 膜18ａ〜18ｆを残存する（図１（ｃ），図
４（ｂ））。
からなる不図示のパターンを用いてSi3N4 膜をパターニ
ングし、素子形成領域層を形成すべき領域16ａ〜16ｆの
内側に素子形成領域層を形成すべき領域16ａ〜16ｆと相
似形のSi3N4 膜18ａ〜18ｆを残存する（図１（ｃ），図
４（ｂ））。
【００２３】次いで、水酸化カリウムとイソプロピルア
ルコールとの混合液を用い、残存するSiO2膜14ａ〜14ｆ
をマスクとしてSi層13ａをエッチング・除去し、残存す
るSiO2膜14ａ〜14ｆの下に素子形成領域層19ａ〜19ｆを
形成する。このとき、（１００）面を有するSi層を用い
ているので、Si層13ａを選択的にエッチングした後の、
SiO2膜14ａ〜14ｆの下に残存する凸状の素子形成領域層
19ａ〜19ｆの平面形状は残存するSiO2膜14ａ〜14ｆの形
状通りにはならず、保護領域１７の下のSi層13ａの各角
部が丸くなる。これは、エッチングにより方形状の保護
領域１７の一辺に対応して表出する（１１１）面は各角
部で交差するが、この交差する部分の結晶方向は（１１
１）面と比較して極めてエッチングされやすいためであ
る。一方、素子形成領域層を形成すべき領域16ａ〜16ｆ
の角部は保護領域１７のSiO2膜14ａ〜14ｆにより保護さ
れているので、上記の異常なエッチングの影響は及ばな
い。この状態を適当な時間保持すると、保護領域１７の
SiO2膜14ａ〜14ｆの下のSi層13ａは、丁度、素子形成領
域層を形成すべき領域16ａ〜16ｆの本来の角部が残る程
度に除去される。これにより、所望の方形状の素子形成
領域層19ａ〜19ｆが得られる。しかし、保護領域１７の
SiO2膜14ａ〜14ｆは庇となって残存する。なお、Si層13
ａの除去された領域は上記の結晶方向によるエッチング
の異方性によりＶ字状の溝（凹部）２０になる（図１
（ｄ），図４（ｂ））。
ルコールとの混合液を用い、残存するSiO2膜14ａ〜14ｆ
をマスクとしてSi層13ａをエッチング・除去し、残存す
るSiO2膜14ａ〜14ｆの下に素子形成領域層19ａ〜19ｆを
形成する。このとき、（１００）面を有するSi層を用い
ているので、Si層13ａを選択的にエッチングした後の、
SiO2膜14ａ〜14ｆの下に残存する凸状の素子形成領域層
19ａ〜19ｆの平面形状は残存するSiO2膜14ａ〜14ｆの形
状通りにはならず、保護領域１７の下のSi層13ａの各角
部が丸くなる。これは、エッチングにより方形状の保護
領域１７の一辺に対応して表出する（１１１）面は各角
部で交差するが、この交差する部分の結晶方向は（１１
１）面と比較して極めてエッチングされやすいためであ
る。一方、素子形成領域層を形成すべき領域16ａ〜16ｆ
の角部は保護領域１７のSiO2膜14ａ〜14ｆにより保護さ
れているので、上記の異常なエッチングの影響は及ばな
い。この状態を適当な時間保持すると、保護領域１７の
SiO2膜14ａ〜14ｆの下のSi層13ａは、丁度、素子形成領
域層を形成すべき領域16ａ〜16ｆの本来の角部が残る程
度に除去される。これにより、所望の方形状の素子形成
領域層19ａ〜19ｆが得られる。しかし、保護領域１７の
SiO2膜14ａ〜14ｆは庇となって残存する。なお、Si層13
ａの除去された領域は上記の結晶方向によるエッチング
の異方性によりＶ字状の溝（凹部）２０になる（図１
（ｄ），図４（ｂ））。
【００２４】次いで、Si3N4 膜18ａ〜18ｆをマスクとし
てSiO2膜14ａ〜14ｆをエッチング・除去する。このと
き、Si3N4 膜18ａ〜18ｆは素子形成領域の内側に残存し
ているので、上記の保護領域１７のSiO2膜14ａ〜14ｆの
庇はSiO2膜14ａ〜14ｆとともに除去される（図２
（ｅ），図４（ｃ））。
てSiO2膜14ａ〜14ｆをエッチング・除去する。このと
き、Si3N4 膜18ａ〜18ｆは素子形成領域の内側に残存し
ているので、上記の保護領域１７のSiO2膜14ａ〜14ｆの
庇はSiO2膜14ａ〜14ｆとともに除去される（図２
（ｅ），図４（ｃ））。
【００２５】続いて、Si3N4 膜18ａ〜18ｆをマスクとし
て素子形成領域層19ａ〜19ｆを選択的に酸化し、膜厚約
2000ÅのSiO2膜２２を形成する（図２（ｆ））。
て素子形成領域層19ａ〜19ｆを選択的に酸化し、膜厚約
2000ÅのSiO2膜２２を形成する（図２（ｆ））。
【００２６】次に、ＣＶＤ法により膜厚約3000Åのポリ
シリコン膜（半導体膜）２３を全面に形成した（図２
（ｇ））後、コロイダルシリカを用いて研磨すると、Si
3N4 膜18ａ〜18ｆがストッパとして作用し、素子形成領
域層19ａ〜19ｆの周辺部の溝２０がポリシリコン膜23ａ
で埋められる（図２（ｈ））。
シリコン膜（半導体膜）２３を全面に形成した（図２
（ｇ））後、コロイダルシリカを用いて研磨すると、Si
3N4 膜18ａ〜18ｆがストッパとして作用し、素子形成領
域層19ａ〜19ｆの周辺部の溝２０がポリシリコン膜23ａ
で埋められる（図２（ｈ））。
【００２７】次いで、Si膜の表面を酸化してSiO2膜を形
成した（図３（ｉ））後、燐酸等によりSi3N4 膜を除去
する。これにより、素子形成領域層19ａ〜19ｆの間に絶
縁分離領域部２４が形成される（図３（ｈ））。
成した（図３（ｉ））後、燐酸等によりSi3N4 膜を除去
する。これにより、素子形成領域層19ａ〜19ｆの間に絶
縁分離領域部２４が形成される（図３（ｈ））。
【００２８】その後、素子形成領域層19ａ〜19ｆの表面
に残存するSiO2膜21ａ〜21ｆをパターニングし、トラン
ジスタを形成すると半導体装置が完了する。
に残存するSiO2膜21ａ〜21ｆをパターニングし、トラン
ジスタを形成すると半導体装置が完了する。
【００２９】以上のように、本発明の第１の実施例によ
れば、角部を有する素子形成領域層を形成すべき領域16
ａ〜16ｆを被覆し、かつ素子形成領域層を形成すべき領
域16ａ〜16ｆから角部の周辺部に延在してSiO2膜14ａ〜
14ｆ／Si3N4 膜15ａ〜15ｆを残存した（図４（ａ））
後、上のSi3N4膜15ａ〜15ｆをパターニングして、素子
形成領域層を形成すべき領域16ａ〜16ｆの内側にSi3N4
膜18ａ〜18ｆを残存している（図４（ｂ））。従って、
下のSiO2膜14ａ〜14ｆをマスクとしてSi層13ａをエッチ
ングすると、従来と同じように凸状に形成された素子形
成領域層19ａ〜19ｆの角部が、角部の周辺部に延在する
保護領域１７によりエッチングから保護されるので、素
子形成領域層19ａ〜19ｆの形状はくずれない（図４
（ｃ））。
れば、角部を有する素子形成領域層を形成すべき領域16
ａ〜16ｆを被覆し、かつ素子形成領域層を形成すべき領
域16ａ〜16ｆから角部の周辺部に延在してSiO2膜14ａ〜
14ｆ／Si3N4 膜15ａ〜15ｆを残存した（図４（ａ））
後、上のSi3N4膜15ａ〜15ｆをパターニングして、素子
形成領域層を形成すべき領域16ａ〜16ｆの内側にSi3N4
膜18ａ〜18ｆを残存している（図４（ｂ））。従って、
下のSiO2膜14ａ〜14ｆをマスクとしてSi層13ａをエッチ
ングすると、従来と同じように凸状に形成された素子形
成領域層19ａ〜19ｆの角部が、角部の周辺部に延在する
保護領域１７によりエッチングから保護されるので、素
子形成領域層19ａ〜19ｆの形状はくずれない（図４
（ｃ））。
【００３０】また、SiO2膜14ａ〜14ｆを除去して素子形
成領域層19ａ〜19ｆの角部を表出した後に、素子形成領
域層19ａ〜19ｆの内側に存在するSi3N4 膜18ａ〜18ｆを
マスクとして素子形成領域層19ａ〜19ｆを選択的に酸化
しているので、従来のような庇が生じるのを防止するこ
とができる。これにより、溝２０を埋めるためにポリシ
リコン膜２３を形成した場合、カバレージを良くするこ
とができる。
成領域層19ａ〜19ｆの角部を表出した後に、素子形成領
域層19ａ〜19ｆの内側に存在するSi3N4 膜18ａ〜18ｆを
マスクとして素子形成領域層19ａ〜19ｆを選択的に酸化
しているので、従来のような庇が生じるのを防止するこ
とができる。これにより、溝２０を埋めるためにポリシ
リコン膜２３を形成した場合、カバレージを良くするこ
とができる。
【００３１】更に、溝２０を埋めるためにポリシリコン
膜２３を研磨する際、SiO2膜21ａ〜21ｆはSi3N4 膜18ａ
〜18ｆによって保護され、かつ初期の膜厚のまま残存し
ているので、必要な場合には、このSiO2膜21ａ〜21ｆを
利用することができる。従って、SiO2膜21ａ〜21ｆの膜
厚を予め必要な膜厚としておくことができるので、従来
のように、素子形成領域層19ａ〜19ｆ上に絶縁膜を再形
成しなくてもよいので、溝２０を埋めるためのポリシリ
コン膜２３と素子形成領域層19ａ〜19ｆとの間のSiO2膜
がエッチングされて窪みが生じるのを防止することがで
きる。
膜２３を研磨する際、SiO2膜21ａ〜21ｆはSi3N4 膜18ａ
〜18ｆによって保護され、かつ初期の膜厚のまま残存し
ているので、必要な場合には、このSiO2膜21ａ〜21ｆを
利用することができる。従って、SiO2膜21ａ〜21ｆの膜
厚を予め必要な膜厚としておくことができるので、従来
のように、素子形成領域層19ａ〜19ｆ上に絶縁膜を再形
成しなくてもよいので、溝２０を埋めるためのポリシリ
コン膜２３と素子形成領域層19ａ〜19ｆとの間のSiO2膜
がエッチングされて窪みが生じるのを防止することがで
きる。
【００３２】（２）第２の実施例 図５は本発明の第２の実施例について説明する断面図で
ある。
ある。
【００３３】図５において、第１の実施例と異なるとこ
ろは、第１の絶縁膜28ａ〜28ｃを下層から順次SiO2膜25
ａ〜25ｃ／Si3N4 膜26ａ〜26ｃの２層の絶縁膜で形成
し、かつ第２の絶縁膜をSiO2膜27ａ〜27ｃで形成してい
るところである。
ろは、第１の絶縁膜28ａ〜28ｃを下層から順次SiO2膜25
ａ〜25ｃ／Si3N4 膜26ａ〜26ｃの２層の絶縁膜で形成
し、かつ第２の絶縁膜をSiO2膜27ａ〜27ｃで形成してい
るところである。
【００３４】このような第２の実施例によっても、第１
の実施例の図１（ｄ）及び図４（ｂ）に示す場合と同じ
ように、Si層13ａの選択エッチングの際、素子形成領域
層を形成すべき領域16ａ〜16ｆの角部が、角部の周辺部
に延在する保護領域１７のSiO2膜／Si3N4 膜（第１の絶
縁膜）及びSiO2膜（第２の絶縁膜）によりエッチングか
ら保護されるので、凸状に形成された素子形成領域層19
ａ〜19ｆの形状はくずれない。
の実施例の図１（ｄ）及び図４（ｂ）に示す場合と同じ
ように、Si層13ａの選択エッチングの際、素子形成領域
層を形成すべき領域16ａ〜16ｆの角部が、角部の周辺部
に延在する保護領域１７のSiO2膜／Si3N4 膜（第１の絶
縁膜）及びSiO2膜（第２の絶縁膜）によりエッチングか
ら保護されるので、凸状に形成された素子形成領域層19
ａ〜19ｆの形状はくずれない。
【００３５】更に、素子形成領域層19ａ〜19ｆの形成
後、SiO2膜（第２の絶縁膜）を除去して素子形成領域層
19ａ〜19ｆの角部を表出し（図2 （ｅ），図４（ｃ）を
参照）、その後、素子形成領域層19ａ〜19ｆの内側に存
在するSiO2膜／Si3N4 膜（第１の絶縁膜）及びSiO2膜
（第２の絶縁膜）をマスクとして素子形成領域層19ａ〜
19ｆを選択的に酸化することにより（図2 （ｆ）を参
照）、従来のような庇が生じるのを防止することができ
る。これにより、溝２０を埋めるためにポリシリコン膜
２３を形成した場合、カバレージを良くすることができ
る。
後、SiO2膜（第２の絶縁膜）を除去して素子形成領域層
19ａ〜19ｆの角部を表出し（図2 （ｅ），図４（ｃ）を
参照）、その後、素子形成領域層19ａ〜19ｆの内側に存
在するSiO2膜／Si3N4 膜（第１の絶縁膜）及びSiO2膜
（第２の絶縁膜）をマスクとして素子形成領域層19ａ〜
19ｆを選択的に酸化することにより（図2 （ｆ）を参
照）、従来のような庇が生じるのを防止することができ
る。これにより、溝２０を埋めるためにポリシリコン膜
２３を形成した場合、カバレージを良くすることができ
る。
【００３６】また、溝２０を埋めるためにポリシリコン
膜２３を研磨する（図2 （ｈ）を参照）際、第１の絶縁
膜の下層のSiO2膜は第１の絶縁膜の上層のSi3N4 膜及び
第２の絶縁膜のSiO2膜によって保護される。しかも、第
１の絶縁膜の上層のSi3N4 膜の膜厚を第２の絶縁膜のSi
O2膜をパターニングする際のエッチング用マスクとして
必要な膜厚にし、かつ第１の絶縁膜の下層のSiO2膜の膜
厚を予め、例えばゲート絶縁膜等の形成に必要な膜厚と
しておくことにより、従来のように、素子形成領域層19
ａ〜19ｆ上にゲート絶縁膜等の形成のためにSiO2膜を再
形成しなくてもよいので、埋込み用のポリシリコン膜と
素子形成領域層19ａ〜19ｆとの間のSiO2膜がエッチング
されて窪みが生じるのを防止することができる。
膜２３を研磨する（図2 （ｈ）を参照）際、第１の絶縁
膜の下層のSiO2膜は第１の絶縁膜の上層のSi3N4 膜及び
第２の絶縁膜のSiO2膜によって保護される。しかも、第
１の絶縁膜の上層のSi3N4 膜の膜厚を第２の絶縁膜のSi
O2膜をパターニングする際のエッチング用マスクとして
必要な膜厚にし、かつ第１の絶縁膜の下層のSiO2膜の膜
厚を予め、例えばゲート絶縁膜等の形成に必要な膜厚と
しておくことにより、従来のように、素子形成領域層19
ａ〜19ｆ上にゲート絶縁膜等の形成のためにSiO2膜を再
形成しなくてもよいので、埋込み用のポリシリコン膜と
素子形成領域層19ａ〜19ｆとの間のSiO2膜がエッチング
されて窪みが生じるのを防止することができる。
【００３７】更に、上記の第１及び第２の実施例では、
本発明の製造方法を絶縁体上の半導体層に絶縁分離され
た素子形成領域層を形成する場合に適用しているが、通
常の半導体基板の表層に側部でのみ絶縁分離された素子
形成領域層を形成する場合にも適用可能である。
本発明の製造方法を絶縁体上の半導体層に絶縁分離され
た素子形成領域層を形成する場合に適用しているが、通
常の半導体基板の表層に側部でのみ絶縁分離された素子
形成領域層を形成する場合にも適用可能である。
【００３８】
【発明の効果】以上のように、角部を有する素子形成領
域層を形成すべき領域を被覆し、かつ該素子形成領域層
を形成すべき領域から角部の周辺部に延在して第１及び
第２の絶縁膜を残存し、第２の絶縁膜をパターニングし
て、素子形成領域層を形成すべき領域の内側に第２の絶
縁膜を残存している。従って、第１の絶縁膜をマスクと
して下の半導体層をエッチングすると、従来と同じよう
に角部に延在する第１及び第２の絶縁膜により角部がエ
ッチングから保護されるので、素子形成領域層の形状は
くずれない。
域層を形成すべき領域を被覆し、かつ該素子形成領域層
を形成すべき領域から角部の周辺部に延在して第１及び
第２の絶縁膜を残存し、第２の絶縁膜をパターニングし
て、素子形成領域層を形成すべき領域の内側に第２の絶
縁膜を残存している。従って、第１の絶縁膜をマスクと
して下の半導体層をエッチングすると、従来と同じよう
に角部に延在する第１及び第２の絶縁膜により角部がエ
ッチングから保護されるので、素子形成領域層の形状は
くずれない。
【００３９】更に、第１の絶縁膜を除去した後に素子形
成領域層の内側に存在する第２の絶縁膜をマスクとして
半導体層を選択的に酸化しているので、庇が生じるのを
防止することができる。これにより、凹部を埋めるため
の半導体膜のカバレージを向上することができる。
成領域層の内側に存在する第２の絶縁膜をマスクとして
半導体層を選択的に酸化しているので、庇が生じるのを
防止することができる。これにより、凹部を埋めるため
の半導体膜のカバレージを向上することができる。
【００４０】また、第２の絶縁膜の下には初期の膜厚の
第１の絶縁膜がそのまま残存しているので、必要な場合
には、この第１の絶縁膜を利用することができる。特
に、第１の絶縁膜をSiO2膜／Si3N4 膜の構成にすること
により、下のSiO2膜を後のトランジスタの形成のために
そのまま用いることができるので、従来のような絶縁膜
の再形成前のもとの絶縁膜のエッチングにより、凹部を
埋めるための半導体膜と素子形成領域層との間に絶縁膜
の窪みが生じるのを防止することができる。
第１の絶縁膜がそのまま残存しているので、必要な場合
には、この第１の絶縁膜を利用することができる。特
に、第１の絶縁膜をSiO2膜／Si3N4 膜の構成にすること
により、下のSiO2膜を後のトランジスタの形成のために
そのまま用いることができるので、従来のような絶縁膜
の再形成前のもとの絶縁膜のエッチングにより、凹部を
埋めるための半導体膜と素子形成領域層との間に絶縁膜
の窪みが生じるのを防止することができる。
【図１】本発明の第１の実施例のＳＯＩ基板の作成方法
について説明する断面図（その１）である。
について説明する断面図（その１）である。
【図２】本発明の第１の実施例のＳＯＩ基板の作成方法
について説明する断面図（その２）である。
について説明する断面図（その２）である。
【図３】本発明の第１の実施例のＳＯＩ基板の作成方法
について説明する断面図（その３）である。
について説明する断面図（その３）である。
【図４】本発明の第１の実施例のＳＯＩ基板の作成方法
について説明する平面図である。
について説明する平面図である。
【図５】本発明の第２の実施例のＳＯＩ基板の作成方法
について説明する断面図である。
について説明する断面図である。
【図６】従来例のＳＯＩ基板の作成方法について説明す
る平面図である。
る平面図である。
【図７】他の従来例のＳＯＩ基板の作成方法について説
明する断面図（その１）である。
明する断面図（その１）である。
【図８】他の従来例のＳＯＩ基板の作成方法について説
明する断面図（その２）である。
明する断面図（その２）である。
【図９】他の従来例の問題点について説明する断面図で
ある。
ある。
１ａ，６ａ Si層、 ２ａ〜２ｆ，５，５ａ〜５ｆ，７，１０，２２，25ａ〜
25ｃ，３２SiO2膜、 ３，９ 溝、 ４ａ〜４ｆ，８ａ〜８ｃ，19ａ〜19ｆ 素子形成領域
層、 ６ｂ，６ｃ，13ｂ，13ｃ Si基板、 １１，11ａ ポリシリコン膜、 14ａ〜14ｆ，21ａ〜21ｆ SiO2膜（第１の絶縁膜）、 15ａ〜15ｆ，18ａ〜18ｆ Si3N4 膜（第２の絶縁膜）、 16ａ〜16ｆ 素子形成領域層を形成すべき領域、 １７，３１ 保護領域、 ２０ 溝（凹部）、 ２３，23ａ ポリシリコン膜（半導体膜）、 ２４ 絶縁分離領域部、 26ａ〜26ｃ Si3N4 膜、 27ａ〜27ｆ SiO2膜（第２の絶縁膜）、 28ａ〜28ｆ 第１の絶縁膜。
25ｃ，３２SiO2膜、 ３，９ 溝、 ４ａ〜４ｆ，８ａ〜８ｃ，19ａ〜19ｆ 素子形成領域
層、 ６ｂ，６ｃ，13ｂ，13ｃ Si基板、 １１，11ａ ポリシリコン膜、 14ａ〜14ｆ，21ａ〜21ｆ SiO2膜（第１の絶縁膜）、 15ａ〜15ｆ，18ａ〜18ｆ Si3N4 膜（第２の絶縁膜）、 16ａ〜16ｆ 素子形成領域層を形成すべき領域、 １７，３１ 保護領域、 ２０ 溝（凹部）、 ２３，23ａ ポリシリコン膜（半導体膜）、 ２４ 絶縁分離領域部、 26ａ〜26ｃ Si3N4 膜、 27ａ〜27ｆ SiO2膜（第２の絶縁膜）、 28ａ〜28ｆ 第１の絶縁膜。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年９月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】図７（ａ）〜（ｄ），図８（ａ）〜（ｄ）
は、他の従来例の絶縁分離された素子形成領域層を有す
るＳＯＩ基板の作成方法について説明する断面図であ
る。
は、他の従来例の絶縁分離された素子形成領域層を有す
るＳＯＩ基板の作成方法について説明する断面図であ
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】次に、ＣＶＤ法により、溝９を被覆してポ
リシリコン膜１１を形成した（図８（ａ））後、ポリシ
リコン膜１１を研磨して表面を平坦化し、かつ溝９内に
ポリシリコン膜11ａを埋め込む（図８（ｂ））。このと
き、露出するSiO2膜１０は研磨液によりエッチングさ
れ、膜厚が不均一になっている場合があるので、通常、
次の工程で除去する。
リシリコン膜１１を形成した（図８（ａ））後、ポリシ
リコン膜１１を研磨して表面を平坦化し、かつ溝９内に
ポリシリコン膜11ａを埋め込む（図８（ｂ））。このと
き、露出するSiO2膜１０は研磨液によりエッチングさ
れ、膜厚が不均一になっている場合があるので、通常、
次の工程で除去する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】次いで、SiO2膜１０を除去した（図８
（ｃ））後、素子形成領域層８ａ〜８ｆの表面及びポリ
シリコン膜11ａの表面を酸化する。これにより、絶縁分
離された素子形成領域層８ａ〜８ｆを有するＳＯＩ基板
が作成される（図８（ｄ））。
（ｃ））後、素子形成領域層８ａ〜８ｆの表面及びポリ
シリコン膜11ａの表面を酸化する。これにより、絶縁分
離された素子形成領域層８ａ〜８ｆを有するＳＯＩ基板
が作成される（図８（ｄ））。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【発明が解決しようとする課題】しかし、このような対
策により、素子形成領域層８ａ〜８ｆの形状の崩れは防
止できるが、なお、次のような問題が残る。即ち、図８
（ｃ）に示すように、溝９内にポリシリコン膜１１を埋
め込むための研磨時にストッパとして用いられたSiO2膜
１０を除去しているため、溝９内のポリシリコン膜11ａ
と素子形成領域層８ａ〜８ｆとの間のSiO2膜１０もエッ
チングされて窪みが生じる。従って、新たなSiO2膜１２
を形成しても、窪みがそのまま残り（図９）、後のパタ
ーニング等に用いるレジスト材が残存するという問題が
ある。
策により、素子形成領域層８ａ〜８ｆの形状の崩れは防
止できるが、なお、次のような問題が残る。即ち、図８
（ｃ）に示すように、溝９内にポリシリコン膜１１を埋
め込むための研磨時にストッパとして用いられたSiO2膜
１０を除去しているため、溝９内のポリシリコン膜11ａ
と素子形成領域層８ａ〜８ｆとの間のSiO2膜１０もエッ
チングされて窪みが生じる。従って、新たなSiO2膜１２
を形成しても、窪みがそのまま残り（図９）、後のパタ
ーニング等に用いるレジスト材が残存するという問題が
ある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】
【実施例】（１）第１の実施例 図１（ａ）〜（ｄ），図２（ａ）〜（ｄ），図３
（ａ），（ｂ）は、本発明の第１の実施例の絶縁分離さ
れた素子形成領域層を有するＳＯＩ基板の作成方法につ
いて説明する断面図である。また、図４（ａ）〜（ｃ）
は工程途中の平面図である。
（ａ），（ｂ）は、本発明の第１の実施例の絶縁分離さ
れた素子形成領域層を有するＳＯＩ基板の作成方法につ
いて説明する断面図である。また、図４（ａ）〜（ｃ）
は工程途中の平面図である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】次いで、Si3N4 膜18ａ〜18ｆをマスクとし
てSiO2膜14ａ〜14ｆをエッチング・除去する。このと
き、Si3N4 膜18ａ〜18ｆは素子形成領域の内側に残存し
ているので、上記の保護領域１７のSiO2膜14ａ〜14ｆの
庇はSiO2膜14ａ〜14ｆとともに除去される（図２
（ａ），図４（ｃ））。
てSiO2膜14ａ〜14ｆをエッチング・除去する。このと
き、Si3N4 膜18ａ〜18ｆは素子形成領域の内側に残存し
ているので、上記の保護領域１７のSiO2膜14ａ〜14ｆの
庇はSiO2膜14ａ〜14ｆとともに除去される（図２
（ａ），図４（ｃ））。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】続いて、Si3N4 膜18ａ〜18ｆをマスクとし
て素子形成領域層19ａ〜19ｆを選択的に酸化し、膜厚約
2000ÅのSiO2膜２２を形成する（図２（ｂ））。
て素子形成領域層19ａ〜19ｆを選択的に酸化し、膜厚約
2000ÅのSiO2膜２２を形成する（図２（ｂ））。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】次に、ＣＶＤ法により膜厚約3000Åのポリ
シリコン膜（半導体膜）２３を全面に形成した（図２
（ｃ））後、コロイダルシリカを用いて研磨すると、Si
3N4 膜18ａ〜18ｆがストッパとして作用し、素子形成領
域層19ａ〜19ｆの周辺部の溝２０がポリシリコン膜23ａ
で埋められる（（図２（ｄ））。
シリコン膜（半導体膜）２３を全面に形成した（図２
（ｃ））後、コロイダルシリカを用いて研磨すると、Si
3N4 膜18ａ〜18ｆがストッパとして作用し、素子形成領
域層19ａ〜19ｆの周辺部の溝２０がポリシリコン膜23ａ
で埋められる（（図２（ｄ））。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】次いで、Si膜の表面を酸化してSiO2膜を形
成した（図３（ａ））後、燐酸等によりSi3N4 膜を除去
する。これにより、素子形成領域層19ａ〜19ｆの間に絶
縁分離領域部２４が形成される（図３（ｂ））。
成した（図３（ａ））後、燐酸等によりSi3N4 膜を除去
する。これにより、素子形成領域層19ａ〜19ｆの間に絶
縁分離領域部２４が形成される（図３（ｂ））。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正内容】
【００３５】更に、素子形成領域層19ａ〜19ｆの形成
後、SiO2膜（第２の絶縁膜）を除去して素子形成領域層
19ａ〜19ｆの角部を表出し（図2 （ａ），図４（ｃ）を
参照）、その後、素子形成領域層19ａ〜19ｆの内側に存
在するSiO2膜／Si3N4 膜（第１の絶縁膜）及びSiO2膜
（第２の絶縁膜）をマスクとして素子形成領域層19ａ〜
19ｆを選択的に酸化することにより（図２（ｂ）を参
照）、従来のような庇が生じるのを防止することができ
る。これにより、溝２０を埋めるためにポリシリコン膜
２３を形成した場合、カバレージを良くすることができ
る。
後、SiO2膜（第２の絶縁膜）を除去して素子形成領域層
19ａ〜19ｆの角部を表出し（図2 （ａ），図４（ｃ）を
参照）、その後、素子形成領域層19ａ〜19ｆの内側に存
在するSiO2膜／Si3N4 膜（第１の絶縁膜）及びSiO2膜
（第２の絶縁膜）をマスクとして素子形成領域層19ａ〜
19ｆを選択的に酸化することにより（図２（ｂ）を参
照）、従来のような庇が生じるのを防止することができ
る。これにより、溝２０を埋めるためにポリシリコン膜
２３を形成した場合、カバレージを良くすることができ
る。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正内容】
【００３６】また、溝２０を埋めるためにポリシリコン
膜２３を研磨する（図２（ｄ）を参照）際、第１の絶縁
膜の下層のSiO2膜は第１の絶縁膜の上層のSi3N4 膜及び
第２の絶縁膜のSiO2膜によって保護される。しかも、第
１の絶縁膜の上層のSi3N4 膜の膜厚を第２の絶縁膜のSi
O2膜をパターニングする際のエッチング用マスクとして
必要な膜厚にし、かつ第１の絶縁膜の下層のSiO2膜の膜
厚を予め、例えばゲート絶縁膜等の形成に必要な膜厚と
しておくことにより、従来のように、素子形成領域層19
ａ〜19ｆ上にゲート絶縁膜等の形成のためにSiO2膜を再
形成しなくてもよいので、埋込み用のポリシリコン膜と
素子形成領域層19ａ〜19ｆとの間のSiO2膜がエッチング
されて窪みが生じるのを防止することができる。
膜２３を研磨する（図２（ｄ）を参照）際、第１の絶縁
膜の下層のSiO2膜は第１の絶縁膜の上層のSi3N4 膜及び
第２の絶縁膜のSiO2膜によって保護される。しかも、第
１の絶縁膜の上層のSi3N4 膜の膜厚を第２の絶縁膜のSi
O2膜をパターニングする際のエッチング用マスクとして
必要な膜厚にし、かつ第１の絶縁膜の下層のSiO2膜の膜
厚を予め、例えばゲート絶縁膜等の形成に必要な膜厚と
しておくことにより、従来のように、素子形成領域層19
ａ〜19ｆ上にゲート絶縁膜等の形成のためにSiO2膜を再
形成しなくてもよいので、埋込み用のポリシリコン膜と
素子形成領域層19ａ〜19ｆとの間のSiO2膜がエッチング
されて窪みが生じるのを防止することができる。
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
Claims (4)
- 【請求項１】 半導体基板上に第１の絶縁膜と第２の絶
縁膜とを順次形成する工程と、 前記第１及び第２の絶縁膜をパターニングして、角部を
有する素子形成領域層を形成すべき領域を被覆し、かつ
該素子形成領域層を形成すべき領域から前記角部の周辺
部に延在して第１及び第２の絶縁膜を残存する工程と、 前記第２の絶縁膜をパターニングして、前記素子形成領
域層を形成すべき領域の内側に前記第２の絶縁膜を残存
する工程と、 前記残存する第１の絶縁膜をマスクとして前記半導体基
板をエッチング・除去して、前記残存する第１の絶縁膜
の下に素子形成領域層を形成する工程と、 前記第２の絶縁膜をマスクとして前記第１の絶縁膜をエ
ッチング・除去する工程と、 前記第１又は第２の絶縁膜をマスクとして前記素子形成
領域層を選択的に酸化する工程と、 全面に半導体膜を形成した後、前記第２の絶縁膜をスト
ッパとして研磨し、前記素子形成領域層の間の凹部を半
導体膜で埋める工程と、 前記半導体膜の表面を酸化した後、前記第２の絶縁膜を
除去する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記第１の絶縁膜はSiO2膜であり、前記
第２の絶縁膜はSi3N 4 膜であることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】 前記第１の絶縁膜はSiO2膜／Si3N4 膜か
らなる２層の膜であり、前記第２の絶縁膜はSiO2膜であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記半導体基板の表面の結晶面は（１０
０）面であり、かつ前記素子形成領域層を形成すべき領
域は＜１１０＞で代表される結晶軸方向に平行な辺及び
垂直な辺を有する方形状の領域であるのことを特徴とす
る請求項１，請求項２又は請求項３記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063691A JPH0575084A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11063691A JPH0575084A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575084A true JPH0575084A (ja) | 1993-03-26 |
Family
ID=14540755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11063691A Withdrawn JPH0575084A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575084A (ja) |
-
1991
- 1991-05-15 JP JP11063691A patent/JPH0575084A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3174786B2 (ja) | 半導体装置の製造方法 | |
| JPS6281727A (ja) | 埋込型素子分離溝の形成方法 | |
| JPH02103939A (ja) | 半導体装置の製造方法 | |
| JP3974286B2 (ja) | 浅いトレンチアイソレーション方法 | |
| JP3581505B2 (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH10144785A (ja) | 半導体装置及びその素子分離方法 | |
| JP3335811B2 (ja) | 半導体装置の製造方法 | |
| JP3715480B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
| KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
| US6180492B1 (en) | Method of forming a liner for shallow trench isolation | |
| JPS59186342A (ja) | 半導体装置の製造方法 | |
| JP3651344B2 (ja) | 半導体装置の製造方法 | |
| JPH0575084A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| KR0148602B1 (ko) | 반도체 장치의 소자 격리방법 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS6358370B2 (ja) | ||
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPS6116545A (ja) | 半導体集積回路装置の製造方法 | |
| TWI237324B (en) | Shallow trench isolation and fabricating method thereof | |
| JPH08330252A (ja) | 半導体装置の製造方法 | |
| JPS6265437A (ja) | 半導体装置の製造方法 | |
| JPH09306984A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |