JPH0567620A - バンプ形成方法 - Google Patents
バンプ形成方法Info
- Publication number
- JPH0567620A JPH0567620A JP3254347A JP25434791A JPH0567620A JP H0567620 A JPH0567620 A JP H0567620A JP 3254347 A JP3254347 A JP 3254347A JP 25434791 A JP25434791 A JP 25434791A JP H0567620 A JPH0567620 A JP H0567620A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- wafer
- photosensitive
- bumps
- photosensitive resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electroplating Methods And Accessories (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ウェハー上に多数形成された半導体素子の電
極部上に設けられるバンプが素子実装後経年変化で剥が
れる現象を無くそうとする。 【構成】 半導体素子２の全面にバリアメタル６をスパ
ッタリングにより被着した後感光性レジストを塗布し、
半導体素子間の切断エリア３を通して半導体素子上の全
電極部４を連結するように感光性レジストをパターニン
グし、これをマスクにバリアメタルをエッチングする。
感光性レジストを剥離し、純水でウェハーを洗浄する。
感光性ポリイミド１２を全面に塗布し、電極部のみを開
口するようにパターニングし、前記のエッチングされた
バリアメタルをメッキ用電極として湿式メッキ法により
開口部にバンプを形成する。次に所定の温度で熱焼成し
て感光性ポリイミドをポリイミド化すると共にその膜厚
を半減し、形成されたバンプをポリイミド膜より突出さ
せる。
極部上に設けられるバンプが素子実装後経年変化で剥が
れる現象を無くそうとする。 【構成】 半導体素子２の全面にバリアメタル６をスパ
ッタリングにより被着した後感光性レジストを塗布し、
半導体素子間の切断エリア３を通して半導体素子上の全
電極部４を連結するように感光性レジストをパターニン
グし、これをマスクにバリアメタルをエッチングする。
感光性レジストを剥離し、純水でウェハーを洗浄する。
感光性ポリイミド１２を全面に塗布し、電極部のみを開
口するようにパターニングし、前記のエッチングされた
バリアメタルをメッキ用電極として湿式メッキ法により
開口部にバンプを形成する。次に所定の温度で熱焼成し
て感光性ポリイミドをポリイミド化すると共にその膜厚
を半減し、形成されたバンプをポリイミド膜より突出さ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、ウェハー上に多数形成
された半導体素子の電極部上に、素子実装に好適なバン
プを形成する方法に関する。
された半導体素子の電極部上に、素子実装に好適なバン
プを形成する方法に関する。
【０００２】
【従来の技術】図11に示すようにウェハー１上に多数形
成された半導体素子２は、切断エリア３で区画され、図
12に示すように電極部４以外には配線保護膜５が形成さ
れている。電極部４上に素子実装の為のバンプを形成す
る従来の方法は、先ず図11、12に示すように半導体素子
２が多数形成されたウェハー１上の全面に、図13に示す
ようにバリアメタル６をスパッタリングにより被着した
後、図14に示すようにストレートバンプ用に厚膜の感光
性レジスト７を全面に塗布する。次に電極部４のみを開
口させるようにフォトリソグラフにより図15に示すよう
に感光性レジスト７をパターニングする。次いで図16に
示すようにバリアメタル６をメッキ用電極として湿式メ
ッキ法により開口部にバンプ８を形成する。次に図17に
示すように感光性レジスト７を剥離し、ウェハー１を純
水で洗浄する。次いで図18に示すように全面に感光性レ
ジスト９を塗布し、バンプ８を覆うようにフォトリソグ
ラフにより図19に示すように感光性レジスト９をパター
ニングする。次にバンプ８を変質、溶解させない為にパ
ターニングされた感光性レジスト９をマスクに、バリア
メタル６を図20に示すようにエッチングし、個々のバン
プ８の電気的短絡を断つ。然る後図21に示すようにバン
プ８を覆っていた感光性レジスト９を剥離することで、
バンプ形成を完了させていた。
成された半導体素子２は、切断エリア３で区画され、図
12に示すように電極部４以外には配線保護膜５が形成さ
れている。電極部４上に素子実装の為のバンプを形成す
る従来の方法は、先ず図11、12に示すように半導体素子
２が多数形成されたウェハー１上の全面に、図13に示す
ようにバリアメタル６をスパッタリングにより被着した
後、図14に示すようにストレートバンプ用に厚膜の感光
性レジスト７を全面に塗布する。次に電極部４のみを開
口させるようにフォトリソグラフにより図15に示すよう
に感光性レジスト７をパターニングする。次いで図16に
示すようにバリアメタル６をメッキ用電極として湿式メ
ッキ法により開口部にバンプ８を形成する。次に図17に
示すように感光性レジスト７を剥離し、ウェハー１を純
水で洗浄する。次いで図18に示すように全面に感光性レ
ジスト９を塗布し、バンプ８を覆うようにフォトリソグ
ラフにより図19に示すように感光性レジスト９をパター
ニングする。次にバンプ８を変質、溶解させない為にパ
ターニングされた感光性レジスト９をマスクに、バリア
メタル６を図20に示すようにエッチングし、個々のバン
プ８の電気的短絡を断つ。然る後図21に示すようにバン
プ８を覆っていた感光性レジスト９を剥離することで、
バンプ形成を完了させていた。
【０００３】ところで、かかる従来のバンプ形成方法で
は、バリアメタル６のエッチングに際し、エッチングが
バンプ８の直下で横方向にも進行し、図21に示すように
サイドエッチングによるくぼみ10が発生する。そしてこ
のくぼみ10にエッチング液が残り、洗浄によっても完全
に除去できなかった残存エッチング液によって、素子実
装後経年変化でバンプ８の直下のバリアメタル６のエッ
チングが進行し、ついにはバンプ８が剥がれるという現
象が起こる。前記エッチング液の残存は、バリアメタル
６に比べその上にあるバンプ８が極端に厚く、エッチン
グ液の洗浄の際、純水がくぼみ10に充分行き届かない為
に起こる。
は、バリアメタル６のエッチングに際し、エッチングが
バンプ８の直下で横方向にも進行し、図21に示すように
サイドエッチングによるくぼみ10が発生する。そしてこ
のくぼみ10にエッチング液が残り、洗浄によっても完全
に除去できなかった残存エッチング液によって、素子実
装後経年変化でバンプ８の直下のバリアメタル６のエッ
チングが進行し、ついにはバンプ８が剥がれるという現
象が起こる。前記エッチング液の残存は、バリアメタル
６に比べその上にあるバンプ８が極端に厚く、エッチン
グ液の洗浄の際、純水がくぼみ10に充分行き届かない為
に起こる。
【０００４】
【発明が解決しようとする課題】そこで本発明は、バン
プ直下に発生するサイドエッチングの進行を少なくする
と共に、エッチング液を完全に除去し、素子実装後経年
変化でバンプ直下のバリアメタルがエッチングされてバ
ンプが剥がれるという現象を無くして、バンプの信頼性
を向上させることのできるバンプ形成方法を提供しよう
とするものである。
プ直下に発生するサイドエッチングの進行を少なくする
と共に、エッチング液を完全に除去し、素子実装後経年
変化でバンプ直下のバリアメタルがエッチングされてバ
ンプが剥がれるという現象を無くして、バンプの信頼性
を向上させることのできるバンプ形成方法を提供しよう
とするものである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の本発明のバンプ形成方法は、ウェハー上に多数形成さ
れた半導体素子の電極部上にバンプを形成するに於い
て、先ず半導体素子の全面にバリアメタルをスパッタリ
ングにより被着した後感光性レジストを塗布し、次に半
導体素子間の切断エリアを通して半導体素子上の全電極
部を連結するように感光性レジストをパターニングし、
次いでパターニングされた感光性レジストをマスクにバ
リアメタルをエッチングし、マスクとなった感光性レジ
ストを剥離し、純水でウェハーを洗浄し、次に感光性ポ
リイミドを全面に塗布し、次いで電極部のみを開口する
ようにパターニングし、前記のエッチングされたバリア
メタルをメッキ用電極として湿式メッキ法により開口部
にバンプを形成し、次いでウェハーごと所定の温度で熱
焼成して感光性ポリイミドをポリイミド化すると共にそ
の膜厚を半減し、形成されたバンプをポリイミド膜より
突出し、然る後半導体素子間の切断エリア上のバリアメ
タル及びポリイミド膜を切断することを特徴とするもの
である。
の本発明のバンプ形成方法は、ウェハー上に多数形成さ
れた半導体素子の電極部上にバンプを形成するに於い
て、先ず半導体素子の全面にバリアメタルをスパッタリ
ングにより被着した後感光性レジストを塗布し、次に半
導体素子間の切断エリアを通して半導体素子上の全電極
部を連結するように感光性レジストをパターニングし、
次いでパターニングされた感光性レジストをマスクにバ
リアメタルをエッチングし、マスクとなった感光性レジ
ストを剥離し、純水でウェハーを洗浄し、次に感光性ポ
リイミドを全面に塗布し、次いで電極部のみを開口する
ようにパターニングし、前記のエッチングされたバリア
メタルをメッキ用電極として湿式メッキ法により開口部
にバンプを形成し、次いでウェハーごと所定の温度で熱
焼成して感光性ポリイミドをポリイミド化すると共にそ
の膜厚を半減し、形成されたバンプをポリイミド膜より
突出し、然る後半導体素子間の切断エリア上のバリアメ
タル及びポリイミド膜を切断することを特徴とするもの
である。
【０００６】
【作用】上記の本発明のバンプ形成方法は、バリアメタ
ルをエッチングする際、マスクとなるのが比較的膜厚の
薄い感光性レジストのみである為、バリアメタルのサイ
ドエッチングの進行が少ないことに加え、感光性レジス
トを剥離した後の純水によるウェハーの洗浄で、完全に
エッチング液が除去される為、素子実装後経年変化でバ
ンプ直下のバリアメタルがエッチングされてバンプが剥
がれるようなことが無い。またメッキ用のマスクとして
用いた感光性ポリイミドは焼成により膜厚が半減する
為、剥離することなくバンプを用いた素子の実装が可能
となることに加え、２層目の配線保護膜として働く為、
信頼性が向上する。
ルをエッチングする際、マスクとなるのが比較的膜厚の
薄い感光性レジストのみである為、バリアメタルのサイ
ドエッチングの進行が少ないことに加え、感光性レジス
トを剥離した後の純水によるウェハーの洗浄で、完全に
エッチング液が除去される為、素子実装後経年変化でバ
ンプ直下のバリアメタルがエッチングされてバンプが剥
がれるようなことが無い。またメッキ用のマスクとして
用いた感光性ポリイミドは焼成により膜厚が半減する
為、剥離することなくバンプを用いた素子の実装が可能
となることに加え、２層目の配線保護膜として働く為、
信頼性が向上する。
【０００７】
【実施例】本発明のバンプ形成方法の一実施例を図によ
って説明すると、図11、12に示すようにウェハー１上に
切断エリア３で多数区画形成された半導体素子２の電極
部４上にバンプを形成するに於いて、先ず図１に示すよ
うに半導体素子２が多数区画形成されたウェハー１上の
全面にバリアメタル６（下層よりＴｉ1000Å、Ｐｄ3000
Å）をスパッタリングにより被着した後、図２に示すよ
うに感光性レジスト（ポジ型）11を膜厚 1.2μｍに塗布
した。次に半導体素子２間の切断エリア３を通して半導
体素子２上の全電極部４を連結するように感光性レジス
ト11を図３に示すようにパターニングした。次いでこの
パターニングされた感光性レジスト11をマスクにバリア
メタル６を図４に示すようにエッチングし、マスクとな
った感光性レジスト11を図５に示すように剥離し、純水
でウェハー１を洗浄した。次に図６に示すように感光性
ポリイミド（ネガ型）12を膜厚30μｍに全面に塗布し
た。次いで図７に示すように電極部４のみ開口するよう
に感光性ポリイミド12をパターニングし、前記のエッチ
ングされたバリアメタル６をメッキ用電極として湿式メ
ッキ法により図８に示すように開口部にＡｕバンプ（ス
トレート型）13を形成した。次いでウェハー１ごと炉中
に入れ、Ｎ2 雰囲気中で30分かけて 140℃まで上げ、こ
の状態で30分経過後60分かけて 400℃まで上げ、この状
態で60分間焼成して放冷し、感光性ポリイミド12をポリ
イミド化すると共に図９に示すようにその膜厚を半減
し、形成されたＡｕバンプ13をポリイミド膜12′より突
出させた。然る後半導体素子２間の切断エリア３上のポ
リイミド膜12′及びバリアメタル６を図10に示すように
切断して個々のＡｕバンプ13の電気的短絡を断った。
って説明すると、図11、12に示すようにウェハー１上に
切断エリア３で多数区画形成された半導体素子２の電極
部４上にバンプを形成するに於いて、先ず図１に示すよ
うに半導体素子２が多数区画形成されたウェハー１上の
全面にバリアメタル６（下層よりＴｉ1000Å、Ｐｄ3000
Å）をスパッタリングにより被着した後、図２に示すよ
うに感光性レジスト（ポジ型）11を膜厚 1.2μｍに塗布
した。次に半導体素子２間の切断エリア３を通して半導
体素子２上の全電極部４を連結するように感光性レジス
ト11を図３に示すようにパターニングした。次いでこの
パターニングされた感光性レジスト11をマスクにバリア
メタル６を図４に示すようにエッチングし、マスクとな
った感光性レジスト11を図５に示すように剥離し、純水
でウェハー１を洗浄した。次に図６に示すように感光性
ポリイミド（ネガ型）12を膜厚30μｍに全面に塗布し
た。次いで図７に示すように電極部４のみ開口するよう
に感光性ポリイミド12をパターニングし、前記のエッチ
ングされたバリアメタル６をメッキ用電極として湿式メ
ッキ法により図８に示すように開口部にＡｕバンプ（ス
トレート型）13を形成した。次いでウェハー１ごと炉中
に入れ、Ｎ2 雰囲気中で30分かけて 140℃まで上げ、こ
の状態で30分経過後60分かけて 400℃まで上げ、この状
態で60分間焼成して放冷し、感光性ポリイミド12をポリ
イミド化すると共に図９に示すようにその膜厚を半減
し、形成されたＡｕバンプ13をポリイミド膜12′より突
出させた。然る後半導体素子２間の切断エリア３上のポ
リイミド膜12′及びバリアメタル６を図10に示すように
切断して個々のＡｕバンプ13の電気的短絡を断った。
【０００８】このようにして形成されたＡｕバンプ13の
直下のバリアメタル６の部分を検査した処、サイドエッ
チングは確認されず、図21に示す従来のようなくぼみ10
の発生は無かった。
直下のバリアメタル６の部分を検査した処、サイドエッ
チングは確認されず、図21に示す従来のようなくぼみ10
の発生は無かった。
【０００９】
【発明の効果】以上の通り本発明のバンプ形成方法によ
れば、バンプ直下のバリアメタルのサイドエッチングの
進行がなく、またエッチング液が完全に除去されて素子
実装後経年変化でバンプ直下のバリアメタルがエッチン
グされてバンプが剥がれるという現象が無くなる。また
メッキ用のマスクとして用いた感光性ポリイミドは焼成
により膜厚が半減する為、剥離することなくバンプを用
いた素子の実装が可能となり、しかも２層目の配線保護
膜として働くので、信頼性が向上する。
れば、バンプ直下のバリアメタルのサイドエッチングの
進行がなく、またエッチング液が完全に除去されて素子
実装後経年変化でバンプ直下のバリアメタルがエッチン
グされてバンプが剥がれるという現象が無くなる。また
メッキ用のマスクとして用いた感光性ポリイミドは焼成
により膜厚が半減する為、剥離することなくバンプを用
いた素子の実装が可能となり、しかも２層目の配線保護
膜として働くので、信頼性が向上する。
【図面の簡単な説明】
【図１】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図２】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図３】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図４】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図５】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図６】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図７】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図８】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図９】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図10】本発明のバンプ形成方法の一実施例の工程を示
す図である。
す図である。
【図11】半導体素子が多数形成されたウェハーの上面図
である。
である。
【図12】図11のウェハーの上面における半導体素子の電
極部を示す拡大斜視図である。
極部を示す拡大斜視図である。
【図13】従来のバンプ形成方法の工程を示す図である。
【図14】従来のバンプ形成方法の工程を示す図である。
【図15】従来のバンプ形成方法の工程を示す図である。
【図16】従来のバンプ形成方法の工程を示す図である。
【図17】従来のバンプ形成方法の工程を示す図である。
【図18】従来のバンプ形成方法の工程を示す図である。
【図19】従来のバンプ形成方法の工程を示す図である。
【図20】従来のバンプ形成方法の工程を示す図である。
【図21】従来のバンプ形成方法の工程を示す図である。
１ ウェハー ２ 半導体素子 ３ 切断エリア ４ 電極部 ５ 配線保護膜 ６ バリアメタル 11 感光性レジスト 12 感光性ポリイミド 12′ ポリイミド膜 13 Ａｕバンプ
Claims (1)
- 【請求項１】 ウェハー上に多数形成された半導体素子
の電極部上にバンプを形成するに於いて、先ず半導体素
子の全面にバリアメタルをスパッタリングにより被着し
た後感光性レジストを塗布し、次に半導体素子間の切断
エリアを通して半導体素子上の全電極部を連結するよう
に感光性レジストをパターニングし、次いでパターニン
グされた感光性レジストをマスクにバリアメタルをエッ
チングし、マスクとなった感光性レジストを剥離し、純
水でウェハーを洗浄し、次に感光性ポリイミドを全面に
塗布し、次いで電極部のみを開口するようにパターニン
グし、前記のエッチングされたバリアメタルをメッキ用
電極として湿式メッキ法により開口部にバンプを形成
し、次いでウェハーごと所定の温度で熱焼成して感光性
ポリイミドをポリイミド化すると共にその膜厚を半減
し、形成されたバンプをポリイミド膜より突出し、然る
後半導体素子間の切断エリア上のバリアメタル及びポリ
イミド膜を切断することを特徴とするバンプ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254347A JPH0567620A (ja) | 1991-09-06 | 1991-09-06 | バンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254347A JPH0567620A (ja) | 1991-09-06 | 1991-09-06 | バンプ形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567620A true JPH0567620A (ja) | 1993-03-19 |
Family
ID=17263734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254347A Pending JPH0567620A (ja) | 1991-09-06 | 1991-09-06 | バンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436198A (en) * | 1991-09-09 | 1995-07-25 | Rohm Co., Ltd. | Method of manufacturing semiconductor device having straight wall bump |
| FR2750250A1 (fr) * | 1996-06-20 | 1997-12-26 | Solaic Sa | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue |
-
1991
- 1991-09-06 JP JP3254347A patent/JPH0567620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436198A (en) * | 1991-09-09 | 1995-07-25 | Rohm Co., Ltd. | Method of manufacturing semiconductor device having straight wall bump |
| FR2750250A1 (fr) * | 1996-06-20 | 1997-12-26 | Solaic Sa | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567620A (ja) | バンプ形成方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH0574780A (ja) | バンプ形成方法 | |
| JPH0143458B2 (ja) | ||
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP3132194B2 (ja) | 半導体装置の製造方法 | |
| JP2644079B2 (ja) | 半導体集積回路 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPH06112211A (ja) | バンプ形成方法 | |
| JPH0342505B2 (ja) | ||
| JPH0587973B2 (ja) | ||
| JPS61251152A (ja) | バンプ形成方法 | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS6262469B2 (ja) | ||
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPH0223029B2 (ja) |