JPH0560877B2 - - Google Patents
Info
- Publication number
- JPH0560877B2 JPH0560877B2 JP61181116A JP18111686A JPH0560877B2 JP H0560877 B2 JPH0560877 B2 JP H0560877B2 JP 61181116 A JP61181116 A JP 61181116A JP 18111686 A JP18111686 A JP 18111686A JP H0560877 B2 JPH0560877 B2 JP H0560877B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- sound source
- signal line
- information
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005236 sound signal Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 235000015115 caffè latte Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、楽音設定情報、演奏情報、動作パラ
メータ設定情報等を所定の形式の通信信号によつ
て相互に通信することが可能な電子楽器に関する
ものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an electronic musical instrument that is capable of mutually communicating musical tone setting information, performance information, operation parameter setting information, etc. using communication signals in a predetermined format. It is related to.
従来、複数の電子楽器の間で楽音設定情報、演
奏情報、動作パラメータ設定情報等を交換するた
めに、種々の情報通信方式が考案されてきた。例
えばMIDI（Musical Instruments Digital
Interface）と呼ばれる通信形式においては、シ
リアル信号として上記の種々の情報を転送するも
のであるが、単一方向の通信信号であり、かつ情
報転送速度が遅いなどの欠点があつた。また、一
般に音源モジユールと呼ばれるような、制御信号
を受信して楽音信号を発生するような電子楽器に
おいては、パラレル信号として直接に高速の制御
情報を受信することも可能であるが、単一方向信
号であるため、逆に音源モジユールの内部状態情
報を制御機器に返送するのは困難であつた。ま
た、GP−IB（General Purpose Interface Bus）
と呼ばれる双方向パラレル信号の通信形式のよう
な方式を用いる電子楽器においては、パラレル信
号線以外のハンドシエーク制御信号線が多数必要
であり、全体としては信号線が多くなる欠点があ
つた。
Conventionally, various information communication systems have been devised to exchange musical tone setting information, performance information, operating parameter setting information, etc. between a plurality of electronic musical instruments. For example, MIDI (Musical Instruments Digital
In a communication format called "interface", the various information mentioned above is transferred as a serial signal, but it has drawbacks such as being a unidirectional communication signal and having a slow information transfer rate. In addition, in electronic musical instruments that receive control signals and generate musical tone signals, generally called sound source modules, it is possible to directly receive high-speed control information as parallel signals, but it is possible to receive high-speed control information directly as parallel signals. Since the information is a signal, it is difficult to send the internal state information of the sound source module back to the control device. Also, GP-IB (General Purpose Interface Bus)
Electronic musical instruments that use a two-way parallel signal communication system called ``2'' require a large number of handshake control signal lines in addition to the parallel signal lines, and have the disadvantage of having a large number of signal lines as a whole.
本発明者は簡単な構成の制御信号線を用い特別
な制御信号がきた時のみ反対方向への返送をイン
ターフエース回路で行なわせ、上記の問題点を解
決することを考えた。 The inventor of the present invention has devised a solution to the above-mentioned problem by using a control signal line with a simple configuration and having an interface circuit perform the return in the opposite direction only when a special control signal is received.
本発明の目的は、簡単な構成の制御信号線上を
双方向に楽音関連情報を通信することが可能な電
子楽器を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic musical instrument that can bidirectionally communicate musical tone-related information on a control signal line with a simple configuration.
前記目的を達成するため、本発明においては、
外部の機器と接続し双方向にデータを交換するた
めの複数の信号線からなる制御信号線に接続され
たインターフエース手段と、
楽音信号を発生する音源と、
該音源の楽音発生および演奏情報を制御する音
源制御手段とを具備し、
前記インターフエース手段が、通常の動作にお
いては前記制御信号線によつて与えられる制御信
号に応じて前記音源より楽音信号を発生するとと
もに、
前記制御信号線によつて与えられる特別の制御
信号に対して前記制御信号線を介して前記音源制
御手段の動作情報を返送できるようにしたことを
特徴とするものである。
In order to achieve the above object, in the present invention,
An interface means connected to a control signal line consisting of a plurality of signal lines for connecting with external equipment and exchanging data bidirectionally, a sound source that generates musical sound signals, and a system that transmits musical sound generation and performance information of the sound source. and a sound source control means for controlling the sound source, and the interface means generates a musical tone signal from the sound source in response to a control signal given by the control signal line in normal operation, and also provides a tone signal to the control signal line. Accordingly, operation information of the sound source control means can be returned via the control signal line in response to a special control signal given.
通常の動作では、制御信号線を通し制御信号を
与えられて楽音発生してるとともに、たとえば
「オール１」の制御信号がきた時は返送要求信号
であり、同じ制御信号線を通して動作情報が返送
され、その間は信号が競合しないようにタイミン
グがとられる。これにより双方向の情報通信が可
能となる。
In normal operation, musical sounds are generated by receiving control signals through the control signal line. For example, when a control signal of "all 1" is received, it is a return request signal, and operation information is returned through the same control signal line. , during which timing is taken so that there is no signal conflict. This enables bidirectional information communication.
以下、本発明の実施例を図面を参照し詳細に説
明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.
第１図は、本発明による電子楽器の実施例の概
略説明図であり、１はインターフエース回路、２
は音源制御回路、３は音源回路、４はサウンドシ
ステム、５は制御信号線、６は鍵盤である。 FIG. 1 is a schematic explanatory diagram of an embodiment of an electronic musical instrument according to the present invention, in which 1 indicates an interface circuit, 2
3 is a sound source control circuit, 3 is a sound source circuit, 4 is a sound system, 5 is a control signal line, and 6 is a keyboard.
すなわち第１図において、外部からの制御信号
線５による演奏情報信号または音源制御情報は所
定の通信形式によつてインターフエース回路１を
介して音源制御回路２に供給される。音源制御回
路２においては必要に応じて鍵盤６の情報をも取
り込んで、所定の動作として必要な楽音情報を音
源回路３に供給する。音源回路３によつて発生さ
れた楽音信号は、ライン出力、ヘツドフオン出
力、あるいはアンプ、スピーカー等を含むサウン
ドシステム４によつて音響に変換される。 That is, in FIG. 1, a performance information signal or sound source control information from the outside via a control signal line 5 is supplied to a sound source control circuit 2 via an interface circuit 1 in a predetermined communication format. The sound source control circuit 2 also takes in information from the keyboard 6 as necessary, and supplies musical tone information necessary for a predetermined operation to the sound source circuit 3. The musical tone signal generated by the sound source circuit 3 is converted into sound by a sound system 4 including a line output, a head-on output, an amplifier, a speaker, etc.
第２図は、第１図における、本発明の要部であ
るインターフエース回路１の具体的構成例であ
る。 FIG. 2 shows a specific example of the configuration of the interface circuit 1 shown in FIG. 1, which is the main part of the present invention.
すなわち第２図の例においては、第１図の制御
信号線５としては４ビツトのパラレル信号を、Ｐ
１，Ｐ２，Ｐ３，Ｐ４の４本として説明する。 That is, in the example of FIG. 2, the control signal line 5 of FIG. 1 is a 4-bit parallel signal, and
The explanation will be based on four lines: 1, P2, P3, and P4.
なお、このビツト数としては４ビツトに限るも
のではなく、音源制御回路にCPUを使用するよ
うな場合には、そのCPUのビツト数や情報の必
要度等によつて任意に設定できるのは明らかであ
る。 Note that this number of bits is not limited to 4 bits, and if a CPU is used in the sound source control circuit, it is obvious that it can be set arbitrarily depending on the number of bits of the CPU, the degree of information necessity, etc. It is.
第２図の例の場合、４つのビツトのそれぞれに
同等の回路が設定されているので、例えばビツト
１のゲート１３1と、ビツト２のゲート１３1との
働きは同等であるので、以下の説明では添え字の
数字が１のものを用いて説明する。各ピツトに対
して設けられている回路としては、制御信号Ｐ１
を正論理電圧にプルアツプするためのプルアツプ
抵抗１１1、制御信号Ｐ１を入力して全ビツト共
通のコントロール信号Taによつて内部データバ
スＤ１に接続するためのスリーステートゲート１
３1、内部データバスＤ１に乗つた信号Ｄを全ビ
ツト共通のラツチパルスTbによつてラツチする
ためのラツチ回路１４1、ラツチ回路１４1によつ
て保持されている信号Ｑを制御信号Ｐ１に出力す
るためのオープンコレクタゲート（またはオープ
ンドレインゲートでも同様）１２1、とがあり、
データバスＤ１，Ｄ２，Ｄ３，Ｄ４としては例え
ば音源制御回路に使用しているCPUのデータバ
スへ接続し、全ビツトに共通のTa，Tbの２本の
制御信号は例えば音源制御回路２に使用している
CPUの出力ポートの一部として供給する。 In the example shown in Figure 2, equivalent circuits are set for each of the four bits, so for example, the functions of the gate 131 of bit 1 and the gate 131 of bit 2 are equivalent, so the following In the explanation, the subscript number 1 will be used. The circuit provided for each pit includes the control signal P1
A pull-up resistor 11 1 for pulling up the signal to a positive logic voltage, and a three-state gate 1 for inputting the control signal P1 and connecting it to the internal data bus D1 by a control signal Ta common to all bits.
3 1 , a latch circuit 14 1 for latching the signal D on the internal data bus D1 by a latch pulse Tb common to all bits, and outputting the signal Q held by the latch circuit 14 1 as the control signal P1. There is an open collector gate (or an open drain gate as well) 12 1 for
The data buses D1, D2, D3, and D4 are connected, for example, to the data bus of the CPU used in the sound source control circuit, and the two control signals Ta and Tb, which are common to all bits, are used, for example, in the sound source control circuit 2. are doing
Supplied as part of the CPU output port.
第３図は、第２図に示す、本発明の要部である
インターフエース回路１の動作説明図である。す
なわち、第３図のＰ１，Ｐ２，Ｐ３，Ｐ４，Ta，
Tbはそれぞれ第２図の同名の信号の動作例とな
つており、２値をとるデイジタル状態として＜Ｈ
＞，＜Ｌ＞として説明することにする。ここでま
ず、本発明にかかる電子楽器の通信形態として
は、初期状態としてデータバスＤ１〜Ｄ４に論理
＜Ｈ＞を与えるとともに全ラツチ１４1〜１４4に
共通のラツチパルスTbをタイミングt14のように
与える。その結果ラツチ１４1〜１４4の出力とし
ては論理＜Ｈ＞がオープンコレクタゲート１２1
〜１２4から出力され、制御信号線Ｐ１〜Ｐ４は
タイミングt10〜t13のようにレベル＜Ｈ＞と設定
される。なお、一般にオープンコレクタゲート単
体は通常のバイポーラ素子がワイヤードオア形式
で接続されるゲートであり、出力状態が負論理を
示すインバータであるが、ここでは簡単のため
に、論理＜Ｈ＞からレベル＜Ｈ＞が出力されてい
るものとしているので、実際にはもう一段インバ
ータが挿入されたもの、として考えればよいこと
になる。このような初期状態を設定すると、制御
信号線の状態としてはプルアツプ抵抗（Ｒ１）１
１1〜（Ｒ４）１１4によつてレベル＜Ｈ＞にプル
アツプされているのみで、外部からこの電子楽器
を制御する機器の出力も同様のオープンコレクタ
回路になつていれば、外部機器の出力レベルがそ
のままこの制御信号線の状態として設定されるこ
とになり、出力ポート同志の衝突状態は発生しな
い。これ以降、音源制御回路２は任意の間隔で全
ビツト共通のスリーステートゲート１３1〜１３4
コントロール用信号Taによつて、タイミング
t19，t20，t25，…のようにＰ１〜Ｐ４の状態を入
力し、変化があれば対応した処理を実行する。こ
こでの例では、タイミングt19のTaによつて、
P1P2P3P4＝＜LHLH＞
という状態がスリーステートゲート１３1〜１３4
を経由してデータバスＤ１〜Ｄ４に取り込まれ、
音源制御回路２ではこの＜LHLH＞と定義され
たコマンドに対応した音源制御処理を実行する。
さらに続いてタイミングt20のTaによつて、
P1P2P3P4＝＜LHLH＞
という状態がスリテートゲート１３1〜１３4を経
由してデータバスＤ１〜Ｄ４に取り込まれるが、
これは前回のタイミングt19の状態と同一である
ため、何も実行せずにさらに次に進む。このよう
に音源制御回路２がコントロール信号Taによつ
て制御信号線Ｐ１〜Ｐ４を監視する間隔として
は、データの取りこぼしのないように一定の時間
以内の間隔である必要がある。さらに続けてこの
例を追うと、外部からの制御信号はタイミング
t21〜t24の時点で変化しており、この状態はタイ
ミングt25のTaによつて、
P1P2P3P4＝＜HLLH＞
という状態がスリーテートゲート１３1〜１３4を
経由してデータバスＤ１〜Ｄ４に取り込まれ、さ
らに次の状態変化もタイミングt30のTaによつ
て、
P1P2P3P4＝＜LHLL＞
という状態がスリーテートゲート１３1〜１３4を
経由してデータバスＤ１〜Ｄ４に取り込まれる。
このようにして外部からの制御信号を時々監視し
ながら、音源回路３の動作制御を実行し、さらに
は鍵盤状態の監視、自動演奏などの処理を実行す
るのであるが、これはCPUのソフトウエアによ
つて容易に実現できるものである。ここでの例で
は、次のタイミングt35のTaによつて、
P1P2P3P4＝＜HHHH＞
という状態がスリーテートゲート１３1〜１３4を
経由してデータバスＤ１〜Ｄ４に取り込まれる。 FIG. 3 is an explanatory diagram of the operation of the interface circuit 1 shown in FIG. 2, which is a main part of the present invention. That is, P1, P2, P3, P4, Ta in FIG.
Tb is an example of the operation of the signal with the same name in Figure 2, and is a binary digital state <H
>, <L>. First, as a communication form of the electronic musical instrument according to the present invention, a logic <H> is given to the data buses D1 to D4 as an initial state, and a latch pulse Tb common to all latches 141 to 144 is sent at timing t14 . give to As a result, the output of the latches 14 1 to 14 4 is logic <H>, which is the open collector gate 12 1
~ 124 , and the control signal lines P1 to P4 are set to level <H> at timings t10 to t13 . Generally, an open collector gate alone is a gate in which ordinary bipolar elements are connected in a wired-OR format, and is an inverter whose output state shows negative logic, but here, for the sake of simplicity, we will use logic <H> to level < Since it is assumed that H> is output, it can be considered that one more stage of inverter is actually inserted. When such an initial state is set, the state of the control signal line is as follows: pull-up resistor (R1) 1
1 1 to (R4) 11 4 , and if the output of the device that controls this electronic musical instrument from the outside is also a similar open collector circuit, then the output of the external device The level is set as it is as the state of this control signal line, and no collision occurs between the output ports. From this point on, the sound source control circuit 2 switches the three-state gates 13 1 to 13 4 common to all bits at arbitrary intervals.
The timing is determined by the control signal Ta.
The states of P1 to P4 are input as t 19 , t 20 , t 25 , . . . , and if there is a change, the corresponding processing is executed. In this example, due to Ta at timing t19 , the state P1P2P3P4=<LHLH> is established for the three-state gates 13 1 to 13 4
are taken into data buses D1 to D4 via
The sound source control circuit 2 executes sound source control processing corresponding to the command defined as <LHLH>.
Furthermore, by Ta at timing t20 , the state P1P2P3P4=<LHLH> is taken into the data buses D1 to D4 via the slit gates 131 to 134.
Since this is the same state as the previous timing t19 , we proceed to the next step without executing anything. In this way, the intervals at which the sound source control circuit 2 monitors the control signal lines P1 to P4 using the control signal Ta need to be within a certain period of time so that no data is missed. Continuing with this example, the external control signal is
This state changes from time t 21 to t 24 , and this state is changed to P1P2P3P4 = <HLLH> by Ta at timing t 25 . Furthermore, the next state change is also taken into the data buses D1 to D4 via the three state gates 13 1 to 13 4 by Ta at timing t 30 .
In this way, it controls the operation of the tone generator circuit 3 while occasionally monitoring control signals from the outside, and also performs processing such as monitoring the keyboard status and automatic performance, but this is done by the CPU software. This can be easily realized by In this example, the state P1P2P3P4=<HHHH> is taken into the data buses D1 to D4 via the three-state gates 13 1 to 13 4 by Ta at the next timing t 35 .
この信号はここでは特殊な意味をもつものであ
つて、音源制御回路２の動作が変わる。すなわ
ち、コマンド＜HHHH＞は「所定の情報を返送
せよ」、という意味を持つものである。この時、
外部からこの電子楽器を制御している機既器の出
力ポートとしては、この電子楽器と同様のオープ
ンコレクタ出力がレベル＜Ｈ＞になつているので
あり、この電子楽器の出力ポートがレベル＜Ｌ
＞、すなわち電流を吸い込む状態になつても信号
の衝突とはならず、同じ制御信号線Ｐ１〜Ｐ４を
日弐電子楽器と同様の入力ポートによつて入力監
視していれば、情報の返送を受信することが可能
となる。ここで音源制御回路２はデータバスＤ１
〜Ｄ４に返送情報信号を与えるとともに全ラツチ
１４1〜１４4に共通のラツチパルスTbをタイミ
ングt36のように与える。その結果ラツチ１４1〜
１４4の出力がオープンコレクタゲート１２1〜１
２4から出力され、制御信号線Ｐ１〜Ｐ４はタイ
ミングt37〜t40のように、
P1P2P3P4＝＜LLHL＞
という状態として返送される。外部からこの電子
楽器を制御している機器の方では返送要求コマン
ド＜HHHH＞を送信するとともに、この制御信
号線Ｐ１〜Ｐ４の状態が変化するのを入力監視し
ているので、この電子楽器の方では返送情報信号
を出力してから一定の時間をおいて、再び通常の
入力状態で移行する。ここでは初期状態の設定の
時と同様に、データバスＤ１〜Ｄ４に論理＜Ｈ＞
を与えるとともに全ラツチ１４1〜１４4に共通の
ラツテパルスTbをタイミングt41のように与え
る。 This signal has a special meaning here, and changes the operation of the sound source control circuit 2. That is, the command <HHHH> has the meaning of "return predetermined information." At this time,
As for the output port of the existing equipment that controls this electronic musical instrument from the outside, the open collector output similar to this electronic musical instrument is at level <H>, and the output port of this electronic musical instrument is at level <L.
＞, that is, even if the current is sucked, there will be no signal collision, and if the same control signal lines P1 to P4 are input and monitored using the same input ports as the Nichini electronic musical instrument, information will not be returned. It becomes possible to receive. Here, the sound source control circuit 2 is connected to the data bus D1.
A return information signal is given to D4, and a common latch pulse Tb is given to all latches 141 to 144 at timing t36 . As a result, the latch 14 1 ~
14 4 output is open collector gate 12 1 ~ 1
24 , and the control signal lines P1 to P4 are returned as a state of P1P2P3P4=<LLHL> at timings t37 to t40 . The device controlling this electronic musical instrument from the outside sends a return request command <HHHH> and also inputs and monitors changes in the status of these control signal lines P1 to P4, so that the electronic musical instrument is On the other hand, after a certain period of time has elapsed after outputting the return information signal, the system returns to the normal input state. Here, as in the initial state setting, logic <H> is applied to data buses D1 to D4.
At the same time, a common latte pulse Tb is applied to all latches 14 1 to 14 4 at timing t 41 .
その結果ラツチ１４1〜１４4の出力としては論
理＜Ｈ＞がオープンコレクタゲート１２1〜１２4
から出力され、制御信号線Ｐ１〜Ｐ４はタイミン
グt42〜t45のようにレベル＜Ｈ＞と設定される。
以降は前述と同様の動作となる。 As a result, the outputs of the latches 14 1 to 14 4 are logic <H> as open collector gates 12 1 to 12 4
The control signal lines P1 to P4 are set to the level <H> at timings t42 to t45 .
Thereafter, the operation is the same as described above.
第２図および第３図に示すような動作によれ
ば、制御信号線としては任意のビツト数のパラレ
ル通信として、シリアル方式に比べて非常に高速
の情報転送が可能であり、また情報の双方向通信
でありながら余分な信号線を必要とせず、簡単な
構成によつて高度の動作制御が可能となる。ま
た、さらに１本のステータス監視信号線を別に設
ければ、情報の変更のある時に限つて割り込み方
式で情報を転送できるので、さらに通信効率が向
上する。なお、ここでの例では４ビツトの制御信
号線によつて高々16種類の情報しか転送できない
ように一見思われがちであるが、以下の例のよう
にコマンド本系を定義すれば、はるかに多くの情
報を転送できる。例えば、
コマンド データブロツク数
＜LLLL＞ ２
＜LLLH＞ １
＜LLHL＞ ３
というような定義を設定している場合、コマンド
＜LLLL＞を受信した場合は、それに続くもう１
ブロツク（ここでは４ビツト）と合わせて、計８
ビツトの情報として動作制御に反映される。また
コマンド＜LLLH＞を受信すると、その時点でこ
の情報は完結しているので即時に処理に移行する
ため、早い反応の必要な処理はこのような形式に
定義する。さらにあまり速度の重要でない情報
は、コマンド＜LLHL＞に続く２ブロツクと合わ
せた計12ビツトとして転送する。受信する音源制
御回路の側では、個々のコマンドに対応した所定
のブロツク数を受信するまではそのコマンドのグ
ループである、と解釈することで、例えば上記の
例で＜LLLL＞の次に入力した＜HHHH＞は
「情報返送要求」とは解釈せず、データ＜LLLL
＋HHHH＞として動作するようにすればよい。
このような方式をとることによつて、ビツト数が
少ない制御信号線を用いても多種の動作制御が可
能となる。 According to the operations shown in Figures 2 and 3, the control signal line can be used as parallel communication with an arbitrary number of bits, making it possible to transfer information at a much higher speed than the serial method. Even though it is a directional communication, it does not require any extra signal lines, and a simple configuration enables high-level operation control. Furthermore, if one additional status monitoring signal line is provided, information can be transferred using an interrupt method only when there is a change in information, thereby further improving communication efficiency. Note that in this example, it may seem at first glance that only 16 types of information can be transferred using the 4-bit control signal line, but if you define the command main system as in the example below, it will become much easier. Can transfer a lot of information. For example, if the command data block number <LLLL> 2 <LLLH> 1 <LLHL> 3 is set, and when a command <LLLL> is received, another one following it is set.
Including the blocks (here 4 bits), a total of 8
It is reflected in operation control as bit information. Furthermore, when the command <LLLH> is received, the information is complete at that point and the processing immediately begins. Therefore, processing that requires a quick response is defined in this format. Further, information whose speed is not so important is transferred as a total of 12 bits including the two blocks following the command <LLHL>. On the receiving sound source control circuit side, until it receives a predetermined number of blocks corresponding to each individual command, it interprets it as a group of that command. <HHHH> is not interpreted as a "request for information return", but data <LLLL
All you have to do is make it work as +HHHH>.
By adopting such a system, it is possible to control a wide variety of operations even using a control signal line with a small number of bits.
上記実施例では出力ポートにバイポーラ素子を
ワイヤードオア形式で用いるオープンコレクタゲ
ートを用いたが、バイポーラ素子の代りに電界効
果素子等を用いたオープンドレインゲートの場合
も同様に適用できる。 In the above embodiment, an open collector gate using a bipolar element in a wired-OR format is used at the output port, but an open drain gate using a field effect element or the like instead of the bipolar element can be similarly applied.
以上説明したように、本発明にかかる電子楽器
によれば、簡単な構成の制御信号線を通して制御
信号が受信され楽音発生する通常動作の外、特別
な制御信号がきた時は返送要求信号として音源制
御回路より所定の動作情報が返送される。これに
より簡単な制御信号線で双方向の楽音関連情報の
転送が可能となり、良質な楽音を実現するのに役
立つところが大きい。
As explained above, according to the electronic musical instrument according to the present invention, in addition to the normal operation in which a control signal is received through a control signal line having a simple configuration and a musical tone is generated, when a special control signal is received, a return request signal is sent to the sound source. Predetermined operation information is returned from the control circuit. This makes it possible to transfer musical tone-related information in both directions using a simple control signal line, which is very useful in achieving high-quality musical tones.
第１図は本発明の実施例の概略説明図、第２図
は実施例の要部の構成説明図、第３図は実施例の
要部の動作説明図であり、図中、１はインターフ
エース回路、２は音源制御回路、３は音源回路、
４はサウンドシステム、５は制御信号線、６は鍵
盤、１１1〜１１4はプルアツプ抵抗、１２1〜１
２4はオープンコレクタゲート、１３1〜１３4は
スリーステートゲート、１４1〜１４4はラツチ回
路、Ｐ１〜Ｐ４は入力制御信号、Ｄ１〜Ｄ４はデ
ータバス、Taはゲートコントロール信号、Taは
ラツチパルスを示す。
FIG. 1 is a schematic explanatory diagram of an embodiment of the present invention, FIG. 2 is an explanatory diagram of the configuration of the main part of the embodiment, and FIG. 3 is an explanatory diagram of the operation of the main part of the embodiment. In the figure, 1 is an interface diagram. Ace circuit, 2 is sound source control circuit, 3 is sound source circuit,
4 is a sound system, 5 is a control signal line, 6 is a keyboard, 11 1 to 11 4 are pull-up resistors, 12 1 to 1
24 is an open collector gate, 131 to 134 are three-state gates, 141 to 144 are latch circuits, P1 to P4 are input control signals, D1 to D4 are data buses, Ta is a gate control signal, and Ta is a latch pulse. shows.
Claims (1)
るための複数の信号線からなる制御信号線に接続
されたインターフエース手段と、 楽音信号を発生する音源と、 該音源の楽音発生および演奏情報を制御する音
源制御手段とを具備し、 前記インターフエース手段が、通常の動作にお
いては前記制御信号線によつて与えられる制御信
号に応じて前記音源より楽音信号を発生するとと
もに、 前記制御信号線によつて与えられる特別の制御
信号に対して前記制御信号線を介して前記音源制
御手段の動作情報を返送できるようにしたことを
特徴とする電子楽器。 ２ 前記インターフエース手段の前記制御信号線
には、この信号を受信する入力ポートと、 出力状態が負論理となるワイアードオア型式の
出力ポートと、 前記制御信号線が無入力状態の時には所定の正
論理状態に設定する手段とが接続され、 前記動作情報の返送要求信号として前記制御信
号線の全てを所定の正論理状態に設定するような
信号型式とすることにより、 前記制御信号線上での信号の競合状態を回避で
きるようにしたことを特徴とする特許請求の範囲
第１項記載の電子楽器。[Scope of Claims] 1. Interface means connected to a control signal line consisting of a plurality of signal lines for connecting with external equipment and exchanging data in both directions; a sound source that generates a musical tone signal; and the sound source. sound source control means for controlling musical sound generation and performance information of the sound source, and the interface means generates a musical sound signal from the sound source in response to a control signal provided by the control signal line in normal operation. The electronic musical instrument is further characterized in that operation information of the sound source control means can be sent back via the control signal line in response to a special control signal given by the control signal line. 2. The control signal line of the interface means includes an input port for receiving this signal, a wired-OR type output port whose output state is negative logic, and a predetermined positive output port when the control signal line is in a non-input state. A signal on the control signal line is connected to a means for setting the logic state, and is of a signal type that sets all of the control signal lines to a predetermined positive logic state as a return request signal of the operation information. 2. The electronic musical instrument according to claim 1, wherein the electronic musical instrument is configured to avoid a race condition.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181116A JPS6337395A (en) | 1986-07-31 | 1986-07-31 | Electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181116A JPS6337395A (en) | 1986-07-31 | 1986-07-31 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6337395A JPS6337395A (en) | 1988-02-18 |
| JPH0560877B2 true JPH0560877B2 (en) | 1993-09-03 |
Family
ID=16095127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61181116A Granted JPS6337395A (en) | 1986-07-31 | 1986-07-31 | Electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337395A (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4991486A (en) * | 1987-12-30 | 1991-02-12 | Yamaha Corporation | Electronic musical instrument having a rhythm performance function |
| AU647631B2 (en) * | 1991-06-26 | 1994-03-24 | Kabushiki Kaisha Kawai Gakki Seisakusho | A recording/reproducing method and device for an automatic performing piano |
| JP2733150B2 (en) * | 1991-06-26 | 1998-03-30 | 株式会社河合楽器製作所 | Automatic piano playing method and apparatus |
| JP2637324B2 (en) * | 1991-11-13 | 1997-08-06 | 株式会社河合楽器製作所 | Solenoid drive for automatic performance equipment |
| JP2677470B2 (en) * | 1991-12-09 | 1997-11-17 | 株式会社河合楽器製作所 | Automatic playing system |
| JP3006698B2 (en) * | 1991-12-13 | 2000-02-07 | 株式会社河合楽器製作所 | Automatic performance device |
| JPH05273981A (en) * | 1992-03-26 | 1993-10-22 | Kawai Musical Instr Mfg Co Ltd | Electronic musical instrument |
| JP2570577B2 (en) * | 1993-06-25 | 1997-01-08 | カシオ計算機株式会社 | Electronic percussion instrument |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204889A (en) * | 1983-05-10 | 1984-11-20 | カシオ計算機株式会社 | Electronic musical instrument |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6094692U (en) * | 1983-12-02 | 1985-06-27 | ロ−ランド株式会社 | electronic musical instrument control device |
-
1986
- 1986-07-31 JP JP61181116A patent/JPS6337395A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59204889A (en) * | 1983-05-10 | 1984-11-20 | カシオ計算機株式会社 | Electronic musical instrument |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6337395A (en) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10642769B2 (en) | Serial peripheral interface daisy chain mode system and apparatus | |
| US4309755A (en) | Computer input/output arrangement for enabling a simultaneous read/write data transfer | |
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| EP0266790B1 (en) | Serial bus interface capable of transferring data in different formats | |
| JPH0560877B2 (en) | ||
| US5937167A (en) | Communication controller for generating four timing signals each of selectable frequency for transferring data across a network | |
| JPS6239580B2 (en) | ||
| Yang et al. | A configurable SPI interface based on APB bus | |
| WO1996035996A1 (en) | Master oriented buffer | |
| JP2001159970A (en) | Interdevice coupling device | |
| US5828872A (en) | Implementation of high speed synchronous state machines with short setup and hold time signals | |
| KR20030029113A (en) | Data transmission device, data transfer system and method | |
| JPS61500334A (en) | Circuit for controlling external bipolar buffer from MOS peripheral device | |
| SU809143A1 (en) | Device for interfacing with computer system common line | |
| JPH02219151A (en) | Computer input/output system and its channel diagnostics | |
| JP3044817B2 (en) | Code conversion device | |
| KR0146326B1 (en) | Interface circuit for matching full electronic switch process matching board and personal computer | |
| Harirajkumar et al. | Design and Implementation of an SPI to I2C Bridge for Seamless Communication and Interoperability Between Devices | |
| KR970007157Y1 (en) | Interface device between the system bus and multiple parallel ports | |
| JPH02140852A (en) | DMA transfer control device | |
| JPH05274258A (en) | Method for transmitting signal between data processors | |
| JPH02280263A (en) | Microprocessor | |
| JPH06236348A (en) | Data transmission system | |
| JPH03142552A (en) | Data transfer system | |
| JPS63229529A (en) | Interrupt determination method |