JPH0556850B2

JPH0556850B2 -

Info

Publication number: JPH0556850B2
Application number: JP61115254A
Authority: JP
Inventors: Shinichiro Ishihara; Masatoshi Kitagawa; Takashi Hirao
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1986-05-20
Filing date: 1986-05-20
Publication date: 1993-08-20
Also published as: JPS62271418A; US4800174A

Description

【発明の詳細な説明】産業上の利用分野本発明は、シランガスあるいはジボラン、フオ
スフインなどの導電型を定める不純物ガスあるい
はメタン、エタンエチレン、アセチレン、ゲルマ
ン、アンモニア、チツ素、酸素又はチツ素と酸素
の化合物などの不純物ガスを含むシランガスなど
をプラズマ反応させることによつて、基板上に複
数の導電型の異なる非晶質シリコン層または光学
的禁止帯幅の異なるシリコンを主成分とする非晶
質層を順次堆積して半導体素子を製造する方法の
改良に関する。

従来の技術この種の非晶質シリコン（以下ａ−Siで表す）
を用いた半導体素子の典型的な例である光起電力
素子の構造を第７図に示す。１はガラス等の透明
絶縁基板、２，３および４はそれぞれ前記基板表
面に順次形成された酸化インジウム・錫等の透明
導電膜、ａ−Si膜およびアルミニム等の裏面電極
膜である。ａ−Si膜３は透明電極２に接するｐ型
層５、裏面電極４に接するｎ型層７およびこれら
両層間のｉ型（ノンドープ）層６とからなり、こ
れらの層５，６，７はそれぞれ適当な不純物を含
むシランガスのプラズマ反応により堆積形成され
る。ｉ型層とは不純物を入れない意味であるが、
ａ−Siよりなるｉ型層６は少しｎ型になつている
ため、ほんとうの意味でのｉ型層にするために微
量の不純物を入れる場合がある。さらに光源の分
光感度にあわせ、ｉ型層の光学的禁止帯幅を小さ
くするため、周期律表第４族元素であるGeやSn
を入れることもある。

第８図は前記ａ−Si膜３を形成するための従来
のプラズマ反応装置を示す。１０ａ〜１０ｃは互
いに隔離されて並設された第１〜第３反応室、１
１ａ〜１１ｃはそれぞれ上記各反応室に所定の反
応ガスを導入するための第１〜第３バルブであ
り、第１バルブ１１ａを通してシラン（SiH₄）
ガスとジボラン（B₂H₆）ガスが、第２バルブ１
１ｂを通してシランガスが、さらに第３バルブ１
１ｃを通してシランガスとフオスフイン（PH₃）
ガスがそれぞれ供給される。１２ａ〜１２ｃは各
反応室１０ａ〜１０ｃを排気するための第４〜第
６バルブで、これら各バルブは真空排気系に接続
されている。１３ａ〜１３ｃおよび１４ａ〜１４
ｃは上記反応室において対向配置された第１およ
び第２電極で、これら電極間には交流電源１５よ
り交流電場が印加される。１６は上記各反応室に
おいて第１、第２電極１３，１４間に配されたロ
ーラコンベアである。このコンベアは上記第１か
ら第３反応室への基板の移動に用いられる。第１
〜第３反応室１０ａ〜１０ｃの各垂直壁１８には
同一高さに開口された第１〜第４通過窓１７ａ〜
１７ｄとこれらの窓の各々を開閉する第１〜第４
シヤツタ１９ａ〜１９ｄが設けてあり、シヤツタ
を開け、窓を通して基板の反応空間の移動をさせ
るようになつている。

次に第８図に示したａ−Si堆積装置による従来
の製造方法について述べる。

まず、透明導電膜２のみを堆積させた基板１を
第１通過窓１７ａから第１反応室１０ａヘローラ
コンベア１６に乗せて入れる。このとき第１〜第
４シヤツタ１９ａ−１９ｄはすべて閉位置にあ
り、また、すべてのローラコンベア１６は停止し
ており、さらに第１〜第６バルブ１１ａ〜１１
ｃ、１２ａ〜１２ｃは閉じられ、すべての第１、
第２電極１３，１４には電場印加がない。次に、
第４〜第６バルブ１２ａ〜１２ｃを通じて第１〜
第３反応室１０ａ〜１０ｃを真空排気した後、第
１バルブ１１ａを介して第１反応室１０ａ内にシ
ランガスとジボランガスとを満たし、この状態で
第１反応室１０ａの第１、第２電極１３ａ，１４
ａに電場印加を行ないプラズマ反応を行わせる。
この工程によつて透明導電膜２上にｐ型層５が形
成される。

ｐ型層５を形成後、第１反応室１０ａの放電を
止め、第１反応室１０ａ中のガスを排気した後、
第２シヤツタ１９ｂを開け、第２の通過窓１７ｂ
を通して基板１を第１反応室１０ａから第２反応
室１０ｂへ移動させる。第２シヤツタ１９ｂを閉
じ、第２反応室１０ｂ内にシランガスを満たし、
この状態で第２反応室１０ｂの第１、第２電極１
３ｂ，１４ｂに電場印加を行ない放電させてｉ型
層６を形成する。その後、反応室１０ｂを排気し
てから基板を第３反応室１０ｃへ移動させ、反応
室１０ｃに原料ガスのシランガスとフオスフイン
ガスを供給し、電極１３ｃ，１４ｃに電場を印加
してｎ型層７を形成する。

発明が解決しようとする問題点以上のように、従来の方法によつて、基板上に
導電型の異なる複数のａ−Si層を形成する場合、
各反応室の電極間距離は意識的に変えておらず、
そのため各反応室における膜形成スピードは同程
度であつた。例えばpin型の光起電力素子ではｉ
型層の膜厚が他の層に比べ10倍程度厚く、ｉ型層
形成時間は他の層の形成時間の約10倍となり生産
性はｉ型層形成で制限されていた。

本発明は、多層非晶質シリコンを用いた半導体
素子の製造における生産性の向上を行うととも
に、均一性および信頼性の高い半導体素子の製造
を可能とするものである。

問題点を解決するための手段本発明の非晶質シリコン半導体素子の製造方法
は、複数のグロー放電室と前記グロー放電室内に
対向して配置された高周波電極と基板ホルダとを
有し、前記グロー放電室内に原料ガスが供給され
るように構成された容量結合型高周波グロー放電
を用いた半導体製造装置を用い、前記特定の反応
室で前記原料ガスをプラズマ反応させて前記基板
上に特定の導電型の非晶質シリコン層を主成分と
する非晶質層を形成する工程と、次に前記基板を
次工程の反応室に移動させ、前記とは異なる原料
ガスをプラズマ反応させて前記基板上に前記特定
とは異なる導電型の非晶質シリコンを主成分とす
る非晶質層を形成する工程とを有する半導体素子
の製造方法であつて、前記特定の反応室において
前記非晶質層を形成した後、前記基板を次工程の
反応室に移動させ、かつ前記特定の反応質で形成
された前記非晶質層と前記次工程の反応室で形成
される前記非晶質層とを比べ、膜厚の厚い非晶質
層を形成する反応室に配された前記高周波電極と
前記基板ホルダとの電極間距離を膜厚の薄い非晶
質層を形成する反応室の反応室の電極間距離より
も短く設定し、さらに前記膜厚の厚い非晶質層を
形成する前記反応室内の基板温度および真空度
を、前記膜厚の薄い非晶質層を形成する反応室内
の基板温度および真空度より高く設定するもので
ある。

本発明はまず、堆積速度を多層構造の各層で膜
厚に応じて大きくすることである。例えばａ−Si
でpin型光起電力素子を作成する場合、ｐ型層、
ｎ型層に比べｉ型層の膜厚が10倍程度厚く、堆積
速度をpin各層とも同じにするとｉ型層で製造速
度が決まつてしまつていた。生産速度を上げるに
は膜厚に応じて堆積速度を大きくすれば無駄な時
間が省ける。本発明は以下の新しい発見に基づい
た手段を用いて行なわれた。

(1) 電極間距離を短くする。こうすると堆積速度
が増大する。

(2) ある程度堆積速度が増大すると膜厚にバラツ
キが生じるが、真空度を大きくしてやると均一
な堆積速度が得られる最適値が存在する。

(3) 堆積速度が増大すると、通常の堆積速度で最
適であつた基板温度では半導体素子作成後の信
頼性が低下した。基板温度設定値を従来よりも
高めることによつてこの問題点を解決すること
ができた。

作用以上の方法によれば、多層構造半導体素子の各
層膜厚に応じて形成速度を合わせることができる
ので、原理的には連続堆積が可能である。

一般的に多室構造の製造装置では、各反応室の
大きさが同一である場合が装置の利用効率が良
い。本発明の製造方法では、膜厚に応じた堆積速
度を選択することができるため、各反応室をほぼ
同じにすることができ、そのため小型化が行なえ
る。反応室が同じ大きさであれば交換も容易で部
品も同じものになり装置の製造コストも下げら
れ、メインテナンスも容易となる。

さらに従来例と同様、本質的には導電型の異な
つた層は別々の反応室で堆積するため、同一反応
室で作成する場合に比べて、残留不純物によつて
受ける悪影響を軽減することができる。

そして、本発明は、生産性の向上に加え、シリ
コン半導体素子の膜厚バラツキをなくし、信頼性
の向上を可能とするものである。

実施例まず、上述の(1)〜(3)の手段を実行することによ
つて堆積速度にどのような変化をもたらすかを以
下説明する。

(1) 電極間距離を短くするとａ−Si堆積速度が増
大する。

第２図は高周波電力を50Wとし、電極間距離
を横軸に堆積速度を縦軸にとつた図である。真
空度は1Torrである。この条件では電極間距離
が33mm以上では放電しなくなる。15〜30mmでは
距離が短い方が少し堆積速度が大きいがほぼ平
坦で４〜５Å／sec程度である。15mmより短く
なると急激に堆積速度が増大し、８mmで約７
Å／secになる。もつと短くすると放電しなく
なる。このように左上がりの結果が得られたの
は、電極間距離を短くするとａ−Siの成長種が
主に発生する高周波電極表面と基板との距離が
短くなるために効率良く基板に上記成長種が到
達するためである。

(2) 真空度と堆積速度および膜厚の均一性第３図は、電極間距離を18mmとし高周波電力
を70Wとしたときの堆積速度３０を真空度を横
軸にとつて図示したものである。真空度2Torr
のところで電極間距離を10mmの場合３１および
５mmの場合３２も示した。真空度を増大させて
もａ−Siの成長種の密度が増大するから堆積速
度は増大する。しかし2Torrのところで減少し
てしまう。真空度を2Torrに保ち、電極間距離
を10mm３１、５mm３２とすると堆積速度も変化
する。放電電力を一定にしているため真空度を
増大させると電極間の空間中に存在する原料ガ
ス数が増大するため高速の電子が粒子と衝突す
る回数が増大する。このため電子温度が下がり
放電を持続するだけのエネルギが持てなくなる
ためである。電極間距離を短くしすぎても放電
は発生しない。これは放電電源の出力インピー
ダンスと装置の入力インピーダンスの整合がと
れないためである。すなわち、通常、インピー
ダンス整合は、マツチングボツクス（図示せ
ず）と称するインピーダンス整合器によつて行
なわれ、電源と装置の間で電力の供給がスムー
ズに行なわれるよう調節されている。装置のイ
ンピーダンスの中には、電極を基板ホルダとに
よつて形成される容量も含まれ、さらにこの間
で発生するプラズマの密度によつてもその容量
は変化する。電極間距離を短くしていくとプラ
ズマの密度は増大し、さらに電極と基板ホルダ
との平行平板容量も増大する。このため、通
常、インピーダンスマツチングがうまく行なわ
れている従来の放電から高速堆積放電へ移つて
くると急激にマツチングがとれなくなつてくる
のである。このため放電しなくなる。逆に電極
間距離を長くすると、電極間の空間に存在する
粒子が増大し、プラズマの密度が減少して放電
が持続しなくなるのである。

第３図に戻つて2Torrの真空度でのバラツキ
がどのようになつているのか、わかりやすく電
極と基板ホルダを断面で見て、ａ−Siの膜厚分
布をとると第４図のようになる。第４図ａは、
電極間距離４０が大きくａ−Si４１は電極の中
央で厚く堆積されるが電極１３ｂ，１４ｂの端
では薄くなる。逆に第４図ｃのように電極間距
離４０を小さくすると放電が電極１３ｂ，１４
ｂの中央部には発生しなくなり電極１３ｂ，１
４ｂの端だけにａ−Si４１が堆積される。第４
図ｂのように電極間距離４０を適当にとつてや
ると電極１３ｂ，１４ｂ全体に渡つてａ−Si４
１は均一に堆積される。すなわち第３図の
2Torrの真空度のところでは電極間距離が18mm
の条件では第４図ａのようにａ−Si４１が堆積
され、10mmの条件では第４図ｂのように、５mm
では第４図ｃのような膜厚分布をしている。す
なわち膜圧を均一にかつ高速に堆積しようとす
れば上述した手順に従つて電極間距離と真空度
とを変化させて最適値を求めれば良い。第３図
からもわかるように、堆積速度は従来のものに
比べ10倍以上に高速化できることがわかる。

(3) 基板温度設定値と半導体素子の信頼性堆積速度を高速化するということは実効的に
原料ガスの分解率を高くして成長種を増大させ
るということである。例えばSiH₄を例にとる
と、Siが固体として堆積すると２分子のH₂が
発生する。SiH₄に比べH₂は比熱が大きく、し
かもSiH₄の２倍のH₂が発生する。SiH₄は放電
中へほとんど加熱されることなく到達するた
め、ほぼ室温か、装置の中へ導入された時、断
熱膨張するため室温よりは低くなる。SiH₄が
分解し放電中にH₂が多くなると基板に比熱が
大きくて室温程度のH₂が触れ基板表面を通常
の堆積条件より冷やすことになる。これを補う
ために反応室内の基板温度設定値を従来のより
高くし、最適基板温度にしようとするものであ
る。ａ−Si光起電力素子を例にとると信頼性の
１つの問題にステブラ・ロンスキ（SStaebler
−Wronski）効果がある。強力な光を照射する
と出力特性が劣化するという現象が現れる。基
板温度設定値をパラメータとしAM₁（Air
Mass One）100ｍＷ／cm²の照射時間を横軸に
光起電力素子の規格した出力特性を示したのが
第５図である。出力特性は螢光燈200lX照射下
で測定した。出力特性の劣化は低照度で顕著で
あるため200lXを選んだ。従来の堆積条件では
基板温度の設定は200℃を選んでいる。従来条
件ではAM₁100ｍＷ／cm²を10時間照射しても初
期値の90％以上の特性を保つているが、高速堆
積条件では設定温度が200℃５０では第６図に
示したように１時間もたたないうちに特性が急
激に劣化する。

このように基板表面が実効的に冷やされてい
るためにａ−Si膜中に不安定なSiH結合が生
じ、これが光照射によつて切断され、特性が劣
化したと考えられる。基板設定温度200℃５１、
250℃５２、にすると10時間のAM₁、100ｍ
Ｗ／cm²照射後でも90％以上の出力が得られてい
ることがわかる。基板設定温度350℃５３にす
ると他の不安定要素が加わつているようであ
る。

第５図の実験データから、ここで用いた装置
で、この堆積条件ならば基板温度の設定値を50
〜100℃上げれば良いことがわかる。しかし上
述したとおり、原料ガスの流れ方、基板のセツ
テイング方法の違いなどから装置の構造や堆積
条件によつて基板表面の冷やされ方は変化する
から一概に設定温度を伺度上昇させると良いと
は言えないことは明らかである。

以上述ベてきた発見に基づいて以下に述べる実
施例を行なつた。

実施例１光起電力素子の製造方法以下、本発明に従つて半導体素子の典型である
光起電力素子、具体的には基板上にｐ型層５、ｉ
型層６及びｎ型層７を順次形成する例を第１図に
示した装置によつて説明する。第８図の装置と異
なる点はｉ型層６を形成する反応室１０ｂの電極
間距離５１ｂが、他の反応室１０ａ，１０ｃの５
１ａ，５１ｃより短いことと、交流電源１５が、
それぞれの反応室に分けて１５ａ，１５ｂ，１５
ｃと置かれていること、及び各反応室１０ａ，１
０ｂ，１０ｃの大きさがほぼ同じであることであ
る。なお交流電源１５ａ，１５ｃは堆積方法のタ
イミングチヤートを工夫すれば１つの電源にまと
められる。

この例においては反応室１０ｂの電源１３ｂ，
１４ｂ間には少なくとも常時電場が印加されて高
速堆積用の放電が発生しており、基板１を移動さ
せる時以外はローラコンベア１６は停止してい
る。また基板導入以前は少なくとも第１シヤツタ
１９ａは閉じておりダミー基板が少なくとも反応
室１０ｂに入つている。

まず、第１反応室１０ａに隣接して設けた予備
室（図示せず）でａ−Si堆積温度まで基板温度を
調節した後、第１反応室１０ａと同種同圧の原料
ガスを予備室に導入する。

次にシヤツタ１９ａを開けて第１反応室１０ａ
に基板１を導入する。基板導入後は第１シヤツタ
１９ａを閉じ、予備室の混合ガスをパージした
後、次の基板導入の準備をする。第１反応室１０
ａでｐ型層５を提供しようとする場合は、原料ガ
スにはSiH₄とB₂H₆の混合ガスが用いられる。ｐ
型層にａ−SiCを用いる場合はSiH₄，B₂H₆の他
にCH₄，C₂H₄，C₂H₂等の炭化水素ガスを用い
る。ｐ型層５を堆積後、放電を止めSiH₄ガスの
供給のみを行ない、基板設定温度を第２反応室１
０ｂのそれと同じにする。こうすることによつ
て、第１反応室１０ａ中の原料ガスは第２反応室
１０ｂのそれと同種になり、基板温度は第２反応
室１０ｂのそれに昇温される。第１反応室１０ａ
のガス圧（真空度）を第２反応室１０ｂのそれと
同圧になるように調節（増大）させた後、第２シ
ヤツタ１９ｂを開けて第２反応室１０ｂに基板１
を導入する。ガス圧のモニタは、ダイヤフラム式
の真空計を用いなければならない。例えばピラン
真空計ではガスの比熱によつてその指示が大きく
異なるため不適当である。上述したとおり第１反
応室１０ａと第２反応室１０ｂの中に入つている
ガス組成が異なつており第２反応室１０ｂに比熱
の大きなH₂ガスが大きな割合で入つているから
である。基板導入後は、第２シヤツタ１９ｂを閉
じ、第１反応室１０ａには再びｐ型層用の原料ガ
スを導入しておき、次の基板導入を待機する。

第２反応室１０ｂでは前述のとおり電極間距離
５１ｂは短くなつており基板温度設定値も他の反
応室よりは高くしかも真空度も大きくなつてい
る。高速度でｉ型層６を堆積した後、第３シヤツ
タ１９ｃを開け、第３反応室１０ｃへ基板１を導
入する。このとき第３反応室１０ｃには第２反応
室と同種同圧の原料ガスが導入されているが、基
板移動完了後、第３シヤツタ１９ｃを閉じてか
ら、ｎ型層７を堆積させる場合はPH₃を導入す
る。ｎ型層７の堆積後、第４シヤツタ１９ｄを開
け、予備室（図示せず）へ導入する。この予備室
は工程説明の最初に述べた前記第１反応室１０ａ
へ導入するために用いた予備室でも良く別の予備
室でも良い。すなわち同一の予備室を用いようと
すれば、このａ−Si堆積装置は入口と出口が同じ
であり、直線的な構造をとるならば今まで述べた
第３反応室１０ｃ、第２反応室１０ｂ、第１反応
室１０ａと再び通つて取り出すことができるが、
直線的な構造でなければ、半導体素子ができる間
に１回転するような回廊構造となる。

ｎ型層７を堆積後、第３反応室１０ｃから予備
室へ移動させるときは、予備室中へ第３反応室１
０ｃと同種同圧の気体、例えばSiH₄とPH₃を含
んだ原料ガスを満たし、移動後第４シヤツタ１９
ｄを閉じる。上記予備室には原料ガスが存在する
ので、十分にパージした後取り出す。取り出す前
に裏面電極４を蒸着しても良い。

なお、B₂H₆，PH₃炭化水素ガス導不純物ガス
を供給する場合は、キヤリアガスとしてH₂，
Ar，He等を用いる。

実施例２ FTF（Thin Film Transistor）の製造方法。

本実施例では、第６図に示すようなTFTを作
成する製造方法について述べる。TFTを作成す
る場合ゲート電極７１の上に、ゲート絶縁膜７２
が必要である。この場合には、第１反応室１０ａ
の原料ガスを変えれば良い。すなわち第６図にお
いて基板１の上にゲート電極７１を形成した後、
第１図に示した装置に導入し、ゲート絶縁膜７２
であるSiO₂を第１反応室１０ａで形成する。原
料ガスとしてはSiH₄の他にO₂，N₂O等酸素化合
物を混入すれば良い。他は前述したのと同様な方
法で作成することができる。ｉ型ａ−Si層６、ｎ
型ａ−Si層７を形成した、ソース、ドレイン部７
４を残してｎ型ａ−Si層７を選択エツチングし、
ソース及びドレイン配線となる金属蒸着膜７３を
形成し、適当に選択エツチングする。第６図とは
逆構造のTFTを作成する場合は、第１反応室１
０ａにｎ型ａ−Si層を形成する原料ガスを導入
し、第３反応室１０ｃにゲート絶縁膜７２を形成
する原料ガスを導入しなければならないが、第２
反応室１０ｂに入るまでにｎ型ａ−Si層７を選択
的に取り除いておかなければならない。このよう
にしてTFTを高速で作成することができる。

発明の効果以上の方法による効果を以下に詳しく説明す
る。

(1) 多層構造半導体素子の各層膜厚に応じて形成
速度を合わせることができるので、原理的には
連続堆積が可能である。

(2) 薄膜堆積時間は、ｐ型層５を１分間、ｉ型層
６を従来は60分間であつたが10倍の堆積速度を
持つ条件を使用すると６分間、ｎ型層７を３分
間とすると、従来の方法ではｉ型層６を堆積す
る時間が長く、ｐ型層５、ｎ型層７を形成する
反応室の待ち時間が長く無駄であつた。

(3)一般的に多室構造の製造方法では、各反応室の
大きさが同一である場合が装置の利用効率が良
い。本発明の製造方法では、膜厚に応じた堆積
速度を選択することができるため、各反応室を
ほぼ同じにすることができ、そのため小型化が
行なえる。反応室が同じ大きさであれば交換も
容易で部品も同じものになり装置の製造コスト
も下げられ、メインテナンスも容易となる。

(4)さらに本質的には導電型の異なつた層は別々の
反応室で堆積するため、同一反応室で作成する
場合に比べて、残留不純物によつて受ける悪影
響を軽減することができる。

(5)本発明は電極間極のみでなく、温度、真空度の
制御により、膜厚バラツキが少なく高い信頼性
を有する半導体素子を製造する。

【図面の簡単な説明】

第１図は本発明の一実施例の製造方法を実施す
るための製造装置の縦断面図、第２図は電極間距
離を変化させたときのａ−Si堆積速度の変化を示
した図、第３図は真空度を変化させたときのａ−
Si堆積速度の変化および均一性を示した図、第４
図は電極距離を変えたときの堆積速度の不均一性
の様子を基板ホルダ上に簡明に示した図、第５図
は反応装置の基板設定温度をパラメータとし、
AM₁照射時間と光起電力素子の規格化出力特性
を示した図、第６図は本発明の一実施例の製造方
法で作成されたａ−SiTFTの縦断面図、第７図
はａ−Si光起電力素子の縦断面図、第８図は従来
から使用されていた製造装置の縦断面図である。５……ｐ型層、６……ｉ型層、７……ｎ型層、
１０ａ〜１０ｃ……第１〜第３反応室、１３ａ〜
１３ｃ，１４ａ〜１４ｃ……電極、１５，１５ａ
〜１５ｃ……交流電源、１６……ローラ、４０，
５１ａ〜５１ｃ……電極間距離、４１……ａ−
Si、７１……ゲート電極、７２……ゲート絶縁
膜、７４……ソース・ドレイン部。

Claims

【特許請求の範囲】１複数のグロー放電室と前記グロー放電室内に
対向して配置された高周波電極と基板ホルダとを
有し、前記グロー放電室内に原料ガスが供給され
るように構成された容量結合型高周波グロー放電
を用いた半導体製造装置を用い、前記特定の反応
室で前記原料ガスをプラズマ反応させて前記基板
上に特定の導電型の非晶質シリコン層を主成分と
する非晶質層を形成する工程と、次に前記基板を
次工程の反応室に移動させ、前記とは異なる原料
ガスをプラズマ反応させて前記基板上に前記特定
とは異なる導電型の非晶質シリコンを主成分とす
る非晶質層を形成する工程とを有する半導体素子
の製造方法であつて、前記特定の反応室において
前記非晶質層を形成した後、前記基板を次工程の
反応室に移動させ、かつ前記特定の反応室で形成
された前記非晶質層と前記次工程の反応室で形成
される前記非晶質層とを比べ、膜厚の厚い非晶質
層を形成する反応室に配された前記高周波電極と
前記基板ホルダとの電極間距離を膜厚の薄い非晶
質層を形成する反応室の反応室の電極間距離より
も短く設定し、さらに前記膜厚の厚い非晶質層を
形成する前記反応室内の基板温度および真空度
を、前記膜厚の薄い非晶質層を形成する反応室内
の基板温度および真空度より高く設定することを
特徴とする非晶質シリコン半導体素子の製造方
法。２特定の反応室において前記特定の導電型の非
晶質層を形成した後、この反応室を次工程の反応
室と同種、同圧のガス雰囲気にしてから前記基板
を次工程の反応室に移動させることを特徴とする
特許請求の範囲第１項に記載の非晶質シリコン半
導体素子の製造方法。３特定の反応室における原料ガスが、非晶質層
の導電型を定める不純物または非晶質層の光学的
禁止帯幅を変化させる不純物を与えるガスを含
み、次工程の反応室における原料ガスが前記不純
物を与える原料ガスを含まない特許請求の範囲第
２項に記載の非晶質シリコン半導体素子の製造方
法。４膜厚の厚い層を形成する反応室の放電電力
を、膜厚の薄い層を形成する反応室の放電電力よ
り大きくすることを特徴とする特許請求の範囲第
２項に記載の非晶質シリコン半導体素子の製造方
法。５特定の反応室において前記特定の導電型の非
晶質層を形成した後、次工程の反応室のガス雰囲
気を前記特定の反応室のガス雰囲気と同種、同圧
にしてから、前記特定の反応室の前記基板を次工
程の反応室に移動させることを特徴とする特許請
求の範囲第１項に記載の非晶質シリコン半導体素
子の製造方法。６特定の反応室における原料ガスが、不純物を
与える原料ガスを含まず、次工程の反応室におけ
る原料ガスが非晶質層の導電型を決定する不純物
または非晶質層の光学的禁止帯幅変化させる不純
物を与える原料ガスを含む特許請求の範囲第５項
に記載の非晶質シリコン半導体素子の製造方法。７膜厚の厚い層を形成する反応室の放電電力
を、膜厚の薄い層を形成する反応室の放電電力よ
り大きくすることを特徴とする特許請求の範囲第
５項に記載の非晶質シリコン半導体素子の製造方
法。