JPH05509445A - 直接基板結合方法 - Google Patents
直接基板結合方法Info
- Publication number
- JPH05509445A JPH05509445A JP4508453A JP50845392A JPH05509445A JP H05509445 A JPH05509445 A JP H05509445A JP 4508453 A JP4508453 A JP 4508453A JP 50845392 A JP50845392 A JP 50845392A JP H05509445 A JPH05509445 A JP H05509445A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- bonded
- silicon
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Joining Of Glass To Other Materials (AREA)
- Treatment Of Sludge (AREA)
- Catalysts (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (19)
- 1.少なくとも1つが、例えばシリコンのような半導体材料から構成される2つ のウエハ板の間の中実な表面結合を生成する次の工程からなる方法。 一少なくとも1つの前記ウエハ板(1)の清浄な表面上(11)に、ケイ酸塩又 はリン酸塩を含む溶剤に由来する残余湿分を有する膜(3)を塗布し、ーその少 なくとも1つの上に前記膜(3)が塗布された前記2つのウエハ表面(11,2 1)を接合させ、−約420℃未満の温度で前記2つのウエハ(1,2)を接合 状態で調質する。
- 2.前記2つの接合ウエハ表面が高度に研磨されていることを特徴とする請求の 範囲第1記載の方法。
- 3.前記溶剤が水であることを特徴とする請求の範囲第1項又は第2項記載の方 法。
- 4.前記膜の層の厚さが最大100nmであることを特徴とする請求の範囲第1 項乃至第3項のいずれか1項に記載の方法。
- 5.前記調質手順を −ケイ酸塩溶液を使用する場合は150℃〜300℃−リン酸塩溶液を使用する 場合は300℃〜420℃である温度で行うことを特徴とする請求の範囲第1項 乃至第4項のいずれか1項に記載の方法。
- 6.前記膜を塗布する前に、接合させる前記接合ウエハ表面を清浄にして乾燥さ せることを特徴とする請求の範囲第1項乃至第5項のいずれか1項に記載の方法 。
- 7.互いの頂部に載置する前記ウエハ板を、前記調質手順の前に室温で約24時 間保存することを特徴とする請求の範囲第1項乃至第6項のいずれか1項に記載 の方法。
- 8.前記ウエハ板が金属化した領域を有することを特徴とする請求の範囲第1項 乃至第7項のいずれか1項に記載の方法。
- 9.一方のウエハがシリコンウエハであり、他方のウエハが石英ガラスウエハで あることを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載の方法 。
- 10.前記一方のウエハがシリコンウエハであり、前記他方のウエハがGaAs ウエハであることを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記 載の方法。
- 11.前記一方のウエハがシリコンウエハであり、前記他方のウエハがInPウ エハであることを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載 の方法。
- 12.前記一方のウエハが半導体材料で作製されたウエハであり、前記他方のウ エハが例えばニオブ酸リチウムのような光学的に活性な材料で作製されたことを 特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載の方法。
- 13.前記ウエハの少なくとも1つが、接合される表面上に酸化物層を有するこ とを特徴とする請求の範囲第1項乃至第8項のいずれか1項に記載の方法。
- 14.前記酸化物層がスピン・オン・ガラスであることを特徴とする請求の範囲 第13項記載の方法。
- 15.前記塗布した膜がケイ酸ナトリウムで構成されることを特徴とする請求の 範囲第1項乃至第14項のいずれか1項に記載の方法。
- 16.前記塗布した膜がリン酸アルミニウムで構成されることを特徴とする請求 の範囲第1項乃至第14項のいずれか1項に記載の方法。
- 17.前記膜によって生起される接着力が前記ウエハ板の接合を直ちに追従し、 ウエハの全ゆる反りを補償することを特徴とする請求の範囲第1項乃至第16項 のいずれか1項に記載の方法。
- 18.前記膜を液体膜として塗布することを特徴とする請求の範囲第1項乃至第 17項のいずれか1項に記載の方法。
- 19.膜材料が、スピン・ドライ法によって塗布された残余湿分を有することを 特徴とする請求の範囲第1項乃至第17項のいずれか1項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4115046A DE4115046A1 (de) | 1991-05-08 | 1991-05-08 | Direktes substratbonden |
DE4115046.5 | 1991-05-08 | ||
PCT/DE1992/000365 WO1992020094A1 (de) | 1991-05-08 | 1992-05-08 | Direktes substratbonden |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05509445A true JPH05509445A (ja) | 1993-12-22 |
JPH0828317B2 JPH0828317B2 (ja) | 1996-03-21 |
Family
ID=6431255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4508453A Expired - Fee Related JPH0828317B2 (ja) | 1991-05-08 | 1992-05-08 | 直接基板結合方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5407856A (ja) |
EP (1) | EP0585256B1 (ja) |
JP (1) | JPH0828317B2 (ja) |
DE (2) | DE4115046A1 (ja) |
SG (1) | SG52471A1 (ja) |
WO (1) | WO1992020094A1 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2908150B2 (ja) * | 1992-11-27 | 1999-06-21 | 日本電気株式会社 | Soi基板構造及びその製造方法 |
DE4315795A1 (de) * | 1993-05-13 | 1994-11-17 | Zevatech Ag | Verfahren zum Fixieren von Bauteilen |
US6570221B1 (en) | 1993-07-27 | 2003-05-27 | Hyundai Electronics America | Bonding of silicon wafers |
DE4420024C2 (de) * | 1994-06-09 | 1996-05-30 | Heraeus Quarzglas | Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement |
DE4445348A1 (de) * | 1994-12-20 | 1996-06-27 | Daimler Benz Ag | Verfahren zum elektrisch leitfähigen Verbinden von Körpern mit planaren Oberflächen |
US5843832A (en) * | 1995-03-01 | 1998-12-01 | Virginia Semiconductor, Inc. | Method of formation of thin bonded ultra-thin wafers |
US5603779A (en) * | 1995-05-17 | 1997-02-18 | Harris Corporation | Bonded wafer and method of fabrication thereof |
US5985728A (en) * | 1995-09-01 | 1999-11-16 | Elantec Semiconductor, Inc. | Silicon on insulator process with recovery of a device layer from an etch stop layer |
US5977604A (en) | 1996-03-08 | 1999-11-02 | The Regents Of The University Of California | Buried layer in a semiconductor formed by bonding |
US6015980A (en) * | 1996-03-08 | 2000-01-18 | The Regents Of The University Of California | Metal layered semiconductor laser |
US6074892A (en) * | 1996-05-07 | 2000-06-13 | Ciena Corporation | Semiconductor hetero-interface photodetector |
WO1997043117A1 (en) | 1996-05-16 | 1997-11-20 | Lockheed Martin Energy Systems, Inc. | Low temperature material bonding technique |
JP4144047B2 (ja) * | 1997-08-20 | 2008-09-03 | 株式会社デンソー | 半導体基板の製造方法 |
KR100270611B1 (ko) * | 1997-09-11 | 2001-01-15 | 박호군 | 반도체기판의정전열접합방법 |
GB2333895B (en) * | 1998-01-31 | 2003-02-26 | Mitel Semiconductor Ab | Pre-fusion oxidized and wafer-bonded vertical cavity laser |
US6316332B1 (en) | 1998-11-30 | 2001-11-13 | Lo Yu-Hwa | Method for joining wafers at a low temperature and low stress |
US6455398B1 (en) | 1999-07-16 | 2002-09-24 | Massachusetts Institute Of Technology | Silicon on III-V semiconductor bonding for monolithic optoelectronic integration |
US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6187653B1 (en) | 1999-12-17 | 2001-02-13 | Lucent Technologies, Inc. | Method for attractive bonding of two crystalline substrates |
US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
DE10055763A1 (de) * | 2000-11-10 | 2002-05-23 | Infineon Technologies Ag | Verfahren zur Herstellung einer hochtemperaturfesten Verbindung zwischen zwei Wafern |
JP4698018B2 (ja) * | 2000-12-12 | 2011-06-08 | 日本碍子株式会社 | 接着体の製造方法、および接着剤 |
FR2839147B1 (fr) * | 2002-04-30 | 2004-07-09 | Soitec Silicon On Insulator | Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage |
WO2003097552A1 (en) | 2002-04-30 | 2003-11-27 | Agency For Science Technology And Research | A method of wafer/substrate bonding |
US7361593B2 (en) * | 2002-12-17 | 2008-04-22 | Finisar Corporation | Methods of forming vias in multilayer substrates |
US7259466B2 (en) * | 2002-12-17 | 2007-08-21 | Finisar Corporation | Low temperature bonding of multilayer substrates |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
DE10350038A1 (de) * | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Verfahren zum anodischen Bonden von Wafern und Vorrichtung |
US7153759B2 (en) * | 2004-04-20 | 2006-12-26 | Agency For Science Technology And Research | Method of fabricating microelectromechanical system structures |
KR100841376B1 (ko) * | 2007-06-12 | 2008-06-26 | 삼성에스디아이 주식회사 | 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법 |
KR100891384B1 (ko) | 2007-06-14 | 2009-04-02 | 삼성모바일디스플레이주식회사 | 플렉서블 기판 접합 및 탈착장치 |
KR100889625B1 (ko) * | 2007-07-19 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법 |
DE102007060784A1 (de) * | 2007-12-17 | 2009-06-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Niedertemperaturverfahren zum Fügen von Glas und dergleichen für Optik und Präzisionsmechanik |
JP5594522B2 (ja) * | 2009-07-03 | 2014-09-24 | 日本電気硝子株式会社 | 電子デバイス製造用ガラスフィルム積層体 |
DE102010016908B4 (de) | 2010-05-11 | 2021-11-11 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum silikatischen Bonden von beschichteten und unbeschichteten optischen Körpern |
EP2834850B1 (en) | 2012-04-04 | 2020-10-14 | Massachusetts Institute of Technology | Monolithic integration of cmos and non-silicon devices |
FR3001225B1 (fr) * | 2013-01-22 | 2016-01-22 | Commissariat Energie Atomique | Procede de fabrication d’une structure par collage direct |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3606676A (en) * | 1969-03-21 | 1971-09-21 | Armco Steel Corp | Silicate bonding of magnetic cores |
JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
DE3516791C1 (de) * | 1985-05-09 | 1987-01-22 | Hukla Werke Gmbh | Verfahren zum Herstellen eines Hohlkoerpers als Seitenteil fuer Polstermoebel |
GB2206445A (en) * | 1987-07-01 | 1989-01-05 | Spectrol Reliance Ltd | Method of manufacturing dielectrically isolated integrated circuits and circuit elements |
US5196375A (en) * | 1987-07-24 | 1993-03-23 | Kabushiki Kaisha Toshiba | Method for manufacturing bonded semiconductor body |
JPH07111940B2 (ja) * | 1987-09-11 | 1995-11-29 | 日産自動車株式会社 | 半導体基板の接合方法 |
JPS6489145A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Battery | Organic solvent battery |
JP2685819B2 (ja) * | 1988-03-31 | 1997-12-03 | 株式会社東芝 | 誘電体分離半導体基板とその製造方法 |
NL8800953A (nl) * | 1988-04-13 | 1989-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderlichaam. |
US4883215A (en) * | 1988-12-19 | 1989-11-28 | Duke University | Method for bubble-free bonding of silicon wafers |
US5266135A (en) * | 1990-02-07 | 1993-11-30 | Harris Corporation | Wafer bonding process employing liquid oxidant |
JPH0719738B2 (ja) * | 1990-09-06 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハ及びその製造方法 |
JPH0574924A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 誘電体分離基板及びその製造方法 |
-
1991
- 1991-05-08 DE DE4115046A patent/DE4115046A1/de active Granted
-
1992
- 1992-05-08 US US08/146,088 patent/US5407856A/en not_active Expired - Lifetime
- 1992-05-08 DE DE59207136T patent/DE59207136D1/de not_active Expired - Lifetime
- 1992-05-08 WO PCT/DE1992/000365 patent/WO1992020094A1/de active IP Right Grant
- 1992-05-08 EP EP92909291A patent/EP0585256B1/de not_active Expired - Lifetime
- 1992-05-08 JP JP4508453A patent/JPH0828317B2/ja not_active Expired - Fee Related
- 1992-05-08 SG SG1996005007A patent/SG52471A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
EP0585256B1 (de) | 1996-09-11 |
WO1992020094A1 (de) | 1992-11-12 |
DE4115046C2 (ja) | 1993-08-05 |
JPH0828317B2 (ja) | 1996-03-21 |
DE59207136D1 (de) | 1996-10-17 |
DE4115046A1 (de) | 1992-11-12 |
SG52471A1 (en) | 1998-09-28 |
US5407856A (en) | 1995-04-18 |
EP0585256A1 (de) | 1994-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05509445A (ja) | 直接基板結合方法 | |
Wolffenbuttel | Low-temperature intermediate Au-Si wafer bonding; eutectic or silicide bond | |
JPH04223377A (ja) | 多重層のシリコン構造を製造する方法、およびセンサ | |
JPS6051700A (ja) | シリコン結晶体の接合方法 | |
JPH0391227A (ja) | 半導体基板の接着方法 | |
JP2009500819A (ja) | 酸化物もしくは窒化物の薄い結合層を堆積することによる基板の組み立て方法 | |
CN110651359A (zh) | 结构体的制造方法及结构体 | |
JPH06291299A (ja) | ハイブリッド集積回路とその製造方法 | |
JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
JPS6050970A (ja) | 半導体圧力変換器 | |
US20060286388A1 (en) | Anodic bonding process for ceramics | |
JP2573359B2 (ja) | 2つの物体の結合方法 | |
JP3194822B2 (ja) | 複合基板材料の製造方法 | |
JP2801672B2 (ja) | 半導体ウェハの製造方法 | |
JP2529799B2 (ja) | シリコン半導体素子を接合するための方法 | |
JPH0425142A (ja) | 半導体素子の実装方法 | |
JPH01226166A (ja) | 半導体装置基板の製造方法 | |
JP2602003B2 (ja) | シリコン結晶体の接合方法 | |
JPS62123075A (ja) | 複層誘電体の製造方法 | |
JP2754819B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
JPH01137652A (ja) | 平板接着法 | |
JP3303940B2 (ja) | 静電接合方法 | |
JPH0831403B2 (ja) | シリコン結晶体の接合方法 | |
JPS63202034A (ja) | 半導体装置の製造方法 | |
JPH0344912A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |