JPH05507395A - アナログ―デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 に変換すべきアナログ入力信号に重畳される雑音の存在である。先に説明した通 り、直接変換プロセス又はアナログ入力信号中の対応する選択されたサンプル点 ごとに１つのデジタルコード表示を与え、従って、サンプルを取り出す厳密な時 点におけるその入力信号の値により左右されるので、通常、出力コード列は、ア ナログ信号に重畳される雑音が存在しない場合に得られるであろうコード列とは 興なってくる。事前のアナログフィルタリング又は後続するデジタル処理によっ てそのような雑音をかなりの程度まで除去することは可能であろうが、変換が完 了する前に雑音の効果を排除する前に相当大きな値が存在しうる。通常、これは 、デジタルコード表示が変換を望んでいる各時点を中心とする何らかの時間間隔 の間のアナログ入力信号の時間積分又は平均値に従属するようなアナログ−デジ タル変換方式を使用することにより実行される。信号サンプルのそのような積分 又は平均化は、その信号に関連して起こる相当多くの量の雑音が存在していても 同じアナログ波形について非常に再現性の高い結果をもたらすことができるよう になる。雑音の効果は、サンプリング点を中心きするアナログ入力信号の積分の 時間より小さいその逆値を育し、アナログ入力信号の中に存在する雑音周波数に ついて平均にならされる。

そのような積分の時間間隔は、サンプル部分ごとに個別に実行されるならば、ア ナログ入力信号を確実にンミュレートできる速度でそのエイリアンングなく一連 のデジタルコード表示が生じるように保証するのに十分なほど短くなければなら ない。一方、この制約の下では、時間間隔は時点ごとの信号平均化の持続時間を 最大にするような程度まで可能な限り長くとられるべきであり、それによって、 出力デジタルコード表示の中に雑音のために導入される誤りは最小限に抑えられ るのである。

状況によっては、多数のサンプリング時点にわたって平均化される入力アナログ 信号の平均値を変換器の出力端子を非常に正確に提供させることが必要な場合も あり、その正確さは１つ又は若干のサンプル部分期について確定される平均値の 正確さと同じように厳密に維持されなければならない。すなわち、各サンプル中 の誤差が数多くのそのようなサンプルにわたって累積してはならないのである。

そのような状況の１つは、航空機の高度基準信号及び機首方位基準信号にレート ジャイロスコープを使用する場合である。そのようなシステムにおいては、角速 度測定の精度は１／１０又は２／１０ｐｐｍでなければならず、そのために、ア ナログ−デジタル変換器は、その正確さを維持すべき場合には、２４ビット精度 の出力信号を供給できることが要求される。アナログ人力信号の範囲を有効に圧 縮するために、アナログ−デジタル変換器に先立つて選択可能利得増幅器を使用 すれば、この要件を幾分か緩和することができる。ところが、そのような増幅器 に関わる利得変化範囲は多（の場合に１０コ１の範囲に限定されており、その結 果、アナログ−デジタル変換器出力信号に依然として２２ビット精度が要求され ることになる。

積分アナログ−デジタル変換器は、非常？こ正確な変換を発生するので、この条 件に適合することができる。これは、選択された複数の時点にわたって入力信号 を積分により平均化するために起こるのであり、変換プロセスの反復サンプリン グの面を有効に排除し、従って、変換しうる最も低い周波数信号に課される制約 を排除するために、積分を連続して実行するのが好ましいであろう。

その一方で、積分アナフグ−デジタル変換器は、その数多くの形態で、正確さを 与えるために使用されるまさにその積分プロセスが原因となって、急速に変化し てゆく入力に応答するという点では不十分である。時間の経過に従って積分又は 平均化プロセスを実行すると、変換プロセスの収束に時間を要するために正確な デジタル信号出力を供給する際に遅延が発生し、しかも、そのような動作に費や す時間が長いほど、実行される変換はより正確になるのである。従って、変換プ ロセスの間にｌｌｉＦ通で周期的に厳百な変換を実行することができるが、入力 アナログ信号に関して正確な変換をもたらすように積分プロセスを保持する積分 アナログ−デジタル変換器が望まれる。

発明の概要 本発明は、積分のために、周期的に、また、積分結果が周期の中で基準値に到達 するこ七によって、択一的に選択される複数の異なる信号の組合わせにより動作 され、各周期における選択された組合わせの積分の持続時間の出力としてデジタ ルカラン）・を供給する積分アナログ−デジタル変換器システムを提供する。ア ナログ人力信号と、基準値信号とに基づく第１の信号組合わせは、連続する各周 期の一部に対して、積分器により、積分結果が積分器に接続した比較器により決 められる基＄値に到達するまで積分され、次に、第２の信号組合わせは、第１の 信号組合わせと異なるが、同様にアナログ入力信号と、基準値信号とに基づいて （穫る。その周期の中に残りの時間に基づく各周期中の選択された時間について 、その積分器により積分される。それらの周期のそれぞれにおいて信号の組合わ せの一方を積分するごとに要する持続時間を表わすカウントがカウンティング手 段により提供され、そのようなカウントと、変換システムにおける素子の関係に より確定される定数とに基づいて選択された持続時間？こねたって時ｒｊＩｗ分 を計算するのである。

図面の簡単な説明 図１は、本発明を具現化したシステムのブロツク及び回路概略図を示し、図２は 、図１のシステムで典型的に発生する信号の波形を示す。

好ましい実施例の詳細な説明 図１は、本発明を具現化した積分アナログ−デジタル変換器システムのプロ１フ １Ｉ図と概略回路図であるが、いくつかのタイミング信号と基準信号を発生する ためのシステム部分を除いである。加えて、デジタルコード表示に変換すべきア ナログ入力信号の信号源は図１に示されておらず、また、変換器システムのデジ タル信号出力を利用するシステム部分も示されていない。さらに、図１のシステ ムを動作させるために、同様ｌこ図１に示されていないソースからいくつかの指 令又は信号が供給される。最後に、図１のシステムの様々な構成要素に動作電力 を与丸る供給電圧も示されていない。

システムのアナログ信号入力端子１０と、システムの接地基準電圧が供給される 別の端子１１との間には、電圧波形の形態をとるアナログ入力信号が供給される ものと仮定する。アナログ／デジタル変換器システムの出力デジタル表示フード は、それぞれがコード中の１つの桁、すなわち、コード記号場所を表わす。複数 のデジタル信号としてマイクロプロセッサ１２により供給される。

典型的な実施例ではモノリシブク集積回路の中のいずれかの領域になるアナログ 入力信号端子１０は、可変利得増幅器１３の入力端子に接続している。可変利得 増幅器１３の利得は、複数の入力端子１５と、複数の出力端子１６とを有するデ コーダ１４から供給されて来るデジタル信号により設定される。デコーダ１４か らの出力信号＋８は、デコーダの入力端子１５に供給されるコードが増幅器１３ の利得を選択できるように、可変利得増幅器１３に人力として供給される。可変 利得増幅１１３は、図１のシステムのその他の部分が対応するデジタル表示コー ドに変換しなければならないアナログ入力信号の範囲を縮小するために、アナロ グ入力信号端子１０に供給される入力信号を有効に圧縮させる。

基準信号は別の入力端子１７に供給されるが、この信号を使用して、アナログ入 力信号端子１０に供給されるアナログ入力信号の望ましくない変動を補償するた めの基礎として、アナログ入力信号端子１０への入力に先立つシステム部分の状 態を指示することができる。それらは、たとえば、そのようなアナログ入力信号 のソースとして動作するセンサの状態の変化であると思われる。端子１７に供給 されるこの基準信号は抵抗器１８を介して、可変利得増幅器Ｉ３の出力信号も別 の抵抗器１９を介して供給されて来る回路接合ノードに供給される。この回路接 合ノードには、演算増幅器２０の反転入力信号端子と、演算増幅器２ｏの出力端 子とそのノードとの間に接続する帰還抵抗器２１も接続している。

演算増幅器２０と、抵抗器１８．１９及び２１とは、一体となって、演算増幅器 ２０の出力信号を可変利得増幅器」３の出力信号と、入力端子！７に供給される 基＄信号との重み付は組合わせとして供給するような信号組合わせ回路を形成す る。可変利得増幅器１３の出力端子の信号電圧をＶｌｆｆとし、出力端子１７の 基（１１ｍ圧は負であるので、それを−Ｖ　ｉ　ｔとすると、Ｖ２゜とじて示さ れる演算増幅器２０の出力端子の電圧信号を次のように書き表わすことができる ：上記の式中、記号Ｒ１いＲ１９及びＲ２＋は抵抗器１８，１９及び２１の抵抗 値をそれぞれ表わす。典型的な値４ｔＲ＋ｓｔ”１０．０にΩ、Ｒ，、ｔ’３０ ．０ｋＱ、Ｒ２１テア、５にΩである。

図１の変換器システムの中で、演算増幅器２ｏに基づ（信号組合わせ器に続く次 の段階にも基準電圧Ｖ１．を供給することができるように、入力端子１７はスイ ブチ構成２２にも接続している。スイッチ２２は、周知の型のアナログ伝送ゲー と書き表わすことができ、式中、Ｒ２，は抵抗器２３の抵抗値を表わし、典型的 に、入力端子３０の高周波数クロブ牛ング信号の次の立上がり端のときにフリブ ブキング信号の中の次のパルスが起こるまで上がり続ける。これが起こり、その 後ら構成されている。先に説明したように傾きが下がっているセグメントは、そ れらが起こる時間の間のＶ２５゜の値を表わし、傾きが上がっているセグメント は、それらが起こる時間の間のＶ２５ゆの値を表わす。低周波数入力信号の周期 Ｔの間に入力信号−基準信号電圧比に大きな変化が起こっていないが、そうだと しても、傾きは比の値の変化によってそれらのいずれか１つが起こる時間範囲の 間に変化しうるが、依然として同じ符号を育しているであろうと仮定して、直線 的な傾きを示しである。

図２に関していうと、図２の下方のグラフに電圧■３１により表わすように入力 端子３１に印加される低周波数クロック信号の続いて起こる立上がり端にそれぞ れ存在する一連の分離した時ａｔわが規定されている。Ｖ　３１のグラフには３ つの特定の分離した時点、すなわち、ｔ、、の値が示されており、それらはｔｃ −Ｈ，ｔえ及びｔ、−１である。それぞれの分離した時点ｔ。で、すなわち、低 周波数クロブク信号電圧Ｖ　’＝　＋のそれぞれの立上がり端におおよそ相当す る時点で、スイッチ構成２２は開成状態とされるので、その直後に、積分器演算 増幅器２５の出力電圧は該当するｔ、に対応する値をもつＶ２！。により表わさ れるようになる。ところが、そのような分離した時点ｔ７の前は、いずれも、積 分器演算増幅器２５の出力はＶ　２　Ｓ　ｅにより表わされている。いずれかの ｔ７の直前の電圧は、常に、−Ｖｚ＋＋から対応するｔ、、また、分離した時点 ｔ３１．ｔ、及びｔ。、、のそれぞれの間に達したＶ２５ｅの何らかの対応する 値に等しい値まで上昇し、さらに、それぞれ対応するｔ、の後の電圧Ｖ　ｘ　ｓ 、は先のＶ２５ｅが迷したその値から、変化する持続時間で。の間にそれらの対 応する時点のそれぞれの後に一■２．に等しい値まで降下するので、そのような 時点ｔゎの両側での積分器出力電圧の変化は、〜）ずれも、互いに等しくなけれ ばならない。従って、次の同等性が成立する：”２５ζ　−１’２８″Ｖ２’＋ ａ　ｌ　１　、’２６ｔ。

分離したそれぞれの時点の瞬間におけるそれらの電圧変化値は、上記の式に先立 つ２つの式に示すような様々に異なる時間部分にわたる積分を表わす。従って、 上記の式のように、その中の積分をいずれかの分離した時点【、の両側の対応す る時間にわたってめるならば、そのような式を互いに等しく設定することができ る。その結果： Ｖ２５＋：　ｌ　／、　−Ｖ２８ １つやτ５ となる。式の両側の積分の下に比 を導入すれば、最前の式の両側にある等しい積分を単純化して、次の結果を得る ことができる： 基準電圧Ｖ　１ｙの値が入力端子３１に印加される低周波数クロブク信号の１周 期分の持続時間にわたりほぼ一定であると仮定することにより、これらの積分を さらに単純化することができる。基準電圧は、通常、センサ信号源における温度 シフトや、素子のエージングのような、図１の変換器システムの入力端子１０に 先立つ信号源の長期間変化を補償するために主に使用されるので、これは妥当な 仮定である。この仮定を行うと、それぞれの積分の括弧の左側にある因数を積分 の下から取り出すことができ、それらは互いに等しいために相殺しあう。下記の 定数を規定することによって、さらに単純化を行うことができる：これらの単純 化を伴うと、等しい積分は次のようになる：最前の式の両側の積分の中にある定 数項の積分を実行すると、さらに次のような結果が得られる： 残って〜する積分を組合わせ積分範囲にわたる単一の積分となるように組合わせ てｔう−ｔゎ−、＝Ｔであることを認識する何らかの代数互換は、２つの規定さ れた定数と、対応する何らかの持続時間とに関して、可変利得増幅器１３の出力 信号と、人力ｌｓ子１７に供給される基準信号との比の積分の間に次のような同 等性を成立させる： 電圧Ｖ　３１を供給するために入力端子３１に印加される低周波数クロッキング 信号の周１１１１Ｔは、クロッキング信号における安定した周期性を周知の方法 で得ることができるために、正確にわかっているものと仮定される。持続時間τ 。及びτ１．．は、ｌ１ｌｌｔ１１及び１−＋のそれぞれの始めにカウンタ３２ に累積しているカウントから得られる。従って、それらの値は式中、Ｎ、−１は 、分離した時点ｊ、−，で始まる低周波数クロック周期の中でカウンタ３２に累 積しているカウント総計であり、Ｎ７は、分離した時点ｔｎで始まる低Ｆｉ１彼 数りロブク周期の中でカウンタ３２に累積しているカウント総計である。ここで わかるように、この比の平均は定数と、積分が実行される時間と密接に関連する 時間とにより与えられる。従って、積分器のコンデンサ２６の充電と放電に基づ いて変換システムにおいて定常状態に達するまでに、低周波数クロブク信号の多 数の１１期を要するとはいえ、この比に関する正確な値を与える際に遅延はない 。

低周波数クロッキング信号の周期の１つの中で、カウンタ３２に累積する各カウ ントを可変利得増幅器１３の所定の利得設定と独自に関連させるべき場合、増幅 器１３の利得のどの変化も平均化周期ｔ、−３十τ、−１からｔ１＋τ、と同期 して行われなければならない。これは、可変利得増幅器１３の利得変化をフリッ プフロツプ２９が出力状態を一方向、これはリセットからセットへの方向に変化 させる時点でのみ許可することにより、実行されると好都合である。そこで、デ コーダ１４のクロプク入力端子は、フリップフロップ２９の出力端子Ｑに接続し ている。

すぐ前のこれら２つの方程式をそれらに先立つ方程式の中の右の式と組合わせて 、左側にある積分の値をその方程式においてマイクロプロセッサ１２により。

■３．により表わされる入力端子３１の低周波数クロッキング信号の連続する周 期におけるカウント総計からいかにして得ることができるかを示せる。この組合 わせにより、次のようになる。

可変利得増幅器１３の出力電圧Ｖ　、３と基準電圧■□、との比の積分を評価す るために、先の式の右側の計算はマイクロプロセッサ１２、しかも、全く中程度 の能力しかもたないマイクロプロセッサによっても容易に実行される。この最前 の式で起こる積分の持続時間にわたるこの比の平均値は、この最前の式の両側を （の持続時間で除算することにより容易にめられるが、この持続時間は、積分が 終了する時間ｔ７＋τ５から積分が始まる時間ｔ、、、ｌ＋τ、、１を減算して 、結果Ｔ＋τ。

−τ。−１を得ることにより見出される。この最前の持続時間を右側での除算の ための、最前の式に先立つ２つの式により変換して、それをマイクロプロセッサ １２が使用しうる項として保持することができ、その結果は次の通りである：こ のＬ記の式の右側の式も、同様に、いずれかの重要な計算能力を有し且つマイク ロプロセッサ１２として機能するように選択されたマイクロプロセッサにより容 易に評価可能である。

変換器／ステムの定常状態行動は、可変利得増幅器１３の出力電圧Ｖ、３と基準 電圧Ｖ　１ｙとの比が一定になり、相当に長い時間にわたり一定のままであると きに起こる。この条件が確立されれば、積分器のコンデンサ２６の充電と放電は そのような充電と放電のサイクルごとに正味電荷を残さないので、積分器演算増 幅器２５の出力電圧■２．の電圧ピークは全て等しくなる。さらに、時間τ。は 等しくなるので、図２のτ。１．τ７及びτえ、、は互いに等しくなる、すなわ ちτ、＝τ　となり、それと同等に、全てのカウントはＮｎ＝Ｎｎ、、となる。

この定１’ｌｌｌ 常状態状況において、入力信号電圧−基準信号電圧比の積分を、積分信号の外倒 で比をめ、積分を実行して、低周波数クロブク信号■１．の周期である値Ｔに等 しい結果を生み出すことにより、容易に評価できる。従って、定常状態条件にお けるこの積分の値を、最前の式に先立つ式の代わりに、としてめることができる 。そこで、この上記の式を両側で周ＸＩＴにより除算することにより、もしくは 、それに先立つ式を同様にして評価することにより、この信号電圧比の平均値を 見出し、次のように表わすことができる。

しかしながら、カラ／り３２によりマイクロプロセッサ１２に提供される結果は 、マイクロプロセッサ１２を、以上示した式に現れる持続時間のみに関する信号 電圧比の積分値又はその平均値を与えることに限定しない。すなわち、可変利得 増幅器１３の出力電圧ｖ３と基準電圧Ｖ　ｌ　７との比の、選択された持続時間 りをもつ任意の長さの期間にわたる積分の値を得るために、追加のそのような時 間周期を通して積分を追跡してゆくことを妨げるものは、何もないのである。従 って、持続時間ｔ、、−１＋τ。−１からｔ、、＋τ、、までのこの比の積分に 関する式をＯから始まるそのような持続時間にわたって繰り返し使用すると、次 のような結果となる； ここで、持続時間りは次のように表わされる。

本発明を好ましい実施例を参照しながら説明したが、その形態及び詳細について 本発明の趣旨から逸脱せずに変更を実施しろることは当業者には認められるであ ろう。

アナログ−デジタル変換器 積分のために周期的に選択されると共に、積分結果がそれらの周期の中で基準値 に到達することによって選択される交互に異なる信号の組合わせが積分される積 分アナログーデノタル変換器システム。各周期における選択された信号組合わせ の積分の持続時間を指示するディジブトカウントをシステム出力として供給する 。

補正書の写しくＩＩ訳文）提出書（特許法第１８４条の８）１、特許出願の表示 第ＰＣＴ／ＵＳ９１１０４１９５号 ２、発明の名称 アナログ−デジタル変換器 ３、特許出願人 住　所　アメリカ合衆国　５５４０８　ミネソタ州φミネアポリスハネウエルー プラザ（番地なし） 名称　ハネウェル・インコーホレーテッド代表者　レンクザス、ドナルド・ジェ イ国　籍　アメリカ合衆国 ４、代理人 〒１００ 居　所　東京都千代田区永田町二丁目４番２号秀和溜池ビル８階 山川国際特許事務所内 （１）　補正書の写しくＩＩ！訳文）　１通補正明細書（英文第３，３Ａ頁） 状況によっては、多数のサンプリング時点にわたって平均化される入力アナログ 信号の平均値を変換器の出力端子を非常に正確に提供させることが必要な場合も あり、その正確さは、１つ又は若干のサンプル周期について確定される平均値の 正確さと同じようにＷｌｒに維持されなければならない。すなわち、各サンプル 中の誤差が、数多（のそのようなサンプルにわたって累積してはならないのであ る。

そのような状況の１つは、高度基準信号及び機首方位基準信号を提供するために 航空機のレートジャイロスコープを使用する場合である。そのようなシステムに おいては、角速度測定の精度は！、　／　Ｉ　Ｏ又は２／１０ｐｐｍでなければ ならず、そのために、アナログ−デジタル変換器は、その正確さを維持すべき場 合には、２４ビｙト１度の出力信号を供給できることが要求される。アナログ入 力信号の範囲を有効に圧縮するために、アナログ−デジタル変換器に先立って選 択可能利得増幅器を使用すれば、この要件を幾分か緩和することができる。とこ ろが、そのような増幅器に関わる利得変化範囲は多（の場合に１０：　１の範囲 に限定されており、その結果、アナログ−デジタル変換器出力信号に依然として ２２ビット精度が要求されることになる。

補正明細書（英文５．５Ａ、５Ｂ頁） 上述した段落には、従来の技術より優れた本発明の一般的な利点を開示したが、 ２つの異なる従来の技術により明示された２つの実施例は、明確に区別する必要 がある。米国特許出願番号系３，７８５，０１２号として周知の従来の技術によ り明示された第１の実施例において、請求項１においては、アナログ入力信号の １バージ「ンを包含する信号（Ｉｓ、Ｉｃ＋　１７）　（ｒｅは連続的に変換器 へ供給される）の積分用択一的組合わせをし、この選択が、被選択周期の周期的 タイミング信号（クロックパルス発生器１７からのこの周期的タイミング信号は パルスカウンタ１１とパルスカウンタ１２と関連している）によって開始される 周期的変化と共に、この周期の中で基準値に達する積分結果とにより実行される ように動作される積分アナログ−デジタル変換器システムが開示される。

米国特許出願番号系３，７６５．０１２号によれば、多重アナログ信号は抵抗器 、インバータ、又はその他の要素を使用した単一のソースから提供されるであろ う。しかし、米国特許出願番号系３．７６５，０１２号では、正確にどの信号を 供給するか、また回路構成にとって何が正しい選択かに関し、この正しい信号供 給及び正しい選択を行って、本発明のデジタル出力信号を提供することにつ（１ ては何ら教示していない。本発明では、本発明のシステムのａ）変換されるべき 信号と、ｂ）基準信号との比はシステム回路構成比と共に、本質的にカウント累 算、クロック周期、クロック周波数を含むシステム信号パラメータに基づいて記 載可能である。これらの回路構成比は、演算増幅８２０に基づ（信号組合わせ手 段における回路構成と、演算増幅器２５に基づ々積分器における回路構成とを含 む。

本発明におけるこのシステムの結果との対比は、図３と関連して２つの基準電流 値であるＴｃと■２を必要とする米国特許出願番号系３，７８５．０１２号にお ける教示に見い出され、あるいは米国特許出願番号系３，７６５．０１２号のシ ステムにおいて、少なくともそれらの比が機能していることに見い出される。

すなわち、米国特許出願番号系３，７６５，０１２号におけるシステムの変換に 先立って値変換のためのそのシステムから適当な解答を得るためのカウンタを示 す２つのカウンタのカウント容量に沿って、これら２つの基準電流が見い出され るか、または、比が見い出されなければならない。しかし、米国特許出願番号系 ３，７６５，０１２号におけるシステムは、本発明の構成によりセットされた電 流比を示唆してはいない。なぜならば、米国特許出願番号系３．７６５，０１２ 号におけるシステムは、比率セツティング回路構成に基づ（値が既知でな（でも 自動的にこの比を決定する。さらに、本発明のシステムで全く使用しない変換値 を決定するシステムパラメータを得るのに全（興なる構成、すなわちカウンタカ ウント容量となることにおいて、米国特許出願番号系３．７６５，０１２号のシ ステムは本発明とは異なる。

従来の技術である独国特許出願番号第２，３５６．０１２号に示された他の実施 例において、信号組合わせネットワーク、積分回路、コンパレータ、およびスイ ッチング回路を具備する積分アナログ−デジタル変換器システムが開示されてい る。しかし、独国特許出願番号第２，３５８．０１２において、フリブプーフロ ップ、スイッチ、カウンタ、および可変利得増幅器に接続される２つの積分器を 具備する本発明の回路構成は示唆されていない。

補正請求の範囲 １、変換器システムデジタル出力信号に変換すべきアナログ入力信号を受信する のに適するアナログ信号入力領域を有し、前記アナログ入力信号の１バージＷン を包含する信号の択一的組合わせを積分のために選択することにより動作され、 そのような選択は、一連の周期にわたって続く繰り返し選択周期をもつ周期的タ イミング信号によって始まるような周期的変化により実行されると共に、積分結 果がそのような周期の中で基準値に達することにより実行される積分アナログ− デジタル変換器システムであって、前記周期的タイミング信号を受信するのに適 するクロブク信号入力領域と、基準値信号を受信するのに適する基準信号入力領 域とを有し、それぞれが選択された値の１つのディジブト信号を発生し、それに より、前記周期における前記信号の組合わせの積分の時間に基づく前記デジタル 出力信号を供給する複数の信号出力領域を有する変換器システムにおいて、出力 端子と、複数の入力端子とを有し、そのうち１つの入力端子は前記アナログ信号 入力領域（１０）に電気的に接続し、別の入力端子は前記基準信号入力領域（１ ７）に電気的に接続しており、前記アナログ信号入力領域（１０）及び前記基準 信号入力領域（１７）で供給される信号に対応する選択された比を有効に乗算し たものに基づいて出力信号を供給することができる第１の積分手段と；出力端子 と、複数の入力端子とを有し、前記入力端子のうち１つに供給される信号の時間 積分である出力信号を供給することができ、前記入力端子のうち１つは前記第１ の積分手段の出力端子に電気的に接続している第２の積分手段と、出力端子と、 入力端子とを有し、前記入力端子に印加される電圧が比較器基準電圧を越えた場 合はその出力端子に第１の電圧状態を供給し、前記入力端子に印加される電圧が 前記比較器基準電圧より低い場合には、前記出力端子に第２の電圧状態を供給す ることができ、前記入力端子は前記第２の積分手段の出力端子に電気的に接続し ている比較器手段と； 複数の入力端子を有し、前記基準信号入力領域（１７）を前記第２の積分手段の １つの入力端子に対して選択的に接続、遮断することができるように電気的に接 続されており、前記クロッキング信号入力領域が前記入力端子のうち１つに電気 的に接続し、前記比較器手段の出力端子は前記入力端子の１つに電気的に接続し ているスイッチング手段と； 出力端子と、入力端子と、制御入力端子とを有し、アナログ人力信号範囲で供給 される入力信号の圧縮から構成される出力を供給することができ、入力端子ｉよ 前記アナログ信号人力領域（１０）に電気的に接続し且つ出力端子ζま前記第１ の積分手段の前記入力端子に接続し、前記信号入力端子に供給される信号Ｉこ印 加して、その結果として得られる信号を前記出力端子で供給させるための択−的 中１得を選択するために、利得制御信号を受信すべき利得制御信号入力領域（１ ８）ｌこは制御入力端子が電気的に接続している可変利得増幅器（１３）とを具 備する装置。

２、前記第１の積分手段の出力端子が電気的に接続して１１）る前記第２の積分 手段の前記入力端子と、前記スイッチング手段により前記基準信号入力領域（１ ７）に対して選択的に接続、遮断される前記積分手段の前記入力端子とは、それ ぞれ、前記第２の積分手段の中の共通の回路点に電気的に接続して０る請求項１ 記載の装置。

３、前記第２の積分手段の前記入力端子が前記第１の積分手段に対応する抵抗手 段（２４）を介して電気的に接続している請求項２記載の装置。

４、前記第２の積分手段の前記入力端子が前記第２のスイッチング手段電ζ対応 する抵抗手段（２３）を介して電気的に接続している請求項２記載の装置。

５、前記第２の積分手段は、反転入力端子が＠記共通回路点に電気的に接続して いる演算増幅器（２５）を具備し、前記第２の積分手段の出力端子と前記共通回 路点との間に接続するコンデンサ（２６）をさらに具備する請求項２記載の装置 。

８．１１述のように、前記アナログ信号入力領域（１０）に電気的に接続して− ）る前記１１！１の積分手段の前記入力端子と、前述のように、前記基準信号入 力領域（１０）に電気的に接続している前記第１の積分手段の前記入力端子とＣ よ、それぞれ、前記第１の積分手段の中の共通回路点に電気的に接続して１１Ｎ る請求項ｌ記載の！ＩＩ。

７、前記第１の積分手段の前記入力端子は前記可変利得増幅器（１３）に対応す る抵抗手段（１９）を介して電気的に接続し、前記第１の積分手段の前記入力端 子は前記基準信号入力領域（１７）に対応する抵抗手段（１８）を介して電気的 に接続している請求項６記載の装置。

８、前記第１の積分手段は、反転入力端子が前記共通回路点に電気的に接続して いる演算増幅器（２０）を具備し、前記第１の積分手段の出力端子と前記共通回 路点との間に接続する抵抗（２１）をさらに具備する請求項７記載の装置。

９、前記変換器システムは、カウンティングベース信号を受信するためのカウン ティングベース信号入力領域（３３）を有し、前記スイッチング手段の１つの入 力端子は前記力ウンチイングベース信号入力領域（３３）に電気的に接続してお り、前記スイッチング手段は、前記周期的タイミング信号と、前記比較器手段の 出力端子における電圧状態変化の双方によりそれぞれ持続時間が定められる前記 周期のうちの複数の選択された部分の間に前記カウンティングベース信号中のパ ルスをカウントすることができ、あらかじめクリアされうるカウンティング手段 （３２）をさらに具備し、前記カウンティング手段は、前記周期部分のそれぞれ において到達したカウントをその出力端子で供給する請求項１記載の装置。

１０、前記スイッチング手段は、前記周期部分の中で前記カウンティング手段（ ３２）が到達したカウントを連続して受信し、複数の計算手段デジタル出力信号 を、それぞれ、前記ディジブト信号として、前記変換器システムの複数のβ号出 力領域の１つに供給し、それにより、選択された時間周期にわたる前記アナログ 人力信号と、前記基準値信号との比の時間積分を表わす前記変換器システムデジ タル出力信号を形成する計算手段（１２）をさらに具備する請求項９記戦の装置 。

１１、前記スイッチング手段の出力端子は、前述のように、前記第１の積分手段 の出力端子が電気的に接続している前記第２の積分手段の入力端子と、前記スイ ッチング手段により前記基準信号入力領域に対して選択的に接続、遮断される前 記積分手段の前記入力端子とに電気的に接続している請求項１０記載の装置。

１２、前述のように、前記アナログ信号人力領域（１０）に電気的に接続してい る前記第１の積分手段の前記入力端子と、前述のように、前記基準信号入力領域 （１７）に電気的に接続している前記第１の積分手段の前記入力端子とは、それ ぞれ、前記第１の積分手段の中の第１の積分手段共通回路点に電気的に接続して いる請求項１１記載の装置。

１３．前記第１の積分手段に対応する抵抗手段（２４）を介して電気的に接続し ている前記第２の積分手段の前記入力端子、前記第２の積分手段の前記入力端子 は前記基準信号入力領域（１７）に対して対応する抵抗手段（２３）を介して選 択的に選択、遮断される請求項１２紀載の装置ｌ。

１４、選択された時間にわたる前記時間積分の値はその中に含まれる前記周期の 対応して選択される数と、そのようにして含まれている前記周期のそれぞれにお いて前記カウンティング手段（３２）で到達するカウントと、前記第２の積分手 段と前記第１の積分手段に含まれている前記抵抗手段の抵抗値の比とにより確定 される請求項１３記載の装置。

工５．前記スイッチング手段は、前記周期部分の中で前記カウンティング手段が 到達したカウントを連続して受信し、複数の計算手段デジタル出力信号を、それ ぞれ、前記ディジット信号として、前記変換器システムの複数の信号出力領域の １つに供給し、それにより、選択された時間周期にわたる前記アナログ入力信号 と、前記基準値信号との比の信号平均を表わす前記変換器システムデジタル出力 信号を形成する計算手段（１２）をさらに具備する請求項９記載の装置。

Ｉ６．前述のように、前記第１の積分手段の出力端子が電気的に接続している前 記第２の積分手段の前記入力端子と、前述のように、前記スイッチング手段によ り前記基準信号入力領域（１７）に対して選択的に接続、遮断される前記第２の 積分手段の前記入力端子とは、それぞれ、前記第１の積分手段の中の前記第２の 積分手段共通回路点に電気的に接続している請求項１０記載の装置。

１７、前述のように、前記アナログ信号入力領域（１０）に電気的に接続してい る前記第１の積分手段の入力端子と、前述のように、前記基準信号人力領域（１ ，７）に電気的に接続している前記第１の積分手段の前記入力端子とは、それぞ れ、前記第１の積分手段尾中の第１の積分手段共通回路点に電気的に接続してい る請求項１６記載の装置。

Ｉ８．前記第２の積分手段の前記入力端子は前記第１の積分手段に対応する抵抗 手段（２４）を介して電気的に接続し、且つ前記第２の積分手段の前記入力端子 は前記基準信号入力領域（１７）に対して対応する抵抗手段（２３）を介して選 択的に接続、遮断される請求項１７記戦の装置であって、前記第１の積分手段の 前記入力端子は前記可変利得増幅器（１３）の前記出力端子に対応する抵抗手段 （１９）を介して電気的に接続し、且つ前記第１の積分手段の前記入力端子は前 記基準信号入力領域（１７）に対応する抵抗手段（１８）を介して電気的に接続 している請求項１７記載の装置。

１９、選択された時間にわたる前記信号平均の値は、その中に含まれる前記周期 の対応して選択された数と、そのようにして含まれている前記周期のそれぞれに おいて前記カウンティング手段で到達するカウントと、前記第２の積分手段と前 記第１の積分手段に含まれている前記抵抗手段の抵抗値の比とにより確定される 請求項１８記載の装置。

２０、アナログ入力信号の選択された１バージぎンを表わすためにアナログ−デ ジタル変換でデジタル出力信号を供給する方法において、周期的タイミング信号 により規定される、一連の周期の中の各周期の一部分について、前記アナログ入 力信号に対応する選択された比を有効に乗算したものと、基準値信号に対応する 選択された比を有効に乗算したものとに基づいて、前記一連の周期の中の各周期 における積分の結果得られる値がそれぞれ基準値に達するまで、第１の信号組合 わせを積分する過程と：前記一連の周期の中の選択された各前記周期の第２の部 分の間の時間について、前記アナログ入力信号と、前記基準値信号とに基づｌ、 Ｎて、前記第１の信号組合わせとは異なる第２の信号組合わせを積分する過程と ：前記周期の中で前記第１及び第２の信号組合わせのうち一方の対応する積分が 要した持続時間の中で対応するものを表わすカウントを提供する過程と；前記カ ウントに基づ（１て、前記一連の周期の中の選択された数の周期にわたる前記ア ナログ入力信号と、前記基準値信号との比の時間積分の表現にほぼ等しいデジタ ル等価値を計算する過程とから成る方法。

２１、前記第１及び第２の信号組合わせのそれぞれは、前記アナログ人力信号と 、前記基準値信号との比の重み付は値に定数を加算したものから形成され、前記 ７″ジタル価値の前記計算は前記カウントと、前記定数の表現の双方に基づいて いる請求項２０２！載の方法。

２２、前記一連の周期の中の選択された数の周期にわたる前記アナログ入力信号 と、前記基＄確信号との比の時間積分の前記表現は、前記選択された数の周期に わたる前記比の信号平均である請求項２０記戦の方法。

２３、ｆ換器システムデノタル出力信号に変換すべきアナログ入力信号を受信す るのに遇するアナログ信号入力領域を介し、前記アナログ入力信号の１パーツ躍 ）を包含する信号の択一的組合わせを積分のために選択することにより動作され 、そのような選択は、一連の周期にわたって続（繰り返し選択周期をもつ周期的 タイミング信号によって始まるような周期的変化により実行されると共に、積分 結果がそのような周期の中で基準値に連することにより実行される積分アナログ −デジタル変換器システムであって、前記周期的タイミング信号を受信するのに 適するクローｌり信号入力領域と、カランナイングベース信号を受信するための カウンティングベース信号入力領域と、基準値信号を受信するのに適する基準信 号入力領域とを育し、それぞれが選択された値の１つのディジット信号を発生し 、それにより、前記周期における前記信号の組合わせの積分の時間に基づく前記 デジタル出力信号を供給する複数の信号出力領域を育する変換器システムにおい て、 出力端子と、複数の入力端子とを育し、そのうち１つの入力端子は前記アナログ 信号入力領域（１０）に電気的に接続し、別の入力端子は前記基準信号入力領域 （１７）に電気的に接続しており、前記アナログ信号入力領域（１０）及び前記 基準信号人力領域（１７）で供給される信号に対応する選択された比を有効に乗 算したものに基づいて出力信号を供給することができる第１の積分手段と：出力 端子と、複数の入力端子とを有し、前記入力端子のうち１つに供給される信号の 時間積分である出力信号を供給することができ、前記入力端子のうち１つはＡｉ ｌ記第１の積分手段の出力端子に電気的に接続している第２の積分手段と：出力 端子と、入力端子とを有し、前記入力端子に印加される電圧が比較器基準電圧を 越えた場合はその出力端子で第１の電圧状態を供給し、前記入力端子に印加され る電圧が前記比較器基準電圧より低い場合には、前記出力端子で第２の電圧状態 を供給することができ、前記入力端子は前記第２の積分手段の出力端子に電気的 に接続している比較器手段と： 複数の入力端子を有し、前記基準信号入力領域（１７）を前記第２の積分手段の １つの入力端子に対して選択的に接続、遮断することができるように電気的に接 続されており、前記クロッキング信号入力領域が前記入力端子のうち１つに電気 的に接続し、前記比較器手段の出力端子は前記入力端子の１つに電気的に接続し ているスイッチング手段とを具備する装置ｔ。

２４、前述のように、前記アナログ信号入力領域に電気的に接続している前記第 １の積分手段の入力端子は、前記アナログ信号入力領域（１０）に電気的に接続 する信号入力端子と、前記第１の積分手段のその前記入力端子に接続する出力端 子とを有する可変利得増幅器（１３）を介してそのように接続しており、前記可 変利得増幅器（１３）は、前記信号入力端子で供給される前記可変利得増幅器（ １３）により印加されて、その前記出力端子でその結果得られる信号を供給させ るべき択一的利得を選択するために利得′Ｍ御傷信号受信するための利得制御信 号入力領域に電気的に接続している制御入力を有する請求項２３記戦の装Ｗ。

２５、前記スイッチング手段は、前記周期部分の中で前記カウンティング手段（ ３２）が到達したカウントを連続して受信し、複数の計算手段デジタル出力信号 を、それぞれ、前記ディジブト信号として、前記変換器システムの複数の信号出 力領域の１つに供給し、それにより、選択された時間周期にわたる前記アナログ 入力信号と、前記基準値信号との比の時間積分を表わす前記変換器システムデジ タル出力信号を形成する計算手段（１２）をさらに具備する請求項２３記載の装 置Ｉ。

２６、前記スイッチング手段は、前記周期部分の中で前記カウンティング手段（ ３２）が到達したカウントを連続して受信し、複数の計算手段デジタル出力信号 を、それぞれ、前記ディジット信号として、前記変換器システムの複数の信号出 力領域の１つに供給し、それにより、選択された時間周期にわたる前記アナログ 入力信号と、前記基準値信号との比の信号平均を表わす前記変換器システムデジ タル出力信号を形成する計算手段（１２）をさらに具備する請求項２３記載の装 置。

国際調査報告　ＰＣＴＡＩ５９１１０４１９５国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．アナログ入力信号の１バージョンを包含する信号の択一的組合わせを積分の ために選択することにより動作され、そのような選択は、選択された周期の周期 的タイミング信号によって始まるような周期的変化により実行されると共に、積 分結果がそのような周期の中で基準値に達することにより実行される積分アナロ グーアジタル変換器システムであって、変換器システムのデジタル出力信号に変 換すべきアナログ入力信号を受信するためのアナログ信号入力領域と、前記周期 的タイミング信号を受信するためのクロック信号入力領域と、基準値信号を受信 するための基準信号入力領域とを有し、それぞれが選択された値の１つのディジ ット信号を発生し、それにより、前記周期における前記信号の組合わせの積分の 時間に基づく前記変換器システムのデジタル出力信号を供給する複数の信号出力 領域を有する変換器システムにおいて、出力端子と、複数の入力端子とを有し、 そのうち１つの入力端子は前記アナログ信号入力領域に電気的に接続し、別の入 力端子は前記基準信号入力領域に電気的に接続しており、前記アナログ信号入力 領域及び前記基準信号入力領域で供給される信号に基づいて出力信号を供給する ことができる信号組合わせ手段と；出力端子と、複数の入力端子とを有し、前記 信号組み合わせ手段の出力端子に電気的に接続している前記入力端子のうちの１ つに供給される信号の時間積分である出力信号を供給することができる積分手段 と；出力端子と、前記積分手段の出力端子に電気的に接続している入力端子とを 有し、その入力端子に印加される電圧が比較器基準電圧を越えた場合はその出力 端子で第１の電圧状態を供給し、その入力端子に印加される電圧が前記比較器基 準電圧より低い場合には、その出力端子で第２の電圧状態を供給することができ る比較器手段と； 複数の入力端子を有し、そのうち１つは前記クロッキング信号入力領域に電気的 に接続し、別の入力端子には前記比較器手段の出力端子が電気的に接続しており 、前記基準信号入力領域を前記積分手段の１つの入力端子に対して選択的に接続 、遮断することができるように電気的に接続されているスイッチング手段とを具 備する装置。 ２．前述のように、前記信号組合わせ手段の出力端子が電気的に接続している前 記積分手段の前記入力端子と、前述のように、前記スイッチング手段により前記 基準信号入力領域に対して選択的に接続、遮断される前記積分手段の前記入力端 子とは、それぞれ、前記積分手段の中の共通の回路点に電気的に接続している請 求項１記載の装置。 ３．前述のように、前記アナログ信号入力領域に電気的に接続している前記信号 組合わせ手段の前記入力端子と、前述のように、前記基準信号入力領域に電気的 に接続している前記信号組合わせ手段の前記入力端子は、それぞれ、前記信号組 合わせ手段の中の共通回路点に電気的に接続している請求項１記載の装置。 ４．前記変換器システムは、カウンティングベース信号を受信するためのカウン ティングベース信号入力領域を有し、前記スイッチング手段の１つの入力端子は 前記カウンティングベース信号入力領域に電気的に接続しており、前記スイッチ ング手段は、前記周期的タイミング信号と、前記比較器手段の出力端子における 電圧状態変化の双方によりそれぞれ接続時間が定められる前記周期のうちの複数 の選択された部分の間に前記カウンティングベース信号中のパルスをカウントす ることができ、あらかじめクリアされうるカウンティング手段をさらに具備し、 前記カウンティング手段は、前記周期部分のそれぞれにおいて到達したカウント をその出力端子で供給する請求項１記載の装置。 ５．前述のように、前記アナログ信号入力領域に電気的に接続している前記信号 組合わせ手段の前記入力端子は、信号入力端子が前記アナログ信号入力領域に電 気的に接続し且つ出力端子は前記積分手段のその前記入力端子に接続している可 変利得増幅器を介してそれに接続しており、前記可変利得増幅器は、その信号入 力端子に供給される信号に前記可変利得増幅器により印加されるべき択一的利得 を選択するために利得制御信号を受信すべき利得制御信号入力領域に電気的に接 続する制御入力端子を有し、利得印加の結果として発生する信号はその出力端子 で供給される請求項１記載の装置。 ６．前記共通回路点に電気的に接続している前記積分手段の前記入力端子は、そ れぞれ、対応する抵抗手段を介してそれに接続している請求項２記載の装置。 ７．前記共通回路点に電気的に接続している前記信号組合わせ手段の前記入力端 子は、それぞれ、対応する抵抗手段を介してそれに接続している請求項３記載の 装置。 ８．前記スイッチング手段は、前記周期部分の中で前記カウンティング手段が到 達したカウントを連続して受信し、複数の計算手段デジタル出力信号を、それぞ れ、前記ディジット信号として、前記変換器システムの複数の信号出力領域の１ つに供給し、それにより、選択された時間周期にわたる前記アナログ入力信号と 、前記基準値信号との比の時間積分を表わす前記変換器システムのデジタル出力 信号を形成する計算手段をさらに臭備する請求項４記載の装置。 ９．前記スイッチング手段は、前記周期部分の中で前記カウンティング手段が封 達したカウントを連続して受信し、複数の計算手段デジタル出力信号を、それぞ れ、前記ディジットシグナルとして、前記変換器システムの複数の信号出力領域 の１つに供給し、それにより、選択された時間周期にわたる前記アナログ入力信 号と、前記基準値信号との比の信号平均を表わす前記変換器システムのデジタル 出力信号を形成する計算手段をさらに具備する請求項４記載の装置。 １０．前記積分手段は、反転入力端子が前記共通回路点に電気的に接続している 演算増幅器を具備し、前記積分手段の出力端子と前記共通回路点との間に接続す るコンデンサをさらに具備する請求項６記載の装置。 １１．前記信号組合わせ手段は、反転入力端子が前記共通回路点に電気的に接続 している演算増幅器を具備し、前記積分手段の出力端子と前記共通回路点との間 に接続する抵抗をさらに具備する請求項７記載の装置。 １２．前述のように、前記信号組合わせ手段の出力端子が電気的に接続している 前記積分手段の前記入力端子と、前述のように、前記スイッチング手段により前 記基準信号入力領域に対して選択的に接続、遮断される前記積分手段の前記入力 端子とは、それぞれ、前記積分手段の中の共通の回路点に電気的に接続している 請求項８記載の装置。 １３．前述のように、前記信号組合わせ手段の出力端子が電気的に接続している 前記積分手段の前記入力端子と、前述のように、前記スイッチング手段により前 記基準信号入力領域に対して選択的に接続、遮断される前記積分手段の前記入力 端子とは、それぞれ、前記積分手段の中の共通の回路点に電気的に接続している 請求項９記載の装置。 １４．前述のように、前記アナログ信号入力領域に電気的に接続している前記信 号組合わせ手段の前記入力端子と、前述のように、前記基準信号入力領域に電気 的に接続している前記信号組合わせ手段の前記入力端子とは、それぞれ、前記信 号組合わせ手段の中の共通回路点に電気的に接続している請求項１２記載の装置 。 １５．前述のように、前記アナログ信号入力領域に電気的に接続している前記信 号組合わせ手段の前記入力端子と、前述のように、前記基準信号入力領域に電気 的に接続している前記信号組合わせ手段の前記入力端子とは、それぞれ、前記信 号組合わせ手段の中の共通回路点に電気的に接続している請求項１３記載の装置 。 １６．前記共通回路点に電気的に接続している静記積分手段の前記入力端子は、 それぞれ、対応する抵抗手段を介してそれに接続しており、前記共通回路点に電 気的に接続している前記信号組合わせ手段の前記入力端子は、それぞれ、対応す る抵抗手段を介してそれに接続している請求項１４記載の装置。 １７．前記共通回路点に電気的に接続している前記積分手段の前記入力端子は、 それぞれ、対応する抵抗手段を介してそれに接続しており、前記共通回路点に電 気的に接続している前記信号組合わせ手段の前記入力端子は、それぞれ、対応す る抵抗手段を介してそれに接続している請求項１５記載の装置。 １８．選択された時間にわたる前記時間積分の値はその中に含まれる前記周期の 数と、そのようにして含まれている前記周期のそれぞれにおいて前記カウンティ ング手段で到達するカウントと、前記積分手段と前記信号組合わせ手段に含まれ ている前記抵抗手段の抵抗値の比とにより確定される請求項１６記載の装置。 １９．選択された時間にわたる前記信号平均の値は、その中に含まれる前記周期 の数と、そのようにして含まれている前記周期のそれぞれにおいて前記カウンテ ィング手段で到達するカウントと、前記積分手段と前記信号組合わせ手段に含ま れている前記抵抗手段の抵抗値の比とにより確定される請求項１７記載の装置２ ０．アナログ入力信号の選択された１バージ・ンを表わすためにアナログーデジ タル変換でデジタル出力信号を供給する方法において、周期的タイミング信号に より規定される、一連の周期の中の各周期の一部分について、前記アナログ入力 信号と、基準値信号とに基づいて、前記一連の周期の中の各周期における積分の 結果得られる値がそれぞれ基準値に達するまで、第１の信号組合わせを積分する 過程と； 前記一連の周期の中の各前記周期に残っている時間の間の選択された時間につい て、前記アナログ入力信号と、前記基準値信号とに基づいて、前記第１の信号組 合わせとは異なる第２の信号組合わせを積分する過程と；前記周期の中で前記第 １の種類及び第２の種類の信号組合わせの一方の対応する積分が要した持続時間 のうち対応するものを表わすカウントを提供する過程と前記カウントに基づいて 、前記一連の周期の中の選択された数の周期にわたる前記アナログ入力信号と、 前記基準値信号との比の時間積分の表現にほぼ等しいデジタル等価値を計算する 過程とから成る方法。 ２１．前記第１及び第２の信号組合わせのそれぞれは、前記アナログ入力信号と 、前記基準値信号との比の重み付け値に定数を加算したものから形成され、前記 デジタル等価値の前記計算は前記カウントと、前記定数の表現の双方に基づいて いる請求項２０記載の方法。 ２２．前記一連の周期の中の選択された数の周期にわたる前記アナログ入力信号 と、前記基準値信号との比の時間積分の前記表現は、前記選択された数の周期に わたる前記比の信号平均である請求項２０記載の方法。