JPH0549123B2 - - Google Patents
Info
- Publication number
- JPH0549123B2 JPH0549123B2 JP62130182A JP13018287A JPH0549123B2 JP H0549123 B2 JPH0549123 B2 JP H0549123B2 JP 62130182 A JP62130182 A JP 62130182A JP 13018287 A JP13018287 A JP 13018287A JP H0549123 B2 JPH0549123 B2 JP H0549123B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- circuit
- current source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000035939 shock Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は切換回路に関し、特に差動増幅器を用
いた切換回路に関する。
いた切換回路に関する。
一般にオーデイオ分野などに使用される切換回
路は信号系の切換えなどに使われ、外部の直流電
圧または直流電流によつて切換動作が要求され
る。また信号系に使用される場合には切換時のシ
ヨツクノイズが直接最終出力段にも影響するの
で、そのようなシヨツクノイズのレベルを小さく
することが要求される。
路は信号系の切換えなどに使われ、外部の直流電
圧または直流電流によつて切換動作が要求され
る。また信号系に使用される場合には切換時のシ
ヨツクノイズが直接最終出力段にも影響するの
で、そのようなシヨツクノイズのレベルを小さく
することが要求される。
第４図は従来の切換回路の一例を示す回路図で
ある。同図において切換回路は定電流源２６およ
びトランジスタ２０，２１，２２，２３，２４，
２５からなる差動増幅器を使用した電圧フロア回
路であり、定電流源２６およびカレントミラー構
成の２４，２５により電圧フロア回路の電流源と
なつている。また定電流源２６はトランジスタ２
７のコレクタと接続されており、トランジスタ２
７のベースである端子２８の電位により定電流源
２６の電流の流路を変え、電圧フロア回路の電流
源を切換えている。定電流源２６の電流値をI1、
トランジスタ２７のエミツタと端子２８の電位差
をVsとすると、電圧フロア回路の電流源が無く
なる、つまり電圧フロア回路が動作しなくなる条
件は(1)式となる。
ある。同図において切換回路は定電流源２６およ
びトランジスタ２０，２１，２２，２３，２４，
２５からなる差動増幅器を使用した電圧フロア回
路であり、定電流源２６およびカレントミラー構
成の２４，２５により電圧フロア回路の電流源と
なつている。また定電流源２６はトランジスタ２
７のコレクタと接続されており、トランジスタ２
７のベースである端子２８の電位により定電流源
２６の電流の流路を変え、電圧フロア回路の電流
源を切換えている。定電流源２６の電流値をI1、
トランジスタ２７のエミツタと端子２８の電位差
をVsとすると、電圧フロア回路の電流源が無く
なる、つまり電圧フロア回路が動作しなくなる条
件は(1)式となる。
VsKT／ｑlnI1／Is …(1)
但し、Is：逆方向飽和電流、ｑ：電子の電荷量、
Ｋ：ボルツマン定数、Ｔ：絶対温度 電圧フロア回路が動作している時は端子１９に
入力された信号は端子２９に出力されるが、電圧
フロア回路が動作していない時は端子１９に入力
された信号は端子２９に出力されない。したがつ
て端子２８の電位によつて、端子１９から入力さ
れた信号を端子２９へ伝達するかしないかを切換
えている。
Ｋ：ボルツマン定数、Ｔ：絶対温度 電圧フロア回路が動作している時は端子１９に
入力された信号は端子２９に出力されるが、電圧
フロア回路が動作していない時は端子１９に入力
された信号は端子２９に出力されない。したがつ
て端子２８の電位によつて、端子１９から入力さ
れた信号を端子２９へ伝達するかしないかを切換
えている。
第４図の従来回路では端子２８の電位変化に対
するトランジスタ２７のコレクタ電流の値の変化
が大きいので、電圧フロア回路の電流源の電流値
の変化も大きく、端子２８のバイアス過渡変動も
大きい。切換え時のシヨツクノイズも大きく、シ
ヨツクノイズ低減対策として端子２８に遅延回路
を設けてもトランジスタ２７のコレクタ電流が指
数関数的に変化するので、時間に対する端子２８
とトランジスタ２７のエミツタ差電圧：Vsの変
化量を小さくして、遅延回路の遅延時間を長くし
ても第５図に示すようにトランジスタ２７の動作
開始が遅くれるだけであり、シヨツクノイズの低
減は困難である。
するトランジスタ２７のコレクタ電流の値の変化
が大きいので、電圧フロア回路の電流源の電流値
の変化も大きく、端子２８のバイアス過渡変動も
大きい。切換え時のシヨツクノイズも大きく、シ
ヨツクノイズ低減対策として端子２８に遅延回路
を設けてもトランジスタ２７のコレクタ電流が指
数関数的に変化するので、時間に対する端子２８
とトランジスタ２７のエミツタ差電圧：Vsの変
化量を小さくして、遅延回路の遅延時間を長くし
ても第５図に示すようにトランジスタ２７の動作
開始が遅くれるだけであり、シヨツクノイズの低
減は困難である。
本発明が解決しようとする問題点、すなわち本
発明の目的は差動増幅器を組合せて切換回路を構
成するようにしてシヨツクノイズを低減した切換
回路を提供することにある。
発明の目的は差動増幅器を組合せて切換回路を構
成するようにしてシヨツクノイズを低減した切換
回路を提供することにある。
本発明の切換回路は、極性の等しい第１および
第２のトランジスタのエミツタを共通に接続し、
前記エミツタに所定のバイアスを供給する第１の
定電流源を接続してなる第１の差動増幅器と、第
２の定電流源により所定にバイアスされている第
２の差動増幅器とを有し、 前記第１のトランジスタのベースもしくは前記
第２のトランジスタのベースを切換制御端子と
し、前記第２のトランジスタのコレクタはバイア
ス回路に接続し、前記第１のトランジスタのコレ
クタはカレントミラー回路を介して前記第２の差
動増幅器の第２の定電流源のバイアス点に接続
し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子とし
て構成される。
第２のトランジスタのエミツタを共通に接続し、
前記エミツタに所定のバイアスを供給する第１の
定電流源を接続してなる第１の差動増幅器と、第
２の定電流源により所定にバイアスされている第
２の差動増幅器とを有し、 前記第１のトランジスタのベースもしくは前記
第２のトランジスタのベースを切換制御端子と
し、前記第２のトランジスタのコレクタはバイア
ス回路に接続し、前記第１のトランジスタのコレ
クタはカレントミラー回路を介して前記第２の差
動増幅器の第２の定電流源のバイアス点に接続
し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子とし
て構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。ト
ランジスタ３，４は差動構成をなし、定電流源５
によりバイアスされている。トランジスタ８，
９，１０，１１によりなる差動増幅器で構成した
電圧フロア回路は定電流源１２によりバイアスさ
れている。トランジスタ４のコレクタは、＋Ｖに
接続されトランジスタ３のコレクタは、トランジ
スタ６，７により構成されるカレントミラー回路
のトランジスタ６のコレクタに接続している。さ
らにトランジスタ７のコレクタはトランジスタ
８，９の共通エミツタと定電流源１２の共通接続
点に接続している。
ランジスタ３，４は差動構成をなし、定電流源５
によりバイアスされている。トランジスタ８，
９，１０，１１によりなる差動増幅器で構成した
電圧フロア回路は定電流源１２によりバイアスさ
れている。トランジスタ４のコレクタは、＋Ｖに
接続されトランジスタ３のコレクタは、トランジ
スタ６，７により構成されるカレントミラー回路
のトランジスタ６のコレクタに接続している。さ
らにトランジスタ７のコレクタはトランジスタ
８，９の共通エミツタと定電流源１２の共通接続
点に接続している。
トランジスタ３とトランジスタ４は、差動構成
をしているので、トランジスタ３のベース電位お
よびトランジスタ４のベース電位の関係および定
電流源５の電流値によつてトランジスタ３とトラ
ンジスタ４のそれぞれのコレクタ電流は決定され
る。すなわち端子１４とトランジスタ４のベース
との差電圧をVd、定電流源５の電流をI0とする
と、トランジスタ３のコレクタ電流Ic3は(2)式と
なる。
をしているので、トランジスタ３のベース電位お
よびトランジスタ４のベース電位の関係および定
電流源５の電流値によつてトランジスタ３とトラ
ンジスタ４のそれぞれのコレクタ電流は決定され
る。すなわち端子１４とトランジスタ４のベース
との差電圧をVd、定電流源５の電流をI0とする
と、トランジスタ３のコレクタ電流Ic3は(2)式と
なる。
Ic3＝I0／１＋ｅ Vdq／KT …(2)
ｑ：電子の電荷、Ｋ：ボルツマン定数、Ｔ：絶
対温度 (2)式より端子１４とトランジスタ４のベースの
差電圧Vdとトランジスタ３のコレクタ電流Ic3の
関係は、第２図のようになり、端子１４とトラン
ジスタ４のベースの差電圧Vdに対するトランジ
スタ３のコレクタ電流Ic3はなだらかに変化する。
トランジスタ３のコレクタにはトランジスタ６，
７により構成されるカレントミラー回路が接続さ
れているので、トランジスタ３のコレクタ電流
Ic3と同様な電流がトランジスタ７のコレクタに
流れる。したがつて定電流源１２にトランジスタ
３のコレクタ電流と同様な電流が流し込まれる。
対温度 (2)式より端子１４とトランジスタ４のベースの
差電圧Vdとトランジスタ３のコレクタ電流Ic3の
関係は、第２図のようになり、端子１４とトラン
ジスタ４のベースの差電圧Vdに対するトランジ
スタ３のコレクタ電流Ic3はなだらかに変化する。
トランジスタ３のコレクタにはトランジスタ６，
７により構成されるカレントミラー回路が接続さ
れているので、トランジスタ３のコレクタ電流
Ic3と同様な電流がトランジスタ７のコレクタに
流れる。したがつて定電流源１２にトランジスタ
３のコレクタ電流と同様な電流が流し込まれる。
ここで定電流源１２の電流値をIPとすると、ト
ランジスタ８，９，１０，１１より構成されてい
る差動増増器の開放電圧利得Avは(3)式になる。
ランジスタ８，９，１０，１１より構成されてい
る差動増増器の開放電圧利得Avは(3)式になる。
Av＝ｄ（IP−Ic3） …(3)
但し、ｄは比例定数、定電流源５の電流値I0定
電流源１２の電流値IP この差動増幅器を電圧フロアとして使用してい
るので、入力端子２から出力端子１３までの伝達
増幅Adは(4)式となる。
電流源１２の電流値IP この差動増幅器を電圧フロアとして使用してい
るので、入力端子２から出力端子１３までの伝達
増幅Adは(4)式となる。
Ad＝Av／１＋Av …(4)
(2)、(3)、(4)式より端子１４とトランジスタ４の
ベースの差電圧により入力端子２からの信号を出
力端子１３への伝達を制御できる。したがつて端
子１４とトランジスタ４のベースの差電圧によつ
て端子２から入力された信号を端子１３へ伝達す
るか否かの切換が可能である。
ベースの差電圧により入力端子２からの信号を出
力端子１３への伝達を制御できる。したがつて端
子１４とトランジスタ４のベースの差電圧によつ
て端子２から入力された信号を端子１３へ伝達す
るか否かの切換が可能である。
また本回路においては第２図に示すように切換
端子である端子１４とトランジスタ４のベースの
差電圧に対するトランジスタ３のコレクタ電流
Ic3の変化は差動回路を使用しているためになだ
らかに変化する。同様に定電流源１２に流し込ま
れる電流もなだらかに変化するので、端子１３の
バイアスの過渡変動も小さく切換時におけるシヨ
ツクノイズも従来回路に比べ小さい。
端子である端子１４とトランジスタ４のベースの
差電圧に対するトランジスタ３のコレクタ電流
Ic3の変化は差動回路を使用しているためになだ
らかに変化する。同様に定電流源１２に流し込ま
れる電流もなだらかに変化するので、端子１３の
バイアスの過渡変動も小さく切換時におけるシヨ
ツクノイズも従来回路に比べ小さい。
さらに本回路においては、端子１４に抵抗１５
容量１６からなる遅延回路を接続することによ
り、端子１４とトランジスタ４のベースの差電圧
の変化を除々に行うことが可能である。第３図に
切換操作した出力端子１３の信号OFF時、ON時
の端子１７の電位、端子１４とトランジスタ４の
ベースの差電圧、及び出力端子１３の波形をそれ
ぞれ示す。
容量１６からなる遅延回路を接続することによ
り、端子１４とトランジスタ４のベースの差電圧
の変化を除々に行うことが可能である。第３図に
切換操作した出力端子１３の信号OFF時、ON時
の端子１７の電位、端子１４とトランジスタ４の
ベースの差電圧、及び出力端子１３の波形をそれ
ぞれ示す。
端子１７にa1のような切換電圧が入力される
と、端子１４とトランジスタ４のベースの差電圧
はb1のように遅延をもつて立ち上る。この時の
端子１４とトランジスタ４のベースの差電圧Vd1
と時間ｔの関係は(5)式になる。
と、端子１４とトランジスタ４のベースの差電圧
はb1のように遅延をもつて立ち上る。この時の
端子１４とトランジスタ４のベースの差電圧Vd1
と時間ｔの関係は(5)式になる。
Vd1＝VR（１−e-１／RCｔ） …(5)
但し、VRは端子１７に切換電圧として印加され
た電圧値。
た電圧値。
したがつて(2)、(3)、(4)、(5)式により出力端子１
３の出力もc1のように遅延をもつて減少する。
３の出力もc1のように遅延をもつて減少する。
逆に端子１７にa2のような切換電圧が入力さ
れると、端子１４とトランジスタ４のベースの差
電圧はb2のように遅延をもつて減少する。この
時の端子１４とトランジスタ４のベースの差電圧
Vd2と時間ｔの関係は(6)式になる。
れると、端子１４とトランジスタ４のベースの差
電圧はb2のように遅延をもつて減少する。この
時の端子１４とトランジスタ４のベースの差電圧
Vd2と時間ｔの関係は(6)式になる。
Vd2＝VRe-１／RCｔ …(6)
したがつて(2)、(3)、(4)、(6)式により出力端子１
３の出力はc2のように遅延をもつて立ち上る。
３の出力はc2のように遅延をもつて立ち上る。
以上述べたように本発明の回路において信号の
切換は遅延をもつて除々に変化するので、出力端
１３におよぼす切換時のシヨツクノイズは小さ
い。また出力端子１３の信号の遅延は抵抗１５、
容量１６により自由に設定できる。
切換は遅延をもつて除々に変化するので、出力端
１３におよぼす切換時のシヨツクノイズは小さ
い。また出力端子１３の信号の遅延は抵抗１５、
容量１６により自由に設定できる。
さらに、トランジスタ４のベース電位を第１図
で示す基準電位以外の電位を与えて本願を実施し
た場合は、制御端子１４に印加される動作開始電
圧がシフトするだけで上記の説明と同様な効果が
ある。
で示す基準電位以外の電位を与えて本願を実施し
た場合は、制御端子１４に印加される動作開始電
圧がシフトするだけで上記の説明と同様な効果が
ある。
以上説明したように本発明の回路においては切
換時に発生するシヨツクノイズレベルが小さく、
また制御端子にCRによる遅延回路を設けること
によりさらにシヨツクノイズを低減できるという
効果がある。
換時に発生するシヨツクノイズレベルが小さく、
また制御端子にCRによる遅延回路を設けること
によりさらにシヨツクノイズを低減できるという
効果がある。
なお、集積回路化した場合、従来回路において
はトランジスタのバラツキにより切換開始電圧の
バラツキも大きかつたが、本発明では差動回路を
用いているので、バラツキも小さくなり集積回路
化に適している。
はトランジスタのバラツキにより切換開始電圧の
バラツキも大きかつたが、本発明では差動回路を
用いているので、バラツキも小さくなり集積回路
化に適している。
第１図は本発明の一実施例を示す回路図、第２
図は切換電圧に対する切換電流の変化を示す特性
図、第３図は切換動作を示す波形図、第４図は従
来の切換回路の例を示す回路図、第５図は従来回
路の切換動作を示す波形図である。 ２……入力端、３，４，６，７，８，９，１
０，１１……トランジスタ、５，１２……定電流
源、１３……出力端、１５……抵抗、１６……容
量。
図は切換電圧に対する切換電流の変化を示す特性
図、第３図は切換動作を示す波形図、第４図は従
来の切換回路の例を示す回路図、第５図は従来回
路の切換動作を示す波形図である。 ２……入力端、３，４，６，７，８，９，１
０，１１……トランジスタ、５，１２……定電流
源、１３……出力端、１５……抵抗、１６……容
量。
Claims (1)
- 【特許請求の範囲】 １ 極性の等しい第１および第２のトランジスタ
のエミツタを共通に接続し、前記エミツタに所定
のバイアスを供給する第１の定電流源を接続して
なる第１の差動増幅器と、第２の定電流源により
所定にバイアスされている第２の差動増幅器とを
有し、 前記第１のトランジスタのベースもしくは前記
第２のトランジスタのベースを切換制御端子と
し、前記第２のトランジスタのコレクタはバイア
ス回路に接続し、前記第１のトランジスタのコレ
クタはカレントミラー回路を介して前記第２の差
動増幅器の第２の定電流源のバイアス点に接続
し、前記第２の差動増幅器の入力を入力端子と
し、前記第２の差動増幅器の出力を出力端子とし
たことを特徴とする切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130182A JPS63294006A (ja) | 1987-05-26 | 1987-05-26 | 切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62130182A JPS63294006A (ja) | 1987-05-26 | 1987-05-26 | 切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63294006A JPS63294006A (ja) | 1988-11-30 |
| JPH0549123B2 true JPH0549123B2 (ja) | 1993-07-23 |
Family
ID=15028024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62130182A Granted JPS63294006A (ja) | 1987-05-26 | 1987-05-26 | 切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63294006A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2643156B2 (ja) * | 1987-07-09 | 1997-08-20 | 松下電器産業株式会社 | 演算増幅装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187108A (ja) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | 信号再生装置 |
-
1987
- 1987-05-26 JP JP62130182A patent/JPS63294006A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187108A (ja) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | 信号再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63294006A (ja) | 1988-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| KR930002040B1 (ko) | 증폭기 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US5973564A (en) | Operational amplifier push-pull output stage with low quiescent current | |
| JPH0549123B2 (ja) | ||
| JPH0557771B2 (ja) | ||
| US4616190A (en) | Differential amplifier with current steering to enhance slew rate | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP3267897B2 (ja) | 利得制御回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JPH0115224Y2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JPS6161726B2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPH10303655A (ja) | 増幅回路 | |
| JPH0451787B2 (ja) | ||
| JP2001007655A (ja) | フル差動増幅装置 | |
| JPS6354809A (ja) | バイアス回路 |