JPH05343933A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPH05343933A JPH05343933A JP4145672A JP14567292A JPH05343933A JP H05343933 A JPH05343933 A JP H05343933A JP 4145672 A JP4145672 A JP 4145672A JP 14567292 A JP14567292 A JP 14567292A JP H05343933 A JPH05343933 A JP H05343933A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- voltage
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、入力信号電圧に応じた出力電流を
得ることができる電圧電流変換回路に関するもので、特
に、変換精度を向上させた電圧電流変換感回路を得るこ
とを目的とする。 【構成】 本発明にかかる電圧電流変換回路は、差動接
続された第１及び第２トランジスタと、該第１トランジ
スタのベースバイアス電流を供給する基準電源と、前記
第１トランジスタのコレクタから前記第２トランジスタ
のベースへの帰還路を形成する電流ミラー回路と、前記
第２トランジスタのベースと基準電源との間に接続され
る変換抵抗と、前記電流ミラー回路にミラー接続される
出力トランジスタとを備える。
得ることができる電圧電流変換回路に関するもので、特
に、変換精度を向上させた電圧電流変換感回路を得るこ
とを目的とする。 【構成】 本発明にかかる電圧電流変換回路は、差動接
続された第１及び第２トランジスタと、該第１トランジ
スタのベースバイアス電流を供給する基準電源と、前記
第１トランジスタのコレクタから前記第２トランジスタ
のベースへの帰還路を形成する電流ミラー回路と、前記
第２トランジスタのベースと基準電源との間に接続され
る変換抵抗と、前記電流ミラー回路にミラー接続される
出力トランジスタとを備える。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＧＣ（自動利得制
御）回路等へ電流を供給するに適した電圧電流変換回路
に関し、特に、電圧電流変換を高精度に行うことができ
る電圧電流変換回路を提供せんとするものである。
御）回路等へ電流を供給するに適した電圧電流変換回路
に関し、特に、電圧電流変換を高精度に行うことができ
る電圧電流変換回路を提供せんとするものである。
【０００２】
【従来の技術】従来、図２に示す如き電圧電流変換回路
が知られている。図２において、入力端子１に印加され
た入力信号は、差動接続された第１及び第２トランジス
タ２及び３で増幅される。前記第１及び第２トランジス
タ２及び３はコレクタ負荷として第３及び第４トランジ
スタ４及び５から成る電流ミラー回路６を備えており、
第１トランジスタ２のコレクタ電流と第４トランジスタ
５のコレクタ電流との差電流が、帰還トランジスタ７の
ベースに供給される。前記帰還トランジスタ７は、第１
トランジスタ２のコレクタから第２トランジスタ３のベ
ースへの全帰還路を形成する。従って、帰還作用によ
り、第２トランジスタ３のベース電圧は、第１トランジ
スタ２のベース電圧と等しくなる。
が知られている。図２において、入力端子１に印加され
た入力信号は、差動接続された第１及び第２トランジス
タ２及び３で増幅される。前記第１及び第２トランジス
タ２及び３はコレクタ負荷として第３及び第４トランジ
スタ４及び５から成る電流ミラー回路６を備えており、
第１トランジスタ２のコレクタ電流と第４トランジスタ
５のコレクタ電流との差電流が、帰還トランジスタ７の
ベースに供給される。前記帰還トランジスタ７は、第１
トランジスタ２のコレクタから第２トランジスタ３のベ
ースへの全帰還路を形成する。従って、帰還作用によ
り、第２トランジスタ３のベース電圧は、第１トランジ
スタ２のベース電圧と等しくなる。
【０００３】また、第２トランジスタ２のベースには変
換抵抗８の一端が接続され、該変換抵抗８の他端は第５
トランジスタ９のエミッタに接続される。第５トランジ
スタ９のベースには、基準電源１０の基準電圧
（Ｖref）が第６トランジスタ１１のベースエミッタ路
を介して印加される。前記基準電圧は、抵抗１２を介し
て第１トランジスタ２のベースにもバイアス電圧として
印加されている。
換抵抗８の一端が接続され、該変換抵抗８の他端は第５
トランジスタ９のエミッタに接続される。第５トランジ
スタ９のベースには、基準電源１０の基準電圧
（Ｖref）が第６トランジスタ１１のベースエミッタ路
を介して印加される。前記基準電圧は、抵抗１２を介し
て第１トランジスタ２のベースにもバイアス電圧として
印加されている。
【０００４】その為、入力信号電圧をΔＶとすれば、変
換抵抗８の一端の電圧は、Ｖref＋ΔＶとなり、前記変
換抵抗８の他端の電圧は、Ｖrefとなり、変換抵抗８の
値をＲとすれば、前記変換抵抗８に流れる電流は、ΔＶ
／Ｒとなる。前記電流は、電流ミラー回路１３を介して
負荷１４に供給される。従って、入力信号電圧に対応し
た電流を負荷１４に供給することができ、電圧電流変換
回路が構成できる。
換抵抗８の一端の電圧は、Ｖref＋ΔＶとなり、前記変
換抵抗８の他端の電圧は、Ｖrefとなり、変換抵抗８の
値をＲとすれば、前記変換抵抗８に流れる電流は、ΔＶ
／Ｒとなる。前記電流は、電流ミラー回路１３を介して
負荷１４に供給される。従って、入力信号電圧に対応し
た電流を負荷１４に供給することができ、電圧電流変換
回路が構成できる。
【０００５】
【発明が解決しようとする課題】図２の電圧電流変換回
路を用いれば、理想的には、入力信号電圧に対応した電
流を得ることができる。しかしながらＩＣ（集積回路）
化した場合、トランジスタの特性に起因した誤差が発生
し、精度が悪化するという問題を有する。即ち、ＩＣに
おいては、ＮＰＮトランジスタのベースエミッタ間電圧
ＶBENとＰＮＰトランジスタのベースエミッタ間電圧Ｖ
BEPとが必ずしも等しくならない。図２の回路において
は、直流レベルシフトのために、第５及び第６トランジ
スタ９及び１１をもうけているが、前記ＶBENとＶBEPと
が等しくない場合、Ｖref−ＶBEN＋ＶBEPがＶrefに等し
くならず、変換抵抗８の他端の電圧が正確にＶrefにな
らない。従って、変換誤差が発生し、精度が低下する。
路を用いれば、理想的には、入力信号電圧に対応した電
流を得ることができる。しかしながらＩＣ（集積回路）
化した場合、トランジスタの特性に起因した誤差が発生
し、精度が悪化するという問題を有する。即ち、ＩＣに
おいては、ＮＰＮトランジスタのベースエミッタ間電圧
ＶBENとＰＮＰトランジスタのベースエミッタ間電圧Ｖ
BEPとが必ずしも等しくならない。図２の回路において
は、直流レベルシフトのために、第５及び第６トランジ
スタ９及び１１をもうけているが、前記ＶBENとＶBEPと
が等しくない場合、Ｖref−ＶBEN＋ＶBEPがＶrefに等し
くならず、変換抵抗８の他端の電圧が正確にＶrefにな
らない。従って、変換誤差が発生し、精度が低下する。
【０００６】
【課題を解決するための手段】本発明は、上述の点に鑑
み成されたもので、差動接続された第１及び第２トラン
ジスタと、前記第１トランジスタのコレクタと前記第２
トランジスタのベースとの間の電流帰還路を構成する電
流ミラー回路と、前記第１トランジスタのベースバイア
ス電圧を供給する基準電源と、該基準電源と前記第２ト
ランジスタのベースとの間に接続される抵抗と、前記電
流ミラー回路に流れる電流に応じた電流を発生する出力
トランジスタとを設けたことを特徴とする。
み成されたもので、差動接続された第１及び第２トラン
ジスタと、前記第１トランジスタのコレクタと前記第２
トランジスタのベースとの間の電流帰還路を構成する電
流ミラー回路と、前記第１トランジスタのベースバイア
ス電圧を供給する基準電源と、該基準電源と前記第２ト
ランジスタのベースとの間に接続される抵抗と、前記電
流ミラー回路に流れる電流に応じた電流を発生する出力
トランジスタとを設けたことを特徴とする。
【０００７】
【作用】本発明によれば、第２トランジスタのベース電
圧を、入力信号が印加される第１トランジスタのベース
電圧と等しくすることができる。また、第２トランジス
タのベースと基準電源との間に変換抵抗を接続したの
で、前記変換抵抗の両端電圧は、入力信号電圧と正確に
等しくなる。その為、前記変換抵抗に流れる電流は、入
力信号電圧と前記変換抵抗の抵抗値とによって決まり、
入力信号電圧に正確に比例する電流が得られる。更に、
電流帰還路を電流ミラー回路によって構成しているの
で、前記電流ミラー回路に出力電流をミラー接続するだ
けで、変換電流を取り出すことができる。
圧を、入力信号が印加される第１トランジスタのベース
電圧と等しくすることができる。また、第２トランジス
タのベースと基準電源との間に変換抵抗を接続したの
で、前記変換抵抗の両端電圧は、入力信号電圧と正確に
等しくなる。その為、前記変換抵抗に流れる電流は、入
力信号電圧と前記変換抵抗の抵抗値とによって決まり、
入力信号電圧に正確に比例する電流が得られる。更に、
電流帰還路を電流ミラー回路によって構成しているの
で、前記電流ミラー回路に出力電流をミラー接続するだ
けで、変換電流を取り出すことができる。
【０００８】
【実施例】図１は、本発明の一実施例を示す回路図であ
る。図１において、１５はコレクタ及びベースが第１ト
ランジスタのコレクタに接続されたダイオード接続型の
第７トランジスタ１６と該第７トランジスタ１６にミラ
ー接続された第８トランジスタ１７とから成る電流ミラ
ー回路、１８は第２トランジスタ３のベースと基準電源
１０との間に接続された変換抵抗、１９は前記第７トラ
ンジスタと電流ミラー接続された出力トランジスタ、２
０は該出力トランジスタ１９のコレクタ電流を反転して
負荷１４に供給する電流ミラー回路である。
る。図１において、１５はコレクタ及びベースが第１ト
ランジスタのコレクタに接続されたダイオード接続型の
第７トランジスタ１６と該第７トランジスタ１６にミラ
ー接続された第８トランジスタ１７とから成る電流ミラ
ー回路、１８は第２トランジスタ３のベースと基準電源
１０との間に接続された変換抵抗、１９は前記第７トラ
ンジスタと電流ミラー接続された出力トランジスタ、２
０は該出力トランジスタ１９のコレクタ電流を反転して
負荷１４に供給する電流ミラー回路である。
【０００９】尚、図１の他の回路素子は図２と同一に
付、同一の符号を付し、説明を省略する。次に動作を説
明する。第１トランジスタ２と第２トランジスタ３と
は、エミッタ面積比が１：１に成されている。その為、
無信号状態で定電流源２１に流れる電流を２Ｉ0とすれ
ば、第１トランジスタ２のコレクタ電流がＩ0、第２ト
ランジスタ３のコレクタ電流もＩ0となる。また無信号
状態では、基準電源１０によって第１トランジスタ２の
ベース電圧がＶrefとなるので、帰還作用により第２ト
ランジスタ３のベース電圧もＶrefとなり、変換抵抗１
８の両端電圧が等しくなり、該変換抵抗１８に電流が流
れない。その為、電流ミラー回路１５にも電流が流れ
ず、出力トランジスタ１９のコレクタ電流も流れない。
付、同一の符号を付し、説明を省略する。次に動作を説
明する。第１トランジスタ２と第２トランジスタ３と
は、エミッタ面積比が１：１に成されている。その為、
無信号状態で定電流源２１に流れる電流を２Ｉ0とすれ
ば、第１トランジスタ２のコレクタ電流がＩ0、第２ト
ランジスタ３のコレクタ電流もＩ0となる。また無信号
状態では、基準電源１０によって第１トランジスタ２の
ベース電圧がＶrefとなるので、帰還作用により第２ト
ランジスタ３のベース電圧もＶrefとなり、変換抵抗１
８の両端電圧が等しくなり、該変換抵抗１８に電流が流
れない。その為、電流ミラー回路１５にも電流が流れ
ず、出力トランジスタ１９のコレクタ電流も流れない。
【００１０】今、入力端子１にΔＶの入力信号電圧が印
加されたとすると、第１トランジスタ２のコレクタ電流
が増加し、第２トランジスタのコレクタ電流が減少す
る。その為、両コレクタ電流の差電流に相当する電流が
電流ミラー回路１５に流れ、該電流は変換抵抗１８に流
入する。この動作が負帰還となって、第２トランジスタ
３のベース電圧は第１トランジスタ２のベース電圧に追
随する。従って、第２トランジスタ３のベース電圧は、
Ｖref＋ΔＶとなる。その時、変換抵抗１８に流れる電
流は、抵抗値をＲとすれば、ΔＶ／Ｒとなり、入力信号
電圧に比例したものとなる。変換抵抗１８に流れる電
流、即ち電流ミラー回路１５に流れる電流は、出力トラ
ンジスタ１９に流れる。この電流は、出力トランジスタ
１９のコレクタから電流ミラー回路２０に流れ、負荷１
４に供給される。
加されたとすると、第１トランジスタ２のコレクタ電流
が増加し、第２トランジスタのコレクタ電流が減少す
る。その為、両コレクタ電流の差電流に相当する電流が
電流ミラー回路１５に流れ、該電流は変換抵抗１８に流
入する。この動作が負帰還となって、第２トランジスタ
３のベース電圧は第１トランジスタ２のベース電圧に追
随する。従って、第２トランジスタ３のベース電圧は、
Ｖref＋ΔＶとなる。その時、変換抵抗１８に流れる電
流は、抵抗値をＲとすれば、ΔＶ／Ｒとなり、入力信号
電圧に比例したものとなる。変換抵抗１８に流れる電
流、即ち電流ミラー回路１５に流れる電流は、出力トラ
ンジスタ１９に流れる。この電流は、出力トランジスタ
１９のコレクタから電流ミラー回路２０に流れ、負荷１
４に供給される。
【００１１】
【発明の効果】本発明によれば、入力信号電圧に応じた
精度の高い出力電流を得ることができる。特に、ＩＣ化
する場合、バラツキの多いトランジスタのＶBEを利用せ
ず、精度の高い電流ミラー回路を利用しているので、よ
り高い精度が得られる。また、帰還路を電流ミラー回路
によって構成し、出力トランジスタを前記電流ミラー回
路にミラー接続しているので、前記出力トランジスタか
ら精度の高い出力電流を容易に取り出すことができる。
精度の高い出力電流を得ることができる。特に、ＩＣ化
する場合、バラツキの多いトランジスタのＶBEを利用せ
ず、精度の高い電流ミラー回路を利用しているので、よ
り高い精度が得られる。また、帰還路を電流ミラー回路
によって構成し、出力トランジスタを前記電流ミラー回
路にミラー接続しているので、前記出力トランジスタか
ら精度の高い出力電流を容易に取り出すことができる。
【図１】本発明の一実施例を示す回路図
【図２】従来の電圧電流変換回路を示す回路図
２ 第１トランジスタ ３ 第２トランジスタ １０ 基準電源１５ 電流ミラー回路 １８ 変換抵抗 １９ 出力トランジスタ
Claims (2)
- 【請求項１】 差動接続された第１及び第２トランジス
タを備え、前記第１トランジスタのベースに入力電圧を
印加するとともに、前記第１トランジスタのコレクタと
前記第２トランジスタのベースとの間に電流帰還路を設
けて成る電圧電流変換回路において、 前記電流帰還路を、前記第１トランジスタのコレクタ電
流を入力とし、出力端が前記第２トランジスタのベース
に接続された電流ミラー回路で構成するとともに、 前記第１トランジスタのベースバイアス電圧を供給する
基準電源と、 該基準電源と前記第２トランジスタのベースとの間に接
続される抵抗と、 前記電流ミラー回路に流れる電流に応じた電流を発生す
る出力トランジスタとを設けたことを特徴とする電圧電
流変換回路。 - 【請求項２】 前記電流ミラー回路はベース及びコレク
タが第１トランジスタのコレクタに接続されたダイオー
ド接続型の入力側トランジスタと、該入力側トランジス
タに電流ミラー接続されコレクタが第２トランジスタの
ベースに接続された出力側トランジスタとから成り、前
記出力トランジスタは、前記入力側トランジスタと電流
ミラー接続されることを特徴とする請求項１記載の電圧
電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145672A JPH05343933A (ja) | 1992-06-05 | 1992-06-05 | 電圧電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145672A JPH05343933A (ja) | 1992-06-05 | 1992-06-05 | 電圧電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343933A true JPH05343933A (ja) | 1993-12-24 |
Family
ID=15390422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145672A Pending JPH05343933A (ja) | 1992-06-05 | 1992-06-05 | 電圧電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343933A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980020803A (ko) * | 1996-09-11 | 1998-06-25 | 김광호 | 전압제어 양방향 전류원 장치 |
| JP2008022315A (ja) * | 2006-07-13 | 2008-01-31 | Mitsubishi Electric Corp | 熱型赤外線検出回路 |
-
1992
- 1992-06-05 JP JP4145672A patent/JPH05343933A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980020803A (ko) * | 1996-09-11 | 1998-06-25 | 김광호 | 전압제어 양방향 전류원 장치 |
| JP2008022315A (ja) * | 2006-07-13 | 2008-01-31 | Mitsubishi Electric Corp | 熱型赤外線検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
| US4642551A (en) | Current to voltage converter circuit | |
| KR900008752B1 (ko) | 전류미러회로 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| KR900007035B1 (ko) | 전자임피던스장치 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| EP0918272B1 (en) | Bias circuit for a voltage reference circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH0252892B2 (ja) | ||
| US4573019A (en) | Current mirror circuit | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| US4509020A (en) | Push-pull amplifier | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS6133710Y2 (ja) |