JPH0760981B2 - 電圧−電流変換回路 - Google Patents
電圧−電流変換回路Info
- Publication number
- JPH0760981B2 JPH0760981B2 JP59278729A JP27872984A JPH0760981B2 JP H0760981 B2 JPH0760981 B2 JP H0760981B2 JP 59278729 A JP59278729 A JP 59278729A JP 27872984 A JP27872984 A JP 27872984A JP H0760981 B2 JPH0760981 B2 JP H0760981B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential
- current conversion
- differential amplifier
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、差動増幅器を用いた電圧−電流変換回路の
非直線性歪の改善に関する。
非直線性歪の改善に関する。
第２図は、従来の電圧−電流変換回路を用いた信号処理
回路を示している。
回路を示している。
すなわち、電圧−電流変換回路２は、電圧源４、ダイオ
ード６、７、トランジスタ８、10、抵抗12、14および定
電流源16からなる差動増幅器で構成されている。トラン
ジスタ８、10のベースには抵抗18、20を介して電圧源22
から所定のバイアス電圧が印加されているとともに、ト
ランジスタ８のベースにはコンデンサ24を介して入力端
子26が形成され、この入力端子26に電流に変換すべき入
力信号電圧Viが加えられる。なお、ダイオード６、７
は、ベース・コレクタを共通にしたトランジスタで構成
される。
ード６、７、トランジスタ８、10、抵抗12、14および定
電流源16からなる差動増幅器で構成されている。トラン
ジスタ８、10のベースには抵抗18、20を介して電圧源22
から所定のバイアス電圧が印加されているとともに、ト
ランジスタ８のベースにはコンデンサ24を介して入力端
子26が形成され、この入力端子26に電流に変換すべき入
力信号電圧Viが加えられる。なお、ダイオード６、７
は、ベース・コレクタを共通にしたトランジスタで構成
される。
この電圧−電流変換回路２の出力側に設置された電流制
御増幅回路28は、トランジスタ30、32、34、36、38、4
0、42、44および抵抗46、48、50、52、54、56で構成さ
れ、電源端子58と接地点との間には駆動電源から電圧V
CCが加えられ、トランジスタ30、32のエミッタに形成さ
れた制御入力端子60から増幅利得を制御するための制御
電流ICが引かれる。
御増幅回路28は、トランジスタ30、32、34、36、38、4
0、42、44および抵抗46、48、50、52、54、56で構成さ
れ、電源端子58と接地点との間には駆動電源から電圧V
CCが加えられ、トランジスタ30、32のエミッタに形成さ
れた制御入力端子60から増幅利得を制御するための制御
電流ICが引かれる。
そして、トランジスタ40、44のコレクタには、抵抗62を
介して電圧源64から一定の電圧が加えられているととも
に、コンデンサ66を介して出力端子68が形成され、増幅
出力が取り出される。
介して電圧源64から一定の電圧が加えられているととも
に、コンデンサ66を介して出力端子68が形成され、増幅
出力が取り出される。
このような信号処理回路において、電圧−電流変換回路
２では、トランジスタ８、10のベース・エミッタ間電圧
をVBE1、VBE2、各トランジスタ８、10を流れるコレクタ
電流をI1、I2とすると、ベース・エミッタ間電圧VBE1、
VBE2の差はΔVBEは、 ΔVBE＝VBE1−VBE2 ＝VT1n（I1/I2） となる。したがって、トランジスタ８、10の特性が整合
し、ダイオード６、７を構成するトランジスタの特性が
整合している場合、ベース・エミッタ間電圧VBE間の差
ΔVBEが等しくなり、各ダイオード６、７またはトラン
ジスタ８、10に流れる電流I1、I2の電流比が等しくな
る。
２では、トランジスタ８、10のベース・エミッタ間電圧
をVBE1、VBE2、各トランジスタ８、10を流れるコレクタ
電流をI1、I2とすると、ベース・エミッタ間電圧VBE1、
VBE2の差はΔVBEは、 ΔVBE＝VBE1−VBE2 ＝VT1n（I1/I2） となる。したがって、トランジスタ８、10の特性が整合
し、ダイオード６、７を構成するトランジスタの特性が
整合している場合、ベース・エミッタ間電圧VBE間の差
ΔVBEが等しくなり、各ダイオード６、７またはトラン
ジスタ８、10に流れる電流I1、I2の電流比が等しくな
る。
この信号処理回路では、この差ΔVBEをトランジスタ3
0、32のベース間に印加し、制御電流Icを加減してトラ
ンジスタ30、32に流れる動作電流を制御し、増幅利得を
可変すれば、所望の電圧−電流変換出力を得ることがで
きる。
0、32のベース間に印加し、制御電流Icを加減してトラ
ンジスタ30、32に流れる動作電流を制御し、増幅利得を
可変すれば、所望の電圧−電流変換出力を得ることがで
きる。
このような電圧−電流変換回路２を用いている場合、ト
ランジスタ８、10のベース・エミッタ間電圧VBEが、入
力端子26に加えられる電流に変換すべき入力信号電圧Vi
によって流れる信号電圧によって変化するため、特に、
大振幅入力時、その出力が非直線性を持ち、出力歪を生
じる欠点がある。すなわち、入力端子26に入力信号電圧
Viが加わると、トランジスタ８、10のエミッタ側の抵抗
12、14によって信号電流に変換されるが、これに応じて
トランジスタ８、10のベース・エミッタ間電圧も増加す
るため、歪分が増すことになる。
ランジスタ８、10のベース・エミッタ間電圧VBEが、入
力端子26に加えられる電流に変換すべき入力信号電圧Vi
によって流れる信号電圧によって変化するため、特に、
大振幅入力時、その出力が非直線性を持ち、出力歪を生
じる欠点がある。すなわち、入力端子26に入力信号電圧
Viが加わると、トランジスタ８、10のエミッタ側の抵抗
12、14によって信号電流に変換されるが、これに応じて
トランジスタ８、10のベース・エミッタ間電圧も増加す
るため、歪分が増すことになる。
そこで、この発明は、このような非直線性の出力歪の発
生を改善しようとするものである。
生を改善しようとするものである。
この発明の電圧−電流変換回路は、一対のトランジスタ
からなる差動対と、各トランジスタのエミッタに接続さ
れた電圧−電流変換抵抗とを備え、電流に変換すべき電
圧が各トランジスタのベースに加えられて前記差動対を
通して電流変換を行う差動増幅器と、前記差動増幅器の
各入力部のそれぞれに設置され、かつ前記差動増幅器の
各トランジスタのベース側に出力を接続した、第１及び
第２の差動増幅回路とを有し、前記第１及び第２の差動
増幅回路はそれぞれ、共通の電圧源を以て一定のバイア
ス電圧が設定されたバイアス設定点に対して電流に変換
すべき入力電圧が加えられる正相入力と、前記差動増幅
器の各トランジスタのエミッタからの差動出力が接続さ
れる帰還入力とを備えたことを特徴とする。
からなる差動対と、各トランジスタのエミッタに接続さ
れた電圧−電流変換抵抗とを備え、電流に変換すべき電
圧が各トランジスタのベースに加えられて前記差動対を
通して電流変換を行う差動増幅器と、前記差動増幅器の
各入力部のそれぞれに設置され、かつ前記差動増幅器の
各トランジスタのベース側に出力を接続した、第１及び
第２の差動増幅回路とを有し、前記第１及び第２の差動
増幅回路はそれぞれ、共通の電圧源を以て一定のバイア
ス電圧が設定されたバイアス設定点に対して電流に変換
すべき入力電圧が加えられる正相入力と、前記差動増幅
器の各トランジスタのエミッタからの差動出力が接続さ
れる帰還入力とを備えたことを特徴とする。
したがって、この発明は、入力段にバッファ回路を設置
することにより、信号電流の影響を遮断し、非直線性歪
の発生を抑制している。
することにより、信号電流の影響を遮断し、非直線性歪
の発生を抑制している。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図はこの発明の電圧−電流変換回路の実施例を示
し、第２図に示す回路と同一部分には同一符号を付して
ある。
し、第２図に示す回路と同一部分には同一符号を付して
ある。
第１図において、この電圧−電流変換回路２は、差動増
幅器70の各入力部にバッファ回路72、74を設置し、電流
に変換すべき入力信号電圧Viとともに、電圧源22から一
定のバイアス電圧を加えるようにしたものである。すな
わち、差動増幅器70は、第２図に示す電圧−電流変換回
路２と同様に第１および第２のトランジスタ８、10から
なる差動対を備えて電流に変換すべき電圧がトランジス
タ８、10のベースに加えられて電流変換を行うように構
成され、その差動入力部にバッファ回路72、74が設置さ
れている。
幅器70の各入力部にバッファ回路72、74を設置し、電流
に変換すべき入力信号電圧Viとともに、電圧源22から一
定のバイアス電圧を加えるようにしたものである。すな
わち、差動増幅器70は、第２図に示す電圧−電流変換回
路２と同様に第１および第２のトランジスタ８、10から
なる差動対を備えて電流に変換すべき電圧がトランジス
タ８、10のベースに加えられて電流変換を行うように構
成され、その差動入力部にバッファ回路72、74が設置さ
れている。
バッファ回路72は、トランジスタ76、78、80、82、ダイ
オード84、抵抗86、88および定電流源90で構成され、ま
たバッファ回路74はトランジスタ92、94、96、98、ダイ
オード100、抵抗102、104および定電流源106で構成され
ている。すなわち、バッファ回路72、74のトランジスタ
76、78およびダイオード84、また、トランジスタ92、94
およびダイオード100はそれぞれ差動増幅器を構成し、
トランジスタ80、82および抵抗86、88、また、トランジ
スタ96、98および抵抗102、104はそれぞれ電流ミラー回
路を構成している。
オード84、抵抗86、88および定電流源90で構成され、ま
たバッファ回路74はトランジスタ92、94、96、98、ダイ
オード100、抵抗102、104および定電流源106で構成され
ている。すなわち、バッファ回路72、74のトランジスタ
76、78およびダイオード84、また、トランジスタ92、94
およびダイオード100はそれぞれ差動増幅器を構成し、
トランジスタ80、82および抵抗86、88、また、トランジ
スタ96、98および抵抗102、104はそれぞれ電流ミラー回
路を構成している。
しかも、トランジスタ８のベースにはトランジスタ78、
82のコレクタ側から差動出力が加えられ、トランジスタ
78のベースにはトランジスタ８のエミッタ側から差動出
力が加えられており、また、トランジスタ10のベースに
はトランジスタ94、96のコレクタ側から差動出力が加え
られ、トランジスタ94のベースにはトランジスタ10のエ
ミッタ側から差動出力が加えられるから、各バッファ回
路72、74は、それぞれ全帰還型差動増幅器を構成し、ダ
イオード84、100の順方向降下電圧VFでオフセットが設
定されている。
82のコレクタ側から差動出力が加えられ、トランジスタ
78のベースにはトランジスタ８のエミッタ側から差動出
力が加えられており、また、トランジスタ10のベースに
はトランジスタ94、96のコレクタ側から差動出力が加え
られ、トランジスタ94のベースにはトランジスタ10のエ
ミッタ側から差動出力が加えられるから、各バッファ回
路72、74は、それぞれ全帰還型差動増幅器を構成し、ダ
イオード84、100の順方向降下電圧VFでオフセットが設
定されている。
そして、差動増幅器70の出力側には、電流制御増幅回路
28が設置され、その具体的構成、その電流制御およびそ
の出力側の回路は、第２図に示す回路と同一である。
28が設置され、その具体的構成、その電流制御およびそ
の出力側の回路は、第２図に示す回路と同一である。
以上の構成において、その動作を説明する。
定電流源16に流れる電流をI0とすると、各トランジスタ
８、10には動作電流としてI1、I2が流れ、差動増幅動作
が行われる。
８、10には動作電流としてI1、I2が流れ、差動増幅動作
が行われる。
また、各定電流源90、106に流れる定電流をI3とする
と、各トランジスタ76、78または各トランジスタ92、94
には、一定電流I3/2が流れる。
と、各トランジスタ76、78または各トランジスタ92、94
には、一定電流I3/2が流れる。
そして、トランジスタ８、10のエミッタ端子電圧は、一
定電流I3/2で決まるトランジスタ76、78、ダイオード84
のベース・エミッタ間順方向電圧の降下分によってのみ
決定されるため、入力端子26に電流に変換すべき入力信
号電圧Viが加わりトランジスタ８、10のベース・エミッ
タ間電圧VBEが変化しても、電流I1、I2は何ら影響を受
けない。したがって、差動増幅器70の各トランジスタ
８、10のエミッタ電圧は、入力信号に正確に追従し抵抗
12、14の両端に正確な信号電圧が伝わるため、電圧−電
流変換が正確に行われ、非直線性歪が抑制される。
定電流I3/2で決まるトランジスタ76、78、ダイオード84
のベース・エミッタ間順方向電圧の降下分によってのみ
決定されるため、入力端子26に電流に変換すべき入力信
号電圧Viが加わりトランジスタ８、10のベース・エミッ
タ間電圧VBEが変化しても、電流I1、I2は何ら影響を受
けない。したがって、差動増幅器70の各トランジスタ
８、10のエミッタ電圧は、入力信号に正確に追従し抵抗
12、14の両端に正確な信号電圧が伝わるため、電圧−電
流変換が正確に行われ、非直線性歪が抑制される。
なお、半導体集積回路上でトランジスタのベース・コレ
クタを共通化して構成されたダイオード84、100は、入
力電圧とトランジスタ８、10のベース電圧とを一致させ
るために設置されたものであり、トランジスタ８、10の
コレクタと電源端子58との間に電圧余裕がある場合に
は、省略してもよい。
クタを共通化して構成されたダイオード84、100は、入
力電圧とトランジスタ８、10のベース電圧とを一致させ
るために設置されたものであり、トランジスタ８、10の
コレクタと電源端子58との間に電圧余裕がある場合に
は、省略してもよい。
この発明によれば、電圧−電流変換をする差動増幅器の
各入力側に個別の差動増幅回路を設置し、共通の電圧源
をもって一定のバイアス電圧を設定して入力電圧を与え
て電圧−電流変換を行うととともに、その電圧−電流変
換出力を各差動増幅回路の入力側に帰還させることによ
り、電圧−電流変換抵抗のみで入力電圧が伝えられ、差
動トランジスタの各エミッタ電圧を入力電圧に正確に追
随させることができるので、非直線性歪を抑制でき、電
圧−電流変換精度を高めることができる。
各入力側に個別の差動増幅回路を設置し、共通の電圧源
をもって一定のバイアス電圧を設定して入力電圧を与え
て電圧−電流変換を行うととともに、その電圧−電流変
換出力を各差動増幅回路の入力側に帰還させることによ
り、電圧−電流変換抵抗のみで入力電圧が伝えられ、差
動トランジスタの各エミッタ電圧を入力電圧に正確に追
随させることができるので、非直線性歪を抑制でき、電
圧−電流変換精度を高めることができる。
第１図はこの発明の電圧−電流変換回路の実施例を示す
回路図、第２図は従来の電圧−電流変換回路を用いた信
号処理回路を示す回路図である。 ２……電圧−電流変換回路 ８……第１のトランジスタ（差動対） 10……第２のトランジスタ（差動対） 22……電圧源 70……差動増幅器 72、74……バッファ回路
回路図、第２図は従来の電圧−電流変換回路を用いた信
号処理回路を示す回路図である。 ２……電圧−電流変換回路 ８……第１のトランジスタ（差動対） 10……第２のトランジスタ（差動対） 22……電圧源 70……差動増幅器 72、74……バッファ回路
Claims (2)
- 【請求項１】一対のトランジスタからなる差動対と、各
トランジスタのエミッタに接続された電圧−電流変換抵
抗とを備え、電流に変換すべき電圧が各トランジスタの
ベースに加えられて前記差動対を通して電流変換を行う
差動増幅器と、 前記差動増幅器の各入力部のそれぞれに設置され、かつ
前記差動増幅器の各トランジスタのベース側に出力を接
続した、第１及び第２の差動増幅回路とを有し、 前記第１及び第２の差動増幅回路はそれぞれ、共通の電
圧源を以て一定のバイアス電圧が設定されたバイアス設
定点に対して電流に変換すべき入力電圧が加えられる正
相入力と、前記差動増幅器の各トランジスタのエミッタ
からの差動出力が接続される帰還入力とを備えたことを
特徴とする電圧−電流変換回路。 - 【請求項２】前記差動増幅回路は、前記正相入力及び前
記帰還入力がそれぞれ一対のトランジスタのベース側に
した差動対を備え、かつダイオーの順方向降下電圧でオ
フセットを持たせた全帰還型差動増幅器で構成したこと
を特徴とする特徴請求の範囲第１項に記載の電圧−電流
変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278729A JPH0760981B2 (ja) | 1984-12-28 | 1984-12-28 | 電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278729A JPH0760981B2 (ja) | 1984-12-28 | 1984-12-28 | 電圧−電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61157108A JPS61157108A (ja) | 1986-07-16 |
| JPH0760981B2 true JPH0760981B2 (ja) | 1995-06-28 |
Family
ID=17601383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59278729A Expired - Lifetime JPH0760981B2 (ja) | 1984-12-28 | 1984-12-28 | 電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760981B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519809Y2 (ja) * | 1987-06-22 | 1996-12-11 | 山洋電気 株式会社 | 差動入出力形増幅回路 |
| KR940000262B1 (ko) * | 1991-06-14 | 1994-01-12 | 삼성전자 주식회사 | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 |
| KR930011682B1 (ko) * | 1991-06-14 | 1993-12-16 | 삼성전자 주식회사 | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 |
| JP4997730B2 (ja) | 2005-08-31 | 2012-08-08 | パナソニック株式会社 | 可変利得増幅器およびそれを用いた交流電源装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59182610A (ja) * | 1983-03-31 | 1984-10-17 | Sony Corp | 電流増幅器 |
-
1984
- 1984-12-28 JP JP59278729A patent/JPH0760981B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61157108A (ja) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US4059808A (en) | Differential amplifier | |
| US20090072909A1 (en) | Current mirror circuit | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| GB2159305A (en) | Band gap voltage reference circuit | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| US4187472A (en) | Amplifier employing matched transistors to provide linear current feedback | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| JPS6340900Y2 (ja) | ||
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| US4612513A (en) | Differential amplifier | |
| US4573019A (en) | Current mirror circuit | |
| JPS6357808B2 (ja) | ||
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| US5321371A (en) | Current mirror with error correction | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| US6788144B2 (en) | Variable-gain amplifier | |
| JPS643371B2 (ja) | ||
| US4509020A (en) | Push-pull amplifier | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH033403B2 (ja) | ||
| JPS60163511A (ja) | ビデオモニタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |