JPH0547992A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0547992A JPH0547992A JP22116691A JP22116691A JPH0547992A JP H0547992 A JPH0547992 A JP H0547992A JP 22116691 A JP22116691 A JP 22116691A JP 22116691 A JP22116691 A JP 22116691A JP H0547992 A JPH0547992 A JP H0547992A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- signal
- power supply
- grounding
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】 電源電圧が幅広の電源用リード２ｂ、電源用
ワイヤ３ｂ及び電源用パッド１ｂを介して半導体チップ
１内部に形成された回路に供給され、半導体チップ１内
部に形成された回路が接地用パッド１ｃ、接地用ワイヤ
３ｃ及び幅広の接地用リード２ｃを介して接地される。
電源用リード２ｂと接地用リード２ｃとの間に接続され
たバイパスコンデンサ５が、電源ライン等に載ったノイ
ズ等の交流成分を半導体チップ１内部に形成された回路
に入力されないようにする。所定の信号用リード２ａ、
信号用ワイヤ３ａ及び信号用パッド１ａを介して半導体
チップ１内部に形成された回路に入力信号が入力され、
半導体チップ１内部に形成された回路で信号処理がされ
て、所定の信号用パッド１ａ、信号用ワイヤ３ａ及び信
号用リード２ａを介して出力信号が出力される。 【効果】 電源用リード２ｂ及び接地用リード２ｃが幅
広に形成されているのでバイパスコンデンサ５の接続が
容易となる。
ワイヤ３ｂ及び電源用パッド１ｂを介して半導体チップ
１内部に形成された回路に供給され、半導体チップ１内
部に形成された回路が接地用パッド１ｃ、接地用ワイヤ
３ｃ及び幅広の接地用リード２ｃを介して接地される。
電源用リード２ｂと接地用リード２ｃとの間に接続され
たバイパスコンデンサ５が、電源ライン等に載ったノイ
ズ等の交流成分を半導体チップ１内部に形成された回路
に入力されないようにする。所定の信号用リード２ａ、
信号用ワイヤ３ａ及び信号用パッド１ａを介して半導体
チップ１内部に形成された回路に入力信号が入力され、
半導体チップ１内部に形成された回路で信号処理がされ
て、所定の信号用パッド１ａ、信号用ワイヤ３ａ及び信
号用リード２ａを介して出力信号が出力される。 【効果】 電源用リード２ｂ及び接地用リード２ｃが幅
広に形成されているのでバイパスコンデンサ５の接続が
容易となる。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路装置に
係わり、特に電源用及び接地用リードに関するものであ
る。
係わり、特に電源用及び接地用リードに関するものであ
る。
【０００２】
【従来の技術】図３は、従来の半導体集積回路装置を示
すものであり、図３において、１は周囲に複数の信号用
パッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１
ｃとが形成された半導体チップで、内部に所定の回路が
形成されているものである。２ａ〜２ａは上記複数の信
号用パッド１ａ〜１ａにそれぞれ対応して設けられた信
号用リード、２ｂは上記電源用パッド１ｂに対応して設
けられた電源用リード、２ｃは上記接地用パッド１ｃに
対応して設けられた接地用リード、３ａ〜３ａはそれぞ
れが対応した上記信号用パッド１ａ〜１ａと対応した上
記信号用リード２ａ〜２ａとを接続する複数の信号用ワ
イヤ、３ｂは上記電源用パッド１ｂと上記電源用リード
２ｂとを接続する電源用ワイヤ、３ｃは上記接地用パッ
ド１ｃと接地用リード２ｃとを接続する接地用ワイヤ、
４は上記半導体チップ１と信号用ライヤ３ａ〜３ａと電
源用ワイヤ３ｂと接地用ワイヤ３ｃと信号用リード２ａ
〜２ａの端部と電源用リード２ｂの端部と接地用リード
２ｃの端部とを樹脂モールドするモールド体である。な
お、上記信号用リード２ａ〜２ａと上記電源用リード２
ｂと上記接地用リード２ｃは全て同一幅を有し、リード
フレームを用いて形成されているものである。
すものであり、図３において、１は周囲に複数の信号用
パッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１
ｃとが形成された半導体チップで、内部に所定の回路が
形成されているものである。２ａ〜２ａは上記複数の信
号用パッド１ａ〜１ａにそれぞれ対応して設けられた信
号用リード、２ｂは上記電源用パッド１ｂに対応して設
けられた電源用リード、２ｃは上記接地用パッド１ｃに
対応して設けられた接地用リード、３ａ〜３ａはそれぞ
れが対応した上記信号用パッド１ａ〜１ａと対応した上
記信号用リード２ａ〜２ａとを接続する複数の信号用ワ
イヤ、３ｂは上記電源用パッド１ｂと上記電源用リード
２ｂとを接続する電源用ワイヤ、３ｃは上記接地用パッ
ド１ｃと接地用リード２ｃとを接続する接地用ワイヤ、
４は上記半導体チップ１と信号用ライヤ３ａ〜３ａと電
源用ワイヤ３ｂと接地用ワイヤ３ｃと信号用リード２ａ
〜２ａの端部と電源用リード２ｂの端部と接地用リード
２ｃの端部とを樹脂モールドするモールド体である。な
お、上記信号用リード２ａ〜２ａと上記電源用リード２
ｂと上記接地用リード２ｃは全て同一幅を有し、リード
フレームを用いて形成されているものである。
【０００３】この様に構成された半導体集積回路装置に
おいては、電源電圧が電源用リード２ｂ、電源用ワイヤ
３ｂ及び電源用パッド１ｂを介して半導体チップ１内部
に形成された回路に供給されるとともに、半導体チップ
１内部に形成された回路が接地用パッド１ｃ、接地用ワ
イヤ３ｃ及び接地用リード２ｃを介して接地されている
ものである。また、所定の信号用リード２ａ〜２ａ、信
号用ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介
して半導体チップ１内部に形成された回路に入力信号が
入力され、半導体チップ１内部に形成された回路で信号
処理がされて、所定の信号用パッド１ａ〜１ａ、信号用
ワイヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して
出力信号が出力されるものである。
おいては、電源電圧が電源用リード２ｂ、電源用ワイヤ
３ｂ及び電源用パッド１ｂを介して半導体チップ１内部
に形成された回路に供給されるとともに、半導体チップ
１内部に形成された回路が接地用パッド１ｃ、接地用ワ
イヤ３ｃ及び接地用リード２ｃを介して接地されている
ものである。また、所定の信号用リード２ａ〜２ａ、信
号用ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介
して半導体チップ１内部に形成された回路に入力信号が
入力され、半導体チップ１内部に形成された回路で信号
処理がされて、所定の信号用パッド１ａ〜１ａ、信号用
ワイヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して
出力信号が出力されるものである。
【０００４】
【発明が解決しようとする課題】しかるに、上記のよう
に構成された半導体集積回路装置にあっては、近年、多
ピン（多リード）化に伴い微細化が進み、信号用リード
２ａ〜２ａと電源用リード２ｂと接地用リード２ｃとの
リードピッチが狭くなり、特に、電源用リード２ｂと接
地用リード２ｃとのリードピッチが狭くなることによ
り、電源用リード２ｂと接地用リード２ｃとの間に接続
されるバイパスコンデンサがモールド体４内部に設ける
ことが不可能となり、半導体集積回路装置の外部に設け
なければならず、取り扱い及び組み立てが不便になると
いう不具合が生じることになった。
に構成された半導体集積回路装置にあっては、近年、多
ピン（多リード）化に伴い微細化が進み、信号用リード
２ａ〜２ａと電源用リード２ｂと接地用リード２ｃとの
リードピッチが狭くなり、特に、電源用リード２ｂと接
地用リード２ｃとのリードピッチが狭くなることによ
り、電源用リード２ｂと接地用リード２ｃとの間に接続
されるバイパスコンデンサがモールド体４内部に設ける
ことが不可能となり、半導体集積回路装置の外部に設け
なければならず、取り扱い及び組み立てが不便になると
いう不具合が生じることになった。
【０００５】また、電源用リード２ｂ及び接地用リード
２ｃの幅が狭く、厚みが薄くなることにより、電源用リ
ード２ｂ及び接地用リード２ｃを含む電源リードライン
及び接地リードラインのインピーダンスが増大し、動作
マージンが悪化するという問題を生じることになった。
２ｃの幅が狭く、厚みが薄くなることにより、電源用リ
ード２ｂ及び接地用リード２ｃを含む電源リードライン
及び接地リードラインのインピーダンスが増大し、動作
マージンが悪化するという問題を生じることになった。
【０００６】この発明は、上記した点に鑑みてなされた
ものであり、電源用リードと接地用リードとの間に容易
にバイパスコンデンサが接続できる半導体集積回路装置
を得ることを目的とするものである。
ものであり、電源用リードと接地用リードとの間に容易
にバイパスコンデンサが接続できる半導体集積回路装置
を得ることを目的とするものである。
【０００７】この発明の第２の目的は、電源用リードと
接地用リードにおけるインピーダンスが低減された半導
体集積回路装置を得ることである。
接地用リードにおけるインピーダンスが低減された半導
体集積回路装置を得ることである。
【０００８】
【課題を解決するための手段】この発明の第１の発明
は、周囲に複数の信号用パッドと電源用パッドと接地用
パッドとが形成された半導体チップと、複数の信号用パ
ッドにそれぞれ対応して設けられた信号用リードと、電
源用パッドに対応して設けられ、信号用リードより幅広
の電源用リードと、接地用パッドに対応して設けられ信
号用リードより幅広の接地用リードと、それぞれが対応
した信号用パッドと対応した信号用リードとを接続する
複数の信号用ワイヤと、電源用パッドと電源用リードと
を接続する電源用ワイヤと、接地用パッドと接地用リー
ドとを接続する接地用ワイヤとを設けたものである。
は、周囲に複数の信号用パッドと電源用パッドと接地用
パッドとが形成された半導体チップと、複数の信号用パ
ッドにそれぞれ対応して設けられた信号用リードと、電
源用パッドに対応して設けられ、信号用リードより幅広
の電源用リードと、接地用パッドに対応して設けられ信
号用リードより幅広の接地用リードと、それぞれが対応
した信号用パッドと対応した信号用リードとを接続する
複数の信号用ワイヤと、電源用パッドと電源用リードと
を接続する電源用ワイヤと、接地用パッドと接地用リー
ドとを接続する接地用ワイヤとを設けたものである。
【０００９】この発明の第２の発明は、周囲に複数の信
号用パッドと１つ又は複数の電源用パッドと１つ又は複
数の接地用パッドとが形成された半導体チップと、複数
の信号用パッドにそれぞれ対応して設けられた信号用リ
ードと、電源用パッドに対応して設けられ信号用リード
より幅広の電源用リードと、接地用パッドに対応して設
けられ信号用リードより幅広の接地用リードと、それぞ
れが対応した信号用パッドと対応した信号用リードとを
接続する複数の信号用ワイヤと、１つ又は複数の電源用
パッドと電源用リードとを接続する複数の電源用ワイヤ
と、１つ又は複数の接地用パッドと接地用リードとを接
続する複数の接地用ワイヤとを設けたものである。
号用パッドと１つ又は複数の電源用パッドと１つ又は複
数の接地用パッドとが形成された半導体チップと、複数
の信号用パッドにそれぞれ対応して設けられた信号用リ
ードと、電源用パッドに対応して設けられ信号用リード
より幅広の電源用リードと、接地用パッドに対応して設
けられ信号用リードより幅広の接地用リードと、それぞ
れが対応した信号用パッドと対応した信号用リードとを
接続する複数の信号用ワイヤと、１つ又は複数の電源用
パッドと電源用リードとを接続する複数の電源用ワイヤ
と、１つ又は複数の接地用パッドと接地用リードとを接
続する複数の接地用ワイヤとを設けたものである。
【００１０】
【作用】この発明の第１の発明にあっては、電源用リー
ド及び接地用リードが信号用リードに対して幅広である
ため、微細化に伴ってリードピッチを狭くしても電源用
リードと接地用リードとの間に接続されるバイパスコン
デンサをモールド体内部に形成できる。
ド及び接地用リードが信号用リードに対して幅広である
ため、微細化に伴ってリードピッチを狭くしても電源用
リードと接地用リードとの間に接続されるバイパスコン
デンサをモールド体内部に形成できる。
【００１１】この発明の第２の発明にあっては、電源用
リード及び接地用リードが信号用リードに対して幅広で
あり、電源用ワイヤ及び接地用ワイヤが複数であるた
め、電源用リードを含む電源リードライン及び接地用リ
ードを含む接地リードラインのインピーダンスを低減せ
しめる。
リード及び接地用リードが信号用リードに対して幅広で
あり、電源用ワイヤ及び接地用ワイヤが複数であるた
め、電源用リードを含む電源リードライン及び接地用リ
ードを含む接地リードラインのインピーダンスを低減せ
しめる。
【００１２】
【実施例】実施例１．図１はこの発明の実施例１を示す
ものであり、図１において、１は周囲に複数の信号用パ
ッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１ｃ
とが形成された半導体チップで、内部に所定の回路が形
成されているものである。２ａ〜２ａは上記複数の信号
用パッド１ａ〜１ａにそれぞれ対応して設けられた信号
用リードで、幅が０.５ｍｍで、隣接する信号用リード
との間のリードピッチが０.５ｍｍで配置されている。
２ｂは上記隣接する２つの電源用パッド１ｂ、１ｂに対
応して設けられ、上記信号用リード２ａ〜２ａより幅広
の電源用リードで、幅が１.５ｍｍで、隣接する信号用
リード２ａ〜２ａとの間のリードピッチが０.５ｍｍで
配置されている。２ｃは上記隣接する２つの接地用パッ
ド１ｃ、１ｃに対応して設けられ、上記信号用リード２
ａ〜２ａより幅広の接地用リードで、幅が１.５ｍｍ
で、隣接する接地用リード２ｂとの間のリードピッチが
０.５ｍｍで配置されている。
ものであり、図１において、１は周囲に複数の信号用パ
ッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１ｃ
とが形成された半導体チップで、内部に所定の回路が形
成されているものである。２ａ〜２ａは上記複数の信号
用パッド１ａ〜１ａにそれぞれ対応して設けられた信号
用リードで、幅が０.５ｍｍで、隣接する信号用リード
との間のリードピッチが０.５ｍｍで配置されている。
２ｂは上記隣接する２つの電源用パッド１ｂ、１ｂに対
応して設けられ、上記信号用リード２ａ〜２ａより幅広
の電源用リードで、幅が１.５ｍｍで、隣接する信号用
リード２ａ〜２ａとの間のリードピッチが０.５ｍｍで
配置されている。２ｃは上記隣接する２つの接地用パッ
ド１ｃ、１ｃに対応して設けられ、上記信号用リード２
ａ〜２ａより幅広の接地用リードで、幅が１.５ｍｍ
で、隣接する接地用リード２ｂとの間のリードピッチが
０.５ｍｍで配置されている。
【００１３】３ａ〜３ａはそれぞれが対応した上記信号
用パッド１ａ〜１ａと対応した上記信号用リード２ａ〜
２ａとを接続する複数の信号用ワイヤ、３ｂ、３ｂは上
記隣接する２つの電源用パッド１ｂ、１ｂと上記電源用
リード２ｂとを接続する複数の電源用ワイヤ、３ｃ、３
ｃは上記隣接する２つの接地用パッド１ｃ、１ｃと接地
用リード２ｃとを接続する複数の接地用ワイヤ、５は上
記隣接する電源用リード２ｂと接地用リード２ｃとの間
に接続されたバイパスコンデンサ、４は上記半導体チッ
プ１と信号用ワイヤ３ａ〜３ａと電源用ワイヤ３ｂ、３
ｂと接地用ワイヤ３ｃ、３ｃと信号用リード２ａ〜２ａ
の端部と電源用リード２ｂの端部と接地用リード２ｃの
端部とバイパスコンデンサ５を樹脂モールドするモール
ド体である。なお、上記信号用リード２ａ〜２ａと上記
電源用リード２ｂと上記接地用リード２ｃはリードフレ
ームを用いて形成されているものである。
用パッド１ａ〜１ａと対応した上記信号用リード２ａ〜
２ａとを接続する複数の信号用ワイヤ、３ｂ、３ｂは上
記隣接する２つの電源用パッド１ｂ、１ｂと上記電源用
リード２ｂとを接続する複数の電源用ワイヤ、３ｃ、３
ｃは上記隣接する２つの接地用パッド１ｃ、１ｃと接地
用リード２ｃとを接続する複数の接地用ワイヤ、５は上
記隣接する電源用リード２ｂと接地用リード２ｃとの間
に接続されたバイパスコンデンサ、４は上記半導体チッ
プ１と信号用ワイヤ３ａ〜３ａと電源用ワイヤ３ｂ、３
ｂと接地用ワイヤ３ｃ、３ｃと信号用リード２ａ〜２ａ
の端部と電源用リード２ｂの端部と接地用リード２ｃの
端部とバイパスコンデンサ５を樹脂モールドするモール
ド体である。なお、上記信号用リード２ａ〜２ａと上記
電源用リード２ｂと上記接地用リード２ｃはリードフレ
ームを用いて形成されているものである。
【００１４】この様に構成された半導体集積回路装置に
おいては、電源電圧が電源用リード２ｂ、電源用ワイヤ
３ｂ及び電源用パッド１ｂを介して半導体チップ１内部
に形成された回路に供給されるとともに、半導体チップ
１内部に形成された回路が接地用パッド１ｃ、接地用ワ
イヤ３ｃ及び接地用リード２ｃを介して接地されている
ものである。そして、電源用リード２ｂと接地用リード
２ｃとの間に接続されたバイパスコンデンサ５が、電源
ライン等に載ったノイズ等の交流成分を半導体チップ１
内部に形成された回路に入力されないようにしているも
のである。また、所定の信号用リード２ａ〜２ａ、信号
用ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介し
て半導体チップ１内部に形成された回路に入力信号が入
力され、半導体チップ１内部に形成された回路で信号処
理がされて、所定の信号用パッド１ａ〜１ａ、信号用ワ
イヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して出
力信号が出力されるものである。
おいては、電源電圧が電源用リード２ｂ、電源用ワイヤ
３ｂ及び電源用パッド１ｂを介して半導体チップ１内部
に形成された回路に供給されるとともに、半導体チップ
１内部に形成された回路が接地用パッド１ｃ、接地用ワ
イヤ３ｃ及び接地用リード２ｃを介して接地されている
ものである。そして、電源用リード２ｂと接地用リード
２ｃとの間に接続されたバイパスコンデンサ５が、電源
ライン等に載ったノイズ等の交流成分を半導体チップ１
内部に形成された回路に入力されないようにしているも
のである。また、所定の信号用リード２ａ〜２ａ、信号
用ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介し
て半導体チップ１内部に形成された回路に入力信号が入
力され、半導体チップ１内部に形成された回路で信号処
理がされて、所定の信号用パッド１ａ〜１ａ、信号用ワ
イヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して出
力信号が出力されるものである。
【００１５】この実施例１に示したものにあっては、電
源用リード２ｂと接地用リード２ｃとの間に容易にバイ
パスコンデンサ５が接続でき、実装スペースが削減でき
るとともに、実装が簡単かつ容易に行え、しかも、バイ
パスコンデンサ５が半導体チップ１内部に形成された回
路に近い部分に搭載できるため、耐ノイズマージンが向
上するという効果を有しているものである。
源用リード２ｂと接地用リード２ｃとの間に容易にバイ
パスコンデンサ５が接続でき、実装スペースが削減でき
るとともに、実装が簡単かつ容易に行え、しかも、バイ
パスコンデンサ５が半導体チップ１内部に形成された回
路に近い部分に搭載できるため、耐ノイズマージンが向
上するという効果を有しているものである。
【００１６】なお、上記実施例１のものにあっては、１
つの電源用リード２ｂに対して２つの電源用パッド１
ｂ、１ｂを２本の電源用ワイヤ３ｂ、３ｂで接続し、１
つの接地用リード２ｃに対して２つの接地用パッド１
ｃ、１ｃを２本の接地用ワイヤ３ｃ、３ｃで接続してい
るものを示したが、１つの電源用リード２ｂに対して３
つ以上の電源用パッド１ｂを３本以上の電源用ワイヤ３
ｂで接続し、１つの接地用リード２ｃに対して３つの接
地用パッド１ｃを３本以上の接地用ワイヤ３ｃで接続し
たものであっても、同様の効果を奏するものである。
つの電源用リード２ｂに対して２つの電源用パッド１
ｂ、１ｂを２本の電源用ワイヤ３ｂ、３ｂで接続し、１
つの接地用リード２ｃに対して２つの接地用パッド１
ｃ、１ｃを２本の接地用ワイヤ３ｃ、３ｃで接続してい
るものを示したが、１つの電源用リード２ｂに対して３
つ以上の電源用パッド１ｂを３本以上の電源用ワイヤ３
ｂで接続し、１つの接地用リード２ｃに対して３つの接
地用パッド１ｃを３本以上の接地用ワイヤ３ｃで接続し
たものであっても、同様の効果を奏するものである。
【００１７】また、上記実施例１のものにあっては、電
源用パッド１ｂ及び接地用パッド１ｃを信号用パッド１
ａ〜１ａと同じ形状のものとしたが、電源用パッド１ｂ
及び接地用パッド１ｃの形状を、図１に示した２つ分を
含む大きさにした幅広のものとしても、同様の効果を奏
するものである。
源用パッド１ｂ及び接地用パッド１ｃを信号用パッド１
ａ〜１ａと同じ形状のものとしたが、電源用パッド１ｂ
及び接地用パッド１ｃの形状を、図１に示した２つ分を
含む大きさにした幅広のものとしても、同様の効果を奏
するものである。
【００１８】さらに、上記実施例１のものにあっては、
信号用リード２ａ〜２ａ、電源用リード２ｂ及び接地用
リード２ｃを長方形の形状として示したが、これに限ら
れるものではなく、どのような形状であっても良く、例
えば凹凸をもつような形状であっても良く、要は電源用
リード２ｂ及び接地用リード２ｃの幅が実質的に信号用
リード２ａ〜２ａの幅より広く形成されていれば、同様
の効果を奏するものである。
信号用リード２ａ〜２ａ、電源用リード２ｂ及び接地用
リード２ｃを長方形の形状として示したが、これに限ら
れるものではなく、どのような形状であっても良く、例
えば凹凸をもつような形状であっても良く、要は電源用
リード２ｂ及び接地用リード２ｃの幅が実質的に信号用
リード２ａ〜２ａの幅より広く形成されていれば、同様
の効果を奏するものである。
【００１９】実施例２．図２はこの発明の実施例２を示
すものであり、図２において、１は周囲に複数の信号用
パッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１
ｃとが形成された半導体チップで、内部に所定の回路が
形成されているものであり、上記電源用パッド１ｂ及び
接地用パッド１ｃは上記信号用パッド１ａ〜１ａの３倍
分の大きさ、つまり３倍分の幅を持ったものである。２
ａ〜２ａは上記複数の信号用パッド１ａ〜１ａにそれぞ
れ対応して設けられた信号用リードで、幅が０.５ｍｍ
で、隣接する信号用リードとの間のリードピッチが０.
５ｍｍで配置されている。２ｂは上記幅広の電源用パッ
ド１ｂに対応して設けられ、上記信号用リード２ａ〜２
ａより幅広の電源用リードで、幅が１.５ｍｍで、隣接
する信号用リード２ａ〜２ａとの間のリードピッチが
０.５ｍｍで配置されている。２ｃは上記幅広の接地用
パッド１ｃに対応して設けられ、上記信号用リード２ａ
〜２ａより幅広の接地用リードで、幅が１.５ｍｍで、
隣接する電源用リード２ｃとの間のリードピッチが０.
５ｍｍで配置されている。
すものであり、図２において、１は周囲に複数の信号用
パッド１ａ〜１ａと電源用パッド１ｂと接地用パッド１
ｃとが形成された半導体チップで、内部に所定の回路が
形成されているものであり、上記電源用パッド１ｂ及び
接地用パッド１ｃは上記信号用パッド１ａ〜１ａの３倍
分の大きさ、つまり３倍分の幅を持ったものである。２
ａ〜２ａは上記複数の信号用パッド１ａ〜１ａにそれぞ
れ対応して設けられた信号用リードで、幅が０.５ｍｍ
で、隣接する信号用リードとの間のリードピッチが０.
５ｍｍで配置されている。２ｂは上記幅広の電源用パッ
ド１ｂに対応して設けられ、上記信号用リード２ａ〜２
ａより幅広の電源用リードで、幅が１.５ｍｍで、隣接
する信号用リード２ａ〜２ａとの間のリードピッチが
０.５ｍｍで配置されている。２ｃは上記幅広の接地用
パッド１ｃに対応して設けられ、上記信号用リード２ａ
〜２ａより幅広の接地用リードで、幅が１.５ｍｍで、
隣接する電源用リード２ｃとの間のリードピッチが０.
５ｍｍで配置されている。
【００２０】３ａ〜３ａはそれぞれが対応した上記信号
用パッド１ａ〜１ａと対応した上記信号用リード２ａ〜
２ａとを接続する複数の信号用ワイヤ、３ｂ〜３ｂは上
記幅広の電源用パッド１ｂと上記電源用リード２ｂとを
接続する複数の電源用ワイヤで、上記信号用ワイヤ３ａ
〜３ａの配置されている間隔より狭い間隔で配置しても
良いものである。３ｃ〜３ｃは上記幅広の接地用パッド
１ｃと接地用リード２ｃとを接続する複数の接地用ワイ
ヤで、上記信号用ワイヤ３ａ〜３ａの配置されている間
隔より狭い間隔で配置しても良いものである。４は上記
半導体チップ１と信号用ワイヤ３ａ〜３ａと電源用ワイ
ヤ３ｂ〜３ｂと接地用ワイヤ３ｃ〜３ｃと信号用リード
２ａ〜２ａの端部と電源用リード２ｂの端部と接地用リ
ード２ｃの端部とを樹脂モールドするモールド体であ
る。なお、上記信号用リード２ａ〜２ａと上記電源用リ
ード２ｂと上記接地用リード２ｃはリードフレームを用
いて形成されているものである。
用パッド１ａ〜１ａと対応した上記信号用リード２ａ〜
２ａとを接続する複数の信号用ワイヤ、３ｂ〜３ｂは上
記幅広の電源用パッド１ｂと上記電源用リード２ｂとを
接続する複数の電源用ワイヤで、上記信号用ワイヤ３ａ
〜３ａの配置されている間隔より狭い間隔で配置しても
良いものである。３ｃ〜３ｃは上記幅広の接地用パッド
１ｃと接地用リード２ｃとを接続する複数の接地用ワイ
ヤで、上記信号用ワイヤ３ａ〜３ａの配置されている間
隔より狭い間隔で配置しても良いものである。４は上記
半導体チップ１と信号用ワイヤ３ａ〜３ａと電源用ワイ
ヤ３ｂ〜３ｂと接地用ワイヤ３ｃ〜３ｃと信号用リード
２ａ〜２ａの端部と電源用リード２ｂの端部と接地用リ
ード２ｃの端部とを樹脂モールドするモールド体であ
る。なお、上記信号用リード２ａ〜２ａと上記電源用リ
ード２ｂと上記接地用リード２ｃはリードフレームを用
いて形成されているものである。
【００２１】この様に構成された半導体集積回路装置に
おいては、電源電圧が幅広の電源用リード２ｂ、複数の
電源用ワイヤ３ｂ〜３ｂ及び幅広の電源用パッド１ｂを
介して半導体チップ１内部に形成された回路に供給され
るとともに、半導体チップ１内部に形成された回路が幅
広の接地用パッド１ｃ、複数の接地用ワイヤ３ｃ及び幅
広の接地用リード２ｃを介して接地されているものであ
る。従って、電源用リード２ｂ、複数の電源用ワイヤ３
ｂ〜３ｂ及び電源用パッド１ｂと接地用リード２ｃ、複
数の接地用ワイヤ３ｃ〜３ｃ及び接地用パッド１ｃにお
けるインピーダンスが低減でき、動作マージンが増大し
ている。また、所定の信号用リード２ａ〜２ａ、信号用
ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介して
半導体チップ１内部に形成された回路に入力信号が入力
され、半導体チップ１内部に形成された回路で信号処理
がされて、所定の信号用パッド１ａ〜１ａ、信号用ワイ
ヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して出力
信号が出力されるものである。
おいては、電源電圧が幅広の電源用リード２ｂ、複数の
電源用ワイヤ３ｂ〜３ｂ及び幅広の電源用パッド１ｂを
介して半導体チップ１内部に形成された回路に供給され
るとともに、半導体チップ１内部に形成された回路が幅
広の接地用パッド１ｃ、複数の接地用ワイヤ３ｃ及び幅
広の接地用リード２ｃを介して接地されているものであ
る。従って、電源用リード２ｂ、複数の電源用ワイヤ３
ｂ〜３ｂ及び電源用パッド１ｂと接地用リード２ｃ、複
数の接地用ワイヤ３ｃ〜３ｃ及び接地用パッド１ｃにお
けるインピーダンスが低減でき、動作マージンが増大し
ている。また、所定の信号用リード２ａ〜２ａ、信号用
ワイヤ３ａ〜３ａ及び信号用パッド１ａ〜１ａを介して
半導体チップ１内部に形成された回路に入力信号が入力
され、半導体チップ１内部に形成された回路で信号処理
がされて、所定の信号用パッド１ａ〜１ａ、信号用ワイ
ヤ３ａ〜３ａ及び信号用リード２ａ〜２ａを介して出力
信号が出力されるものである。
【００２２】なお、上記実施例２のものにあっては、信
号用リード２ａ〜２ａ、電源用リード２ｂ及び接地用リ
ード２ｃを長方形の形状として示したが、これに限られ
るものではなく、どのような形状であっても良く、例え
ば凹凸をもつような形状であっても良く、要は電源用リ
ード２ｂ及び接地用リード２ｃの幅が実質的に信号用リ
ード２ａ〜２ａの幅より広く形成されていれば、同様の
効果を奏するものである。また、上記実施例２のものに
あっては、電源用リード２ｂ及び接地用リード２ｃとを
幅広のものとしてあるので、上記実施例１に示したもの
のように、電源用リード２ｂと接地用リード２ｃとの間
にバイパスコンデンサを接続することができるものであ
る。
号用リード２ａ〜２ａ、電源用リード２ｂ及び接地用リ
ード２ｃを長方形の形状として示したが、これに限られ
るものではなく、どのような形状であっても良く、例え
ば凹凸をもつような形状であっても良く、要は電源用リ
ード２ｂ及び接地用リード２ｃの幅が実質的に信号用リ
ード２ａ〜２ａの幅より広く形成されていれば、同様の
効果を奏するものである。また、上記実施例２のものに
あっては、電源用リード２ｂ及び接地用リード２ｃとを
幅広のものとしてあるので、上記実施例１に示したもの
のように、電源用リード２ｂと接地用リード２ｃとの間
にバイパスコンデンサを接続することができるものであ
る。
【００２３】
【発明の効果】この発明の第１の発明は、以上に述べた
ように、半導体チップの周囲に形成された電源用パッド
に対応して設けられ、信号用リードより幅広の電源用リ
ードと、半導体チップの周囲に形成された接地用パッド
に対応して設けられ信号用リードより幅広の接地用リー
ドとを設けたものとしたので、電源用リードと接地用リ
ードとの間に容易にバイパスコンデンサが接続でき、実
装が容易かつ簡単に行えるという効果を有するものであ
る。
ように、半導体チップの周囲に形成された電源用パッド
に対応して設けられ、信号用リードより幅広の電源用リ
ードと、半導体チップの周囲に形成された接地用パッド
に対応して設けられ信号用リードより幅広の接地用リー
ドとを設けたものとしたので、電源用リードと接地用リ
ードとの間に容易にバイパスコンデンサが接続でき、実
装が容易かつ簡単に行えるという効果を有するものであ
る。
【００２４】また、この発明の第２の発明は、半導体チ
ップの周囲に形成された電源用パッドに対応して設けら
れ信号用リードより幅広の電源用リードと、半導体チッ
プの周囲に形成された接地用パッドに対応して設けられ
信号用リードより幅広の接地用リードと、１つ又は複数
の電源用パッドと電源用リードとを接続する複数の電源
用ワイヤと、１つ又は複数の接地用パッドと接地用リー
ドとを接続する複数の接地用ワイヤとを設けたものとし
たので、電源用リードと接地用リードにおけるインピー
ダンスが低減できるという効果を有するものである。
ップの周囲に形成された電源用パッドに対応して設けら
れ信号用リードより幅広の電源用リードと、半導体チッ
プの周囲に形成された接地用パッドに対応して設けられ
信号用リードより幅広の接地用リードと、１つ又は複数
の電源用パッドと電源用リードとを接続する複数の電源
用ワイヤと、１つ又は複数の接地用パッドと接地用リー
ドとを接続する複数の接地用ワイヤとを設けたものとし
たので、電源用リードと接地用リードにおけるインピー
ダンスが低減できるという効果を有するものである。
【図１】この発明の実施例１を示す構成図。
【図２】この発明の実施例２を示す構成図。
【図３】従来の半導体集積回路装置を示す構成図。
１ 半導体チップ １ａ 信号用パッド １ｂ 電源用パッド １ｃ 接地用パッド ２ａ 信号用リード ２ｂ 電源用リード ２ｃ 接地用リード ３ａ 信号用ワイヤ ３ｂ 電源用ワイヤ ３ｃ 接地用ワイヤ ５ バイパスコンデンサ
Claims (2)
- 【請求項１】 周囲に複数の信号用パッドと電源用パッ
ドと接地用パッドとが形成された半導体チップ、上記複
数の信号用パッドにそれぞれ対応して設けられた信号用
リード、上記電源用パッドに対応して設けられ上記信号
用リードより幅広の電源用リード、上記接地用パッドに
対応して設けられ上記信号用リードより幅広の接地用リ
ード、それぞれが対応した上記信号用パッドと対応した
上記信号用リードとを接続する複数の信号用ワイヤ、上
記電源用パッドと上記電源用リードとを接続する電源用
ワイヤ、上記接地用パッドと接地用リードとを接続する
接地用ワイヤを備えた半導体集積回路装置。 - 【請求項２】 周囲に複数の信号用パッドと１つ又は複
数の電源用パッドと１つ又は複数の接地用パッドとが形
成された半導体チップ、上記複数の信号用パッドにそれ
ぞれ対応して設けられた信号用リード、上記電源用パッ
ドに対応して設けられ上記信号用リードより幅広の電源
用リード、上記接地用パッドに対応して設けられ上記信
号用リードより幅広の接地用リード、それぞれが対応し
た上記信号用パッドと対応した上記信号用リードとを接
続する複数の信号用ワイヤ、上記１つ又は複数の電源用
パッドと上記電源用リードとを接続する複数の電源用ワ
イヤ、上記１つ又は複数の接地用パッドと接地用リード
とを接続する複数の接地用ワイヤを備えた半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22116691A JPH0547992A (ja) | 1991-08-07 | 1991-08-07 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22116691A JPH0547992A (ja) | 1991-08-07 | 1991-08-07 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547992A true JPH0547992A (ja) | 1993-02-26 |
Family
ID=16762508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22116691A Pending JPH0547992A (ja) | 1991-08-07 | 1991-08-07 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547992A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334100A (ja) * | 1993-05-25 | 1994-12-02 | Seiko Epson Corp | 半導体装置及びそのリードフレーム |
| US5844301A (en) * | 1996-01-22 | 1998-12-01 | Telefonaktiebolaget Lm Ericsson | Balanced integrated semiconductor device operating with a parallel resonator circuit |
| US6608375B2 (en) | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| JP2004087646A (ja) * | 2002-08-26 | 2004-03-18 | Zuken Inc | 集積回路パッケージおよびその実装方法 |
| KR101297192B1 (ko) * | 2008-11-10 | 2013-08-19 | 삼성전자주식회사 | 화상형성장치, 칩, 및, 칩 패키지 |
| JPWO2021166498A1 (ja) * | 2020-02-18 | 2021-08-26 |
-
1991
- 1991-08-07 JP JP22116691A patent/JPH0547992A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334100A (ja) * | 1993-05-25 | 1994-12-02 | Seiko Epson Corp | 半導体装置及びそのリードフレーム |
| US5844301A (en) * | 1996-01-22 | 1998-12-01 | Telefonaktiebolaget Lm Ericsson | Balanced integrated semiconductor device operating with a parallel resonator circuit |
| US6608375B2 (en) | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US6806564B2 (en) | 2001-04-06 | 2004-10-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US7173335B2 (en) | 2001-04-06 | 2007-02-06 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US7459765B2 (en) | 2001-04-06 | 2008-12-02 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US7714434B2 (en) | 2001-04-06 | 2010-05-11 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| US8018055B2 (en) | 2001-04-06 | 2011-09-13 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
| JP2004087646A (ja) * | 2002-08-26 | 2004-03-18 | Zuken Inc | 集積回路パッケージおよびその実装方法 |
| KR101297192B1 (ko) * | 2008-11-10 | 2013-08-19 | 삼성전자주식회사 | 화상형성장치, 칩, 및, 칩 패키지 |
| JPWO2021166498A1 (ja) * | 2020-02-18 | 2021-08-26 | ||
| WO2021166498A1 (ja) * | 2020-02-18 | 2021-08-26 | 京セラ株式会社 | 配線基体および電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62244144A (ja) | 半導体装置 | |
| JPS61117858A (ja) | 半導体装置 | |
| JP2560805B2 (ja) | 半導体装置 | |
| JP2004047811A (ja) | 受動素子内蔵半導体装置 | |
| JPH0669408A (ja) | 高周波電力増幅用半導体装置 | |
| JPH0547992A (ja) | 半導体集積回路装置 | |
| JPH05243472A (ja) | 半導体集積回路 | |
| JPS6020524A (ja) | 半導体集積回路装置 | |
| US5126828A (en) | Wafer scale integration device | |
| JPH09199666A (ja) | 半導体集積回路装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JPH05243474A (ja) | 半導体装置 | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| JPH0629395A (ja) | 半導体集積回路装置 | |
| US7173326B2 (en) | Semiconductor integrated device | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPH06232328A (ja) | Ｌｏｃ型半導体装置 | |
| JPH0621319A (ja) | 半導体装置用リードフレーム | |
| JP2003318325A (ja) | 表面実装型電子部品 | |
| JPH1065103A (ja) | 半導体集積回路 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH0575012A (ja) | 半導体集積装置 |