JPH0547967A - 半導体チツプモジユール - Google Patents
半導体チツプモジユールInfo
- Publication number
- JPH0547967A JPH0547967A JP3199558A JP19955891A JPH0547967A JP H0547967 A JPH0547967 A JP H0547967A JP 3199558 A JP3199558 A JP 3199558A JP 19955891 A JP19955891 A JP 19955891A JP H0547967 A JPH0547967 A JP H0547967A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- heat
- heat sink
- chip module
- compound material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 22
- 150000001875 compounds Chemical class 0.000 claims abstract description 19
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 良好な放熱を実現することにより、高速性に
支障がない半導体チップモジュールを提供することを目
的とする。 【構成】 本発明に係る半導体チップモジュールは、配
線部が形成されている半導体基板と、回路面が上向きに
なるように実装され、この配線部上に配置された１個ま
たは複数個の半導体チップ４と、これらの半導体チップ
４の回路側に一端部が接触したヒートシンク３と、これ
らのヒートシンク３の他端部を外部に露出させる孔２ａ
が穿設され、半導体チップ４を全て内包するキャップ２
とを備え、絶縁性のサーマルコンパウンド材をそれぞれ
ヒートシンク３と半導体チップ４の両者に接触するよう
に、半導体チップ４のほぼ全面にわたって充填されて構
成される。このため、中央部分の熱だけでなく、半導体
チップ４の周辺部のＩ／Ｏ回路に発生した熱はサーマル
コンパウンド材を介して、ヒートシンク３に伝導し、キ
ャップ２の外部に熱が発散できることになり、高速性に
支障がない半導体チップモジュールを提供することがで
きる。
支障がない半導体チップモジュールを提供することを目
的とする。 【構成】 本発明に係る半導体チップモジュールは、配
線部が形成されている半導体基板と、回路面が上向きに
なるように実装され、この配線部上に配置された１個ま
たは複数個の半導体チップ４と、これらの半導体チップ
４の回路側に一端部が接触したヒートシンク３と、これ
らのヒートシンク３の他端部を外部に露出させる孔２ａ
が穿設され、半導体チップ４を全て内包するキャップ２
とを備え、絶縁性のサーマルコンパウンド材をそれぞれ
ヒートシンク３と半導体チップ４の両者に接触するよう
に、半導体チップ４のほぼ全面にわたって充填されて構
成される。このため、中央部分の熱だけでなく、半導体
チップ４の周辺部のＩ／Ｏ回路に発生した熱はサーマル
コンパウンド材を介して、ヒートシンク３に伝導し、キ
ャップ２の外部に熱が発散できることになり、高速性に
支障がない半導体チップモジュールを提供することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータや通信な
どの信号処理の高速化が要求される分野に適用できるマ
ルチチップモジュール、シングルチップモジュールなど
の半導体チップを搭載した半導体チップモジュールに関
するものである。
どの信号処理の高速化が要求される分野に適用できるマ
ルチチップモジュール、シングルチップモジュールなど
の半導体チップを搭載した半導体チップモジュールに関
するものである。
【０００２】
【従来の技術】電子機器の機能の大規模化および高速化
が求められるにつれ、論理ＬＳＩゲート１個当りの遅延
時間は数百ｐｓと高速化してきた。それに対して、プリ
ント基板上に多数のＤＩＰやプラグインパッケージを搭
載する従来の実装形態では高速化したＬＳＩの性能を十
分に発揮させることが困難になってきた。そのために、
１枚のセラミック基板上に多くのチップを高密度に搭載
し、高速性能なマルチチップモジュールが開発され実用
されている（ＬＳＩハンドブック、第１版、ｐｐ．４１
５−４１６、電子通信学会、１９８４年）。
が求められるにつれ、論理ＬＳＩゲート１個当りの遅延
時間は数百ｐｓと高速化してきた。それに対して、プリ
ント基板上に多数のＤＩＰやプラグインパッケージを搭
載する従来の実装形態では高速化したＬＳＩの性能を十
分に発揮させることが困難になってきた。そのために、
１枚のセラミック基板上に多くのチップを高密度に搭載
し、高速性能なマルチチップモジュールが開発され実用
されている（ＬＳＩハンドブック、第１版、ｐｐ．４１
５−４１６、電子通信学会、１９８４年）。
【０００３】図５に示されるように、このようなマルチ
チップモジュール方式等において、半導体チップをフェ
イスアップで実装した場合には、図５に示すように半導
体チップ４で発生した熱をＸ方向となる基板１０側に逃
していた。半導体チップモジュールは、この放熱動作に
より熱抵抗による性能悪化を防いでいた。
チップモジュール方式等において、半導体チップをフェ
イスアップで実装した場合には、図５に示すように半導
体チップ４で発生した熱をＸ方向となる基板１０側に逃
していた。半導体チップモジュールは、この放熱動作に
より熱抵抗による性能悪化を防いでいた。
【０００４】
【発明が解決しようとする課題】しかし、発生した熱を
パッケージ側に逃す方法のみでは、必ずしも十分な放熱
を行うことができず、半導体チップモジュールの性能は
序々に悪化し、故障率も高くなり、長期間の使用が不可
能になるという欠点があった。そこで本発明は、性能の
悪化が生じない良好な放熱設計ができる半導体チップモ
ジュールを提供することを目的とする。
パッケージ側に逃す方法のみでは、必ずしも十分な放熱
を行うことができず、半導体チップモジュールの性能は
序々に悪化し、故障率も高くなり、長期間の使用が不可
能になるという欠点があった。そこで本発明は、性能の
悪化が生じない良好な放熱設計ができる半導体チップモ
ジュールを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体チッ
プモジュールは、配線部が形成されている半導体基板
と、いわゆるフェイスアップですなわち回路面が上向き
になるように実装されて、この配線部上に配置された１
個または複数個の半導体チップと、この半導体チップの
上面中央部に一端部が対向したヒートシンクと、このヒ
ートシンクの他端部を外部に露出させる孔が穿設され、
半導体チップを全て内包するキャップと、半導体チップ
とヒートシンクの両方に接触するように絶縁性のサーマ
ルコンパウンド材を半導体チップのほぼ全面にわたって
充填したことを特徴としている。
プモジュールは、配線部が形成されている半導体基板
と、いわゆるフェイスアップですなわち回路面が上向き
になるように実装されて、この配線部上に配置された１
個または複数個の半導体チップと、この半導体チップの
上面中央部に一端部が対向したヒートシンクと、このヒ
ートシンクの他端部を外部に露出させる孔が穿設され、
半導体チップを全て内包するキャップと、半導体チップ
とヒートシンクの両方に接触するように絶縁性のサーマ
ルコンパウンド材を半導体チップのほぼ全面にわたって
充填したことを特徴としている。
【０００６】
【作用】本発明に係る半導体チップモジュールによれ
ば、フェイスアップ型の半導体チップから発生した熱は
半導体チップの上面に接触したヒートシンクの一端部か
ら他端部に伝導する。この熱伝導によって、熱はキャッ
プの外部に導かれ、キャップの外で発散される。
ば、フェイスアップ型の半導体チップから発生した熱は
半導体チップの上面に接触したヒートシンクの一端部か
ら他端部に伝導する。この熱伝導によって、熱はキャッ
プの外部に導かれ、キャップの外で発散される。
【０００７】特に、絶縁性のサーマルコンパウンド材を
半導体チップのほぼ全面にわたって充填しているので、
比較的発熱量の多いＩ／Ｏ回路が配置されている半導体
チップ周辺部に発生する熱をサーマルコンパウンド材を
介して、ヒートシンクに伝導させることができる。
半導体チップのほぼ全面にわたって充填しているので、
比較的発熱量の多いＩ／Ｏ回路が配置されている半導体
チップ周辺部に発生する熱をサーマルコンパウンド材を
介して、ヒートシンクに伝導させることができる。
【０００８】
【実施例】図１は本発明の実施例に係るサーマルコンパ
ウンド材を図示省略した半導体チップモジュールの外観
を示す斜視図であり、図２は図１に示された半導体チッ
プモジュールをＩＩ ＩＩ´で切断した時の断面図であ
る。また、図３は本発明の方式を説明するための図であ
り、ヒートシンク３の先端部と半導体チップ４とサーマ
ルコンパウンド材１の接触状態を示すものである。下部
基板１０は、例えばアルミナ材で形成され、その側面か
らは上部基板６の上に構成された電気配線と接続した複
数のリードピン５が延びている。上部基板６は低誘電率
絶縁材料で形成され、例えば、熱抵抗３℃／Ｗ、サマー
バイヤを併用した３インチ角のポリイミド多層配線構造
を使用することができる（“銅ポリイミド多層配線基
板”、ＨＹＢＲＩＤＳ、ＶＯＬ．７，Ｎｏ．７，ｐｐ．
１０−１２参照）。
ウンド材を図示省略した半導体チップモジュールの外観
を示す斜視図であり、図２は図１に示された半導体チッ
プモジュールをＩＩ ＩＩ´で切断した時の断面図であ
る。また、図３は本発明の方式を説明するための図であ
り、ヒートシンク３の先端部と半導体チップ４とサーマ
ルコンパウンド材１の接触状態を示すものである。下部
基板１０は、例えばアルミナ材で形成され、その側面か
らは上部基板６の上に構成された電気配線と接続した複
数のリードピン５が延びている。上部基板６は低誘電率
絶縁材料で形成され、例えば、熱抵抗３℃／Ｗ、サマー
バイヤを併用した３インチ角のポリイミド多層配線構造
を使用することができる（“銅ポリイミド多層配線基
板”、ＨＹＢＲＩＤＳ、ＶＯＬ．７，Ｎｏ．７，ｐｐ．
１０−１２参照）。
【０００９】また、下部基板１０は、上部基板６よりも
大きい平板で構成され、この下部基板１０の上面に上部
基板６が積み重なった状態で固定されている。上部基板
６が重なっていない下部基板１０の上面にはキャップ２
の縁部が覆い被せられている。したがって、キャップ２
と下部基板１０により上部基板６は内包された状態にな
っている。上部基板６の表面には電極が露出しており、
これらの電極と接続するようにフェイスアップ型半導体
チップ４およびフェイスダウン型半導体チップ４ａが図
のように搭載されている。フェイスアップ型半導体チッ
プ４は、文字通り、回路面が上向きになっており、ボン
ディングワイヤ法により上部基板６の配線と電気的に接
続されている。また、フェイスダウン型半導体チップ４
ａは、回路面が下側になるようにダイボンディング法等
により上部基板６の配線と電気的に接続されている。
大きい平板で構成され、この下部基板１０の上面に上部
基板６が積み重なった状態で固定されている。上部基板
６が重なっていない下部基板１０の上面にはキャップ２
の縁部が覆い被せられている。したがって、キャップ２
と下部基板１０により上部基板６は内包された状態にな
っている。上部基板６の表面には電極が露出しており、
これらの電極と接続するようにフェイスアップ型半導体
チップ４およびフェイスダウン型半導体チップ４ａが図
のように搭載されている。フェイスアップ型半導体チッ
プ４は、文字通り、回路面が上向きになっており、ボン
ディングワイヤ法により上部基板６の配線と電気的に接
続されている。また、フェイスダウン型半導体チップ４
ａは、回路面が下側になるようにダイボンディング法等
により上部基板６の配線と電気的に接続されている。
【００１０】また、キャップ２は、例えば、厚さ１ｍｍ
のコバールで蓋状に形成されていて、フェイスアップ型
半導体チップ４およびフェイスダウン型半導体チップ４
ａの搭載位置と対応した位置に、例えば直径３０〜５０
μｍぐらいの孔２ａが穿設されている。これらの穿孔２
ａにヒートシンク３の一端部が挿入される。これらのヒ
ートシンク３は熱導電率の高い材料であるＡｌやＣｕＷ
からなり、挿入部と放熱部で構成されている。挿入部
は、上記の穿孔２ａに挿入しやすい、例えば棒状となっ
ている。また、放熱部は、自動冷却されやすいように表
面積が大きくなる構造で、例えば、円盤上になってい
る。この放熱部は多段になるほど、冷却速度が速くな
る。ヒートシンク３は、このような構成になっているの
でキャップ２の内部への挿入が容易であり、キャップ２
の外部へフェイスアップ型半導体チップに発生した熱を
効率良く逃がすことができる。フェイスアップ型半導体
チップ４からヒートシンク３に熱を効率よく伝えるため
に、ヒートシンク３と半導体チップ４面の接触方法は、
面接触とするのが望ましい。したがって、半導体チップ
４の上面が平面になっている場合、ヒートシンク３の挿
入部の先端は平面になっているのが望ましい。
のコバールで蓋状に形成されていて、フェイスアップ型
半導体チップ４およびフェイスダウン型半導体チップ４
ａの搭載位置と対応した位置に、例えば直径３０〜５０
μｍぐらいの孔２ａが穿設されている。これらの穿孔２
ａにヒートシンク３の一端部が挿入される。これらのヒ
ートシンク３は熱導電率の高い材料であるＡｌやＣｕＷ
からなり、挿入部と放熱部で構成されている。挿入部
は、上記の穿孔２ａに挿入しやすい、例えば棒状となっ
ている。また、放熱部は、自動冷却されやすいように表
面積が大きくなる構造で、例えば、円盤上になってい
る。この放熱部は多段になるほど、冷却速度が速くな
る。ヒートシンク３は、このような構成になっているの
でキャップ２の内部への挿入が容易であり、キャップ２
の外部へフェイスアップ型半導体チップに発生した熱を
効率良く逃がすことができる。フェイスアップ型半導体
チップ４からヒートシンク３に熱を効率よく伝えるため
に、ヒートシンク３と半導体チップ４面の接触方法は、
面接触とするのが望ましい。したがって、半導体チップ
４の上面が平面になっている場合、ヒートシンク３の挿
入部の先端は平面になっているのが望ましい。
【００１１】また、サーマルコンパウンド材１が各フェ
イスアップ型半導体チップ４のほぼ全面にわたって充填
されている。熱放射性を良くするためである。ボンディ
ングワイヤ８とヒートシンク３の接触は極力避けたいの
で、ヒートシンク３は半導体チップ４の中央部にしか接
触できない。したがって、キャップ２外部に逃げる熱は
主にヒートシンク３の接触する中央部で発生した熱で、
周辺部のＩ／Ｏ回路に発生する熱は十分にヒートシンク
３に吸収されず基板側に逃げる。一般に、周辺部のＩ／
Ｏ回路は発熱量が多いため、この部分の熱を効果的に逃
すことは極めて重要である。そこで、本実施例のよう
に、フェイスアップ型半導体チップ４のほぼ全面にわた
って絶縁性のサーマルコンパウンド材１を充填すれば、
半導体チップ４の中央部だけでなく、周辺部Ｉ／Ｏ回路
に発生する熱も絶縁性のサーマルコンパウンド材１を介
して、ヒートシンク３に伝導させることができる。サー
マルコンパウンド材１は絶縁性なので、半導体チップ４
の全面に充填されて、ボンディングワイヤ８に接触して
も何ら性能上の問題は起こらない。絶縁性のサーマルコ
ンパウンド材１は、例えば、微粉末のダイヤモンドや立
方相窒化ほう素（ＣＢＮ）を大量に含むエポキシ樹脂な
どで構成されている。
イスアップ型半導体チップ４のほぼ全面にわたって充填
されている。熱放射性を良くするためである。ボンディ
ングワイヤ８とヒートシンク３の接触は極力避けたいの
で、ヒートシンク３は半導体チップ４の中央部にしか接
触できない。したがって、キャップ２外部に逃げる熱は
主にヒートシンク３の接触する中央部で発生した熱で、
周辺部のＩ／Ｏ回路に発生する熱は十分にヒートシンク
３に吸収されず基板側に逃げる。一般に、周辺部のＩ／
Ｏ回路は発熱量が多いため、この部分の熱を効果的に逃
すことは極めて重要である。そこで、本実施例のよう
に、フェイスアップ型半導体チップ４のほぼ全面にわた
って絶縁性のサーマルコンパウンド材１を充填すれば、
半導体チップ４の中央部だけでなく、周辺部Ｉ／Ｏ回路
に発生する熱も絶縁性のサーマルコンパウンド材１を介
して、ヒートシンク３に伝導させることができる。サー
マルコンパウンド材１は絶縁性なので、半導体チップ４
の全面に充填されて、ボンディングワイヤ８に接触して
も何ら性能上の問題は起こらない。絶縁性のサーマルコ
ンパウンド材１は、例えば、微粉末のダイヤモンドや立
方相窒化ほう素（ＣＢＮ）を大量に含むエポキシ樹脂な
どで構成されている。
【００１２】なお、上記ヒートシンク３の形成材料がＡ
ｌやＣｕＷのような導体である場合には、ボンディング
ワイヤ間およびＴＡＢパッド間のショートが発生しない
ように、ヒートシンク３の先端面積を比較的小さくしな
ければならないが、ＡｌＮや立方相窒化ほう素（ＣＢ
Ｎ）等の絶縁物なら、ボンディングワイヤ８との多少の
接触はかまわないため、余裕度は高くなり、設計自由度
が高くなる。
ｌやＣｕＷのような導体である場合には、ボンディング
ワイヤ間およびＴＡＢパッド間のショートが発生しない
ように、ヒートシンク３の先端面積を比較的小さくしな
ければならないが、ＡｌＮや立方相窒化ほう素（ＣＢ
Ｎ）等の絶縁物なら、ボンディングワイヤ８との多少の
接触はかまわないため、余裕度は高くなり、設計自由度
が高くなる。
【００１３】図４は、本実施例の半導体チップモジュー
ルに搭載されているサーマルコンパウンド材１を図示省
略したフェイスアップ型半導体チップ４の上面図であ
る。この半導体チップ４の周辺部にはパッド７が図の破
線上に搭載され、中央部にヒートシンク３が置かれ、さ
らに、絶縁性のサーマルコンパウンド材１がフェイスア
ップ型半導体チップ４のほぼ全面にわたって充填されて
いる。この場合、例えば、ボンディングワイアに２５μ
ｍΦの金線を使用するとパッドサイズｔ1 は８０μｍ程
度にできるので、半導体チップ端にだけパッドを並べ、
パッド端とチップ端の距離ｔ2 を５０μｍとすると片側
１３０μｍすなわち両側２６０μｍだけの狭い場所を除
いてヒートシンク３の接触が可能となる。この構成で
は、熱抵抗を１０℃／Ｗから３℃／Ｗ程度まで低減させ
ることができる。なお、このフェイスアップ型半導体で
は、パッド７以外はＳｉＮやＳｉＯＮからなるパッシベ
ーション膜で保護されているので回路面にヒートシンク
３が接触しても性能上の問題は起こらない。本実施例に
係るマルチチップモジュールは、例えば、半導体チップ
４が搭載され、下部基板１０に固定された上部基板６の
上面をキャップ２で内包する工程、ヒートシンク３の一
端をキャップ２の穿孔２ａに挿入し、その先端を半導体
チップ４の上面に接触させてサーマルコンパウンド材１
を充填する工程、ヒートシンク３と半導体チップ４が接
触した状態で、例えば、キャップの穿孔２ａとヒートシ
ンク３の隙間に半田を埋め込めることにより、ヒートシ
ンク３をキャップ２に固定する工程を経てパッケージ化
される。
ルに搭載されているサーマルコンパウンド材１を図示省
略したフェイスアップ型半導体チップ４の上面図であ
る。この半導体チップ４の周辺部にはパッド７が図の破
線上に搭載され、中央部にヒートシンク３が置かれ、さ
らに、絶縁性のサーマルコンパウンド材１がフェイスア
ップ型半導体チップ４のほぼ全面にわたって充填されて
いる。この場合、例えば、ボンディングワイアに２５μ
ｍΦの金線を使用するとパッドサイズｔ1 は８０μｍ程
度にできるので、半導体チップ端にだけパッドを並べ、
パッド端とチップ端の距離ｔ2 を５０μｍとすると片側
１３０μｍすなわち両側２６０μｍだけの狭い場所を除
いてヒートシンク３の接触が可能となる。この構成で
は、熱抵抗を１０℃／Ｗから３℃／Ｗ程度まで低減させ
ることができる。なお、このフェイスアップ型半導体で
は、パッド７以外はＳｉＮやＳｉＯＮからなるパッシベ
ーション膜で保護されているので回路面にヒートシンク
３が接触しても性能上の問題は起こらない。本実施例に
係るマルチチップモジュールは、例えば、半導体チップ
４が搭載され、下部基板１０に固定された上部基板６の
上面をキャップ２で内包する工程、ヒートシンク３の一
端をキャップ２の穿孔２ａに挿入し、その先端を半導体
チップ４の上面に接触させてサーマルコンパウンド材１
を充填する工程、ヒートシンク３と半導体チップ４が接
触した状態で、例えば、キャップの穿孔２ａとヒートシ
ンク３の隙間に半田を埋め込めることにより、ヒートシ
ンク３をキャップ２に固定する工程を経てパッケージ化
される。
【００１４】また、本実施例では、すべてのフェイスア
ップ型半導体チップ４にヒートシンク３および絶縁性の
サーマルコンパウンド材１を装着しているが、発熱量が
大きい半導体チップに選択的に装着することができる。
このように、ヒートシンク３は１個の半導体チップに対
して１個装着されるので、基板面からの高さが異なる複
数の半導体チップに対しても、確実にヒートシンクを装
着することができる。
ップ型半導体チップ４にヒートシンク３および絶縁性の
サーマルコンパウンド材１を装着しているが、発熱量が
大きい半導体チップに選択的に装着することができる。
このように、ヒートシンク３は１個の半導体チップに対
して１個装着されるので、基板面からの高さが異なる複
数の半導体チップに対しても、確実にヒートシンクを装
着することができる。
【００１５】
【発明の効果】以上、詳細に説明した通り、本発明の構
成によればフェイスアップで実装された半導体チップに
絶縁性のサーマルコンパウンド材をヒートシンクと半導
体チップの両方に接触するように半導体チップほぼ全面
にわたって充填している。このため、半導体チップの中
央部のみならず周辺部に発生した熱も効率良く、キャッ
プ外部に逃すことができる。したがって、良好な放熱設
計が可能で高速設計に支障がなく、熱抵抗の低減を図る
ことができる。しかも、ヒートシンクは選択的に１個の
半導体チップに対してそれぞれ装着することが可能なの
で、フェイスアップ実装方式の半導体チップおよびフェ
イスダウン実装方式の半導体チップが混在するマルチチ
ップモジュールでもフェイスアップ実装チップの熱抵抗
の低減が可能となる。
成によればフェイスアップで実装された半導体チップに
絶縁性のサーマルコンパウンド材をヒートシンクと半導
体チップの両方に接触するように半導体チップほぼ全面
にわたって充填している。このため、半導体チップの中
央部のみならず周辺部に発生した熱も効率良く、キャッ
プ外部に逃すことができる。したがって、良好な放熱設
計が可能で高速設計に支障がなく、熱抵抗の低減を図る
ことができる。しかも、ヒートシンクは選択的に１個の
半導体チップに対してそれぞれ装着することが可能なの
で、フェイスアップ実装方式の半導体チップおよびフェ
イスダウン実装方式の半導体チップが混在するマルチチ
ップモジュールでもフェイスアップ実装チップの熱抵抗
の低減が可能となる。
【００１６】
【図１】本実施例の半導体チップモジュールの斜視図。
【図２】本実施例の半導体チップモジュールの断面図。
【図３】本発明の方式を説明するための図。
【図４】本実施例の半導体チップの上面図。
【図５】従来の方式を説明するための図。
１…絶縁性のサーマルコンパウンド材 ２…キャップ ２ａ…キャップの穿孔 ３…ヒートシンク ４…フェイスアップ型半導体チップ ４ａ…フェイスダウン型半導体チップ ５…リードピン ６…上部基板 ７…パッド ８…ボンディングワイヤ １０…下部基板
Claims (1)
- 【請求項１】 配線部が形成された半導体基板と、 回路面が上向きになるように前記配線部上に配置された
１個または複数個の半導体チップと、 前記半導体チップの上面中央部に一端部が対向したヒー
トシンクと、 前記ヒートシンクの他端部を外部に露出させる孔が穿設
され、前記半導体チップを全て内包するキャップと、 前記ヒートシンクの一端部と前記半導体チップ表面の両
方に接触するように、前記半導体チップ上のほぼ全面に
わたって充填されている絶縁性のサーマルコンパウンド
材を備えて構成される半導体チップモジュール。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199558A JPH0547967A (ja) | 1991-08-08 | 1991-08-08 | 半導体チツプモジユール |
| AU20775/92A AU657774B2 (en) | 1991-08-08 | 1992-08-04 | Semiconductor chip module and method for manufacturing the same |
| EP19920113478 EP0528291A3 (en) | 1991-08-08 | 1992-08-07 | Semiconductor chip module and method for manufacturing the same |
| CA002075593A CA2075593A1 (en) | 1991-08-08 | 1992-08-07 | Semiconductor chip module and method for manufacturing the same |
| US08/232,346 US5525835A (en) | 1991-08-08 | 1994-04-22 | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199558A JPH0547967A (ja) | 1991-08-08 | 1991-08-08 | 半導体チツプモジユール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547967A true JPH0547967A (ja) | 1993-02-26 |
Family
ID=16409825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199558A Pending JPH0547967A (ja) | 1991-08-08 | 1991-08-08 | 半導体チツプモジユール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705851A (en) * | 1995-06-28 | 1998-01-06 | National Semiconductor Corporation | Thermal ball lead integrated package |
| US6272034B1 (en) | 1998-01-29 | 2001-08-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
-
1991
- 1991-08-08 JP JP3199558A patent/JPH0547967A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705851A (en) * | 1995-06-28 | 1998-01-06 | National Semiconductor Corporation | Thermal ball lead integrated package |
| US6272034B1 (en) | 1998-01-29 | 2001-08-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710459A (en) | Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability | |
| JP2914342B2 (ja) | 集積回路装置の冷却構造 | |
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| US7034388B2 (en) | Stack type flip-chip package | |
| US5525548A (en) | Process of fixing a heat sink to a semiconductor chip and package cap | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| US6111313A (en) | Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit | |
| US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| KR960000222B1 (ko) | 히트-싱크를 갖춘 반도체 패키지 | |
| JP3148718B2 (ja) | 熱的及び電気的に増強された半導体パッケージ | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH0547967A (ja) | 半導体チツプモジユール | |
| JPH05206320A (ja) | マルチチップモジュール | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH0547973A (ja) | 半導体チツプモジユール | |
| JPH0547974A (ja) | 半導体チツプモジユール | |
| JPH05343606A (ja) | マルチチップモジュール | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JP3267671B2 (ja) | 半導体装置 | |
| JPH04299849A (ja) | 半導体装置 | |
| JPH05315470A (ja) | マルチチップモジュール | |
| JPH0290555A (ja) | 半導体装置 | |
| JPH05335451A (ja) | 半導体装置 | |
| JPH05251598A (ja) | 半導体チップモジュール | |
| JPH04252059A (ja) | 集積回路装置 |