JPH0541175U - 多層ハイブリツドic装置 - Google Patents
多層ハイブリツドic装置Info
- Publication number
- JPH0541175U JPH0541175U JP9815191U JP9815191U JPH0541175U JP H0541175 U JPH0541175 U JP H0541175U JP 9815191 U JP9815191 U JP 9815191U JP 9815191 U JP9815191 U JP 9815191U JP H0541175 U JPH0541175 U JP H0541175U
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- signal detection
- conductive pattern
- hybrid
- detection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 238000005476 soldering Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000012938 design process Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 16
- 239000010410 layer Substances 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 7
- 238000007689 inspection Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000011990 functional testing Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 ハイブリッドIC装置を小型化し、レイアウ
ト設計および製造工程を簡略化する。 【構成】 導電性パターンを有する第1の回路基板と、
該第1の回路基板の導電パターン上にはんだ固定された
信号検出端子と、導電パターンを有し該導電パターンを
前記信号検出端子とはんだ接続することにより前記第1
の回路基板と電気的かつ機械的に結合された第2の回路
基板とを少なくとも具備する多層ハイブリッドIC装置
である。前記第1の回路基板に取付けられた信号検出端
子によって第1の回路基板の機能チェックを行なった後
に前記第2の回路基板を取付ける。
ト設計および製造工程を簡略化する。 【構成】 導電性パターンを有する第1の回路基板と、
該第1の回路基板の導電パターン上にはんだ固定された
信号検出端子と、導電パターンを有し該導電パターンを
前記信号検出端子とはんだ接続することにより前記第1
の回路基板と電気的かつ機械的に結合された第2の回路
基板とを少なくとも具備する多層ハイブリッドIC装置
である。前記第1の回路基板に取付けられた信号検出端
子によって第1の回路基板の機能チェックを行なった後
に前記第2の回路基板を取付ける。
Description
【0001】
本考案は、多層ハイブリッドIC装置に関し、特に信号検出端子を用いて複数 の回路基板を互いに電気的かつ機械的に結合することにより装置の小型化および 製造工程の合理化を達成した多層ハイブリッドIC装置に関する。
【0002】
ハイブリッドIC装置は、例えばセラミックなどの基板上に導電パターンを形 成し、チップ部品、印刷抵抗などを装着しモールドまたはパッケージングを行な ったものであり、個々のユーザの要求に応じて所定の機能を備えた回路ユニット を低価格でかつ容易に提供できる。
【0003】 従来、このようなハイブリッドIC装置は、単一層のセラミック基板上に各部 品を装着して構成し、該セラミック基板にリードフレームを用いて外部接続端子 を取付け、機能試験を行なった後パッケージングまたは樹脂モールドなどを行な っていた。
【0004】
ところが、このような従来のハイブリッドIC装置においては、単一層のセラ ミック基板上に各部品を装着しかつリードフレームによって構成した外部接続端 子を用いていたため、所定の機能を有する回路を装着するためのセラミック基板 が大型化し、かつ一定ピッチのリードフレーム端子と回路各部とを最短距離で接 続するための部品のレイアウト決定が困難でありかつ長時間を要するという不都 合があった。また、モールドまたはパッケージング前のIC装置の機能チェック はリードフレームによって構成した各外部接続用端子を用いて信号検出を行なう ことにより行なっていたため、装置各部の動作状態を的確に知ることは困難であ り検査工程が複雑化しかつ長時間を要するという不都合もあった。
【0005】 本考案の目的は、前述の従来例の装置における問題点に鑑み、部品のレイアウ トが容易に決定できるとともに装置を小型化することが可能な多層ハイブリッド IC装置を提供することにある。
【0006】 本発明の別の目的は、ハイブリッドIC装置の検査工程を簡略化しかつ迅速か つ的確に装置各部の動作状態を知ることができるようにすることにある。
【0007】
上記目的を達成するため、本考案に係わる多層ハイブリッドIC装置は、導電 パターンを有する第1の回路基板と、該第1の回路基板の導電パターン上にはん だ固定された信号検出端子と、導電パターンを有し該導電パターンを前記信号検 出端子とはんだ接続することにより前記第1の回路基板と電気的かつ機械的に結 合された第2の回路基板とを具備することを特徴とする。
【0008】 前記第2の回路基板は、前記第1の回路基板に取付けられた前記信号検出端子 によって前記第1の回路基板の機能チェックを行ない、正常に機能することを確 認した後に、前記第1の回路基板上に取付けると好都合である。
【0009】
上記構成においては、少なくとも第1および第2の回路基板を信号検出端子に よって互いに電気的かつ機械的に接続したから、所望の回路を多層で形成するこ とができ、ハイブリッドIC装置の基板面積を縮小し該装置の小型化を図ること ができる。また、回路基板の面積が小さくなる結果、回路各部から外部接続端子 への配線も短縮され、かつ多層構成となっているため回路各部から外部端子への 接続も容易に行なわれ、部品のレイアウト上の制約が少なくなり設計が容易にな る。さらに、複数の回路基板の相互接続のために信号検出端子を用いたから、こ の信号検出端子によってハイブリッドIC装置の試験を行なうための信号検出あ るいは検査用信号の印加を行なうことができ検査工程が簡略化される。また、第 1層の回路基板の機能検査をこれら信号検出端子によって行なった後、第2層の 回路基板を取付けることにより、製造工程を簡略化しかつ製品歩留まりを向上さ せることができる。
【0010】
以下、図面を参照して本考案の実施例につき説明する。図1は、本考案の1実 施例に係わる多層ハイブリッドIC装置を断面図形式により示すものである。同 図のIC装置は、セラミック基板上に導電パターンが形成されたメイン基板1と 、このメイン基板1上に信号検出端子3を介して取付けられたサブ基板5を具備 する。サブ基板5もメイン基板1と同様に、例えば、セラミック基板上に導電パ ターンを形成したものとされる。メイン基板1およびサブ基板5上にはそれぞれ チップ部品、印刷抵抗その他の部品7が取付けられている。また、例えばメイン 基板1上に取付けられたコンデンサ、あるいはパワートランジスタなどの大型部 品9はサブ基板5に設けられた穴11を貫通するように装着されている。また、 メイン基板1にはリードフレームから構成される複数の外部接続端子13が取付 けられている。これらの外部端子13、各部品7および9などはメイン基板1に 形成された導電パターンによって互いに接続される。さらに、メイン基板1上の 導電パターンとサブ基板5上の導電パターンとは信号検出端子3によって互いに 電気的にも接続されている。
【0011】 図2は、図1と同様の多層ハイブリッドIC装置を斜視図によって示すもので ある。図2のIC装置においても、メイン基板21とサブ基板25とが互いに図 示しない信号検出端子によって電気的かつ機械的に接続されている。また、メイ ン基板21およびサブ基板25上にはそれぞれ導電パターンが形成されかつ27 ,29のような部品が装着されている。
【0012】 図3は、図1および図2の多層ハイブリッドIC装置に使用されている信号検 出端子3などを斜視図で示す。図3の信号検出端子は、例えば導電性の細長い金 属板を折曲げてほぼ四角形のリング状にしたものである。なお、金属板の両端の 繋ぎ目31は例えば一方を凸形状、他方を凹形状とすることにより相互に嵌合さ せ構造的に丈夫なものとしている。このような信号検出端子はその一方の面、図 3では頭部面33、がメイン基板の導電パターンにはんだ付けされ他方の面、図 3では底部面35、がサブ基板の導電パターンにはんだ付けされるようにして使 用される。
【0013】 なお、図1の多層ハイブリッドIC装置を製造する場合には、まずメイン基板 1に各部品7、信号検出端子3およびリードフレームによる外部接続端子13を 装着してメイン基板1による回路アセンブリを形成する。この状態で、該回路ア センブリの機能チェックが行なわれる。この場合、外部端子13とともに、各信 号検出端子3からも信号の検出または印加が行なわれ回路各部の動作状態がチェ ックされる。なお、検出端子3はリング状になっているから、例えばかぎ状の検 査プローブなどを容易にかつ確実に係合させることができる。
【0014】 このようにして、メイン基板1による回路アセンブリの機能チェックが行なわ れ、正常に機能している場合には、信号検出端子3とサブ基板5の導電パターン とがはんだ接続され、メイン基板1およびサブ基板5が電気的かつ機械的に結合 される。これにより多層ハイブリッドIC装置の回路組立てが完了し、総合的な 機能チェックを行なった後樹脂モールドまたはパッケージングが行なわれる。
【0015】 なお、上記実施例においては、メイン基板1およびサブ基板5を用いた2層構 造を有するハイブリッドIC装置を説明したが、本考案はこのような2層構造に 限定されるものではなく、さらに多層のものを同様に構成することもできる。ま た、信号検出端子も必ずしも図3に示す形状のものに限定されるのではなく、信 号の検出および/または印加が可能であり、かつ複数の回路基板を相互接続でき るものであればその他の形状のものでもよい。
【0016】
以上のように、本考案によれば、比較的簡単な装置構成によりハイブリッドI C装置の小型化を図ることができ、かつ各部品のレイアウトの決定など設計作業 を簡易化することができる。さらに、各層ごとに予め機能試験を行なった後に各 層の回路基板を結合することができるから、製造工程が簡略化されかつ製品歩留 まりも向上する。
【図1】本考案の1実施例に係わる多層ハイブリッドI
C装置の概略の構造を示す断面的説明図である。
C装置の概略の構造を示す断面的説明図である。
【図2】図1と同様のハイブリッドIC装置の外観を示
す概略的斜視図である。
す概略的斜視図である。
【図3】図1および図2の多層ハイブリッドIC装置に
使用される信号検出端子の形状例を示す斜視図である。
使用される信号検出端子の形状例を示す斜視図である。
1,21 メイン基板 3 信号検出端子 5,25 サブ基板 7,27 部品 9,29 大型部品 11 貫通穴 13,23 外部接続端子 31 連結部 33 頭部面 35 底部面
Claims (2)
- 【請求項1】 導電パターンを有する第1の回路基板
と、該第1の回路基板の導電パターン上にはんだ固定さ
れた信号検出端子と、導電パターンを有し該導電パター
ンを前記信号検出端子とはんだ接続することにより前記
第1の回路基板と電気的かつ機械的に結合された第2の
回路基板とを具備することを特徴とする多層ハイブリッ
ドIC装置。 - 【請求項2】 前記第2の回路基板は、前記第1の回路
基板に取付けられた前記信号検出端子によって前記第1
の回路基板の機能チェックを行ない、正常に機能するこ
とを確認した後に、前記第1の回路基板上に取付けられ
ることを特徴とする請求項1に記載の多層ハイブリッド
IC装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9815191U JPH0541175U (ja) | 1991-10-31 | 1991-10-31 | 多層ハイブリツドic装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9815191U JPH0541175U (ja) | 1991-10-31 | 1991-10-31 | 多層ハイブリツドic装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0541175U true JPH0541175U (ja) | 1993-06-01 |
Family
ID=14212173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9815191U Pending JPH0541175U (ja) | 1991-10-31 | 1991-10-31 | 多層ハイブリツドic装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0541175U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073840A (ja) * | 2004-09-03 | 2006-03-16 | Nec Corp | フレキシブル配線基板及び折り畳み式電子機器 |
-
1991
- 1991-10-31 JP JP9815191U patent/JPH0541175U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073840A (ja) * | 2004-09-03 | 2006-03-16 | Nec Corp | フレキシブル配線基板及び折り畳み式電子機器 |
JP4552565B2 (ja) * | 2004-09-03 | 2010-09-29 | 日本電気株式会社 | フレキシブル配線基板及び折り畳み式電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100197314B1 (ko) | 매립된 테스트 회로 및 그 제조방법 | |
US20060021453A1 (en) | Embedded strain gauge in printed circuit boards | |
JP3459765B2 (ja) | 実装検査システム | |
US4874907A (en) | Printed circuit board | |
US5806178A (en) | Circuit board with enhanced rework configuration | |
US7283373B2 (en) | Electronic device | |
JPH0541175U (ja) | 多層ハイブリツドic装置 | |
JP3191205B2 (ja) | プリント基板の検査装置 | |
JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
JP3094523B2 (ja) | 電子部品装着マーク、プリント基板、および、電子部品装着方法 | |
JP2000059032A (ja) | フレキシブル多層配線板 | |
JPS63263738A (ja) | プロ−ブカ−ド | |
JPH0541151U (ja) | 種々の仕様に対応可能な多層ハイブリツドic装置 | |
JPH11243266A (ja) | 半導体部品用基板 | |
JPH04123565U (ja) | 印刷配線板 | |
JPH08242052A (ja) | プリント配線板 | |
JPH0132393Y2 (ja) | ||
JPH05133992A (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
JPH10335396A (ja) | Bgaパッケージ搭載のプリント基板およびその検査方法 | |
US20200170104A1 (en) | Method for Manufacturing Printed Circuit Board Having Test Point, and Printed Circuit Board Manufactured Thereby | |
JP3005448U (ja) | プリント配線板 | |
JPH0685419A (ja) | プリント基板 | |
JPH0541176U (ja) | 熱分離型多層ハイブリツドic装置 | |
JP2005175302A (ja) | 回路基板およびその検査方法 | |
JPH0617329Y2 (ja) | フレキシブルプリント基板 |