JPH0535470B2 - - Google Patents
Info
- Publication number
- JPH0535470B2 JPH0535470B2 JP60234642A JP23464285A JPH0535470B2 JP H0535470 B2 JPH0535470 B2 JP H0535470B2 JP 60234642 A JP60234642 A JP 60234642A JP 23464285 A JP23464285 A JP 23464285A JP H0535470 B2 JPH0535470 B2 JP H0535470B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- circuit
- current
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 330
- 238000010586 diagram Methods 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000005484 gravity Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
目 次
(1) 発明の背景
(1.1) 技術分野
(1.2) デイジタル・コンピユータの限界と電流
モードで動作する新しいフアジイ論理回路
(1.3) メンバーシツプ関数回路とフアジイ制御
システムの概念(第1図、第2図)
(1.4) 学習機能を備えたフアジイ・システムの
概念(第3図)
(2) 発明の概要
(2.1) 発明の目的
(2.2)発明の構成と効果
(3) 実施例の説明
(3.1) 種々のタイプのメンバーシツプ関数とそ
れらの定義(第4図)
(3.2) Z関数回路(第5,6,7,8図)
(3.3) S関数回路(第9,10,11,12図)
(3.4) 使用時における勾配の任意設定(第14,
15図)
(3.5) 勾配の切替制御(第15,16,17,
18図)
(3.6) プログラマブル・マルチ・メンバーシツ
プ関数回路(第19,20,21図)
(3.7) MIN回路とMAX回路(第22,23,
24,25,26,27,28図)
(3.8) 簡略化されたプログラマブル・マルチ・
メンバーシツプ関数回路(第29,30図)
(3.9) 拡張されたプログラマブル・マルチ・メ
ンバーシツプ関数回路(第31,32,33
図)
(3.10) クリスプ集合に適用可能なS関数回路
(第34,35図)
(3.11) クリスプ集合に適用可能な上り勾配関数
回路(第36,37図)
(3.12) クリスプ集合に適用可能なプログラマブ
ル・マルチ・メンバーシツプ関数回路(第38
図)
(1) 発明の背景
(1.1) 技術分野
この発明は、新しいフアジイ推論または制御シ
ステムの構築のために有用なメンバーシツプ関数
装置に関する。[Detailed Description of the Invention] Table of Contents (1) Background of the Invention (1.1) Technical Field (1.2) Limitations of Digital Computers and New Fuzzy Logic Circuits Operating in Current Mode (1.3) Concepts of Membership Function Circuits and Fuzzy Control Systems (Figures 1 and 2) (1.4) Concept of fuzzy system with learning function (Figure 3) (2) Summary of the invention (2.1) Purpose of the invention (2.2) Structure and effects of the invention (3) Description of Examples (3.1) Various types of membership functions and their definitions (Figure 4) (3.2) Z-function circuit (Figures 5, 6, 7, 8) (3.3) S-function circuit (9, 10) , 11, 12) (3.4) Arbitrary setting of gradient during use (14th,
(Figure 15) (3.5) Gradient switching control (15th, 16th, 17th,
(Figure 18) (3.6) Programmable multi-membership function circuit (Figures 19, 20, 21) (3.7) MIN circuit and MAX circuit (Figures 22, 23,
24, 25, 26, 27, 28) (3.8) Simplified programmable multi
Membership function circuit (Figures 29 and 30) (3.9) Extended programmable multi-membership function circuit (Figures 31, 32, 33)
(3.10) S function circuit applicable to crisp set (Figures 34 and 35) (3.11) Upgradient function circuit applicable to crisp set (Figures 36 and 37) (3.12) Applicable to crisp set Programmable multi-membership function circuit (38th
(1) Background of the Invention (1.1) Technical Field The present invention relates to a membership function device useful for constructing a new fuzzy inference or control system.
(1.2) デイジタル・コンピユータの限界と電流
モードで動作する新しいフアジイ論理回路
フアジイ論理はフアジネスすなわち「あいまい
さ」を取扱う論理である。人間の思考や行動には
あいまいさがつきまとつている。そこで、このよ
うなあいまいさを数量化したり理論化できれば、
交通管制、緊急、応用医療体制等の社会システ
ム、人間を模倣してつくられるロボツト等の設計
に応用できる筈である。1965年にL.A.Zadehによ
つてフアジイ集合の概念が提唱されて以来、この
ような観点から「あいまいさ」を取扱う一つの手
段としてフアジイ論理の研究が行なわれてきた。
しかしながらこのような研究の多くがデイジタル
計算機を用いたソフトウエア・システムへの応用
に向けられているのが現状である。デイジタル計
算機は0と1とからなる2値論理に基づく演算を
行なうものであり、その演算処理はきわめて厳密
ではあるが、アナログ量の入力にはA/D変換回
路を付加する必要があり、このために膨大な情報
を処理させようとすると最終結果が得られるまで
に長い時間を要するという問題がある。また、フ
アジイ論理の応用のためのプログラムはきわめて
複雑にならざるを得ず、複雑な処理のためには大
型デイジタル計算機が必要となり経済的でない。(1.2) Limitations of digital computers and new fuzzy logic circuits operating in current mode Fuzzy logic is logic that deals with fuzzyness, or "ambiguity." Ambiguity is inherent in human thoughts and actions. Therefore, if we can quantify and theorize such ambiguity,
It should be possible to apply it to the design of social systems such as traffic control, emergency, and applied medical systems, as well as robots created to imitate humans. Since the concept of fuzzy sets was proposed by LAZadeh in 1965, research on fuzzy logic has been conducted as a means of dealing with ``ambiguity'' from this perspective.
However, the current situation is that much of this research is directed toward application to software systems using digital computers. Digital computers perform calculations based on binary logic consisting of 0 and 1, and although the calculation processing is extremely precise, it is necessary to add an A/D conversion circuit to input analog quantities, and this There is a problem in that when trying to process a huge amount of information, it takes a long time to obtain the final result. Furthermore, programs for applying fuzzy logic must be extremely complex, and complex processing requires a large digital computer, which is not economical.
そもそもフアジイ論理は0から1までの区間の
連続的な値(0、1)を扱う論理であるから、2
値論理を基礎とするデイジタル計算機にはなじま
ないという面をもつている。またフアジイ論理は
巾のあるあいまいな量を取扱うものであるから、
デイジタル計算機による演算ほどの厳密性は要求
されない。フアジイ論理を取扱うのに適した新し
い回路の実現が望まれる理由がここにある。 In the first place, fuzzy logic is logic that deals with continuous values (0, 1) in the interval from 0 to 1, so 2
It has the aspect that it is not compatible with digital computers based on value logic. Furthermore, since fuzzy logic deals with ambiguous quantities with a range,
It does not require the same degree of precision as calculations performed by a digital computer. This is why it is desirable to realize new circuits suitable for handling fuzzy logic.
このような要請にこたえるために、発明者は既
に、電流モードで動作する数多くのフアジイ論理
回路を提案している(たとえば、特願昭59−
57121など)。発明者が提案したフアジイ論理回路
には、限界差回路、論理補回路、限界和回路、限
回積回路、論理和(MAX)回路、論理積
(MIN)回路、絶対差回路、含意回路、対等回路
等があり、これらの回路はいずれも電流モードで
動作する。上記のすべてのフアジイ論理回路は、
1または複数の限界差回路と加算(減算)回路の
組合せによつて構成されるという特徴をもつ。電
流モードにおいては加、減算は単なる結線によつ
て実現できるので(ワイヤード・サムまたはワイ
ヤード・サブトラクト)、上記のすべてのフアジ
イ論理回路は基本的にはフアジイ限界差回路をそ
の唯一の構成単位とするということができる。し
たがつて、電流モードで動作するフアジイ論理回
路は、その回路設計においても、ICの作製にお
いても、多くの点で有利である。 In order to meet these demands, the inventor has already proposed a number of fuzzy logic circuits that operate in current mode (for example, Japanese Patent Application No.
57121 etc.). The fuzzy logic circuits proposed by the inventor include marginal difference circuits, logical complementary circuits, marginal sum circuits, limited product circuits, logical sum (MAX) circuits, logical product (MIN) circuits, absolute difference circuits, implication circuits, and equal circuits. All of these circuits operate in current mode. All the above fuzzy logic circuits are
It is characterized by being constructed by a combination of one or more limit difference circuits and addition (subtraction) circuits. In current mode, addition and subtraction can be realized by simple wire connections (wired sum or wired subtract), so all the above fuzzy logic circuits basically have fuzzy limit difference circuits as their only constituent unit. It can be said that. Therefore, fuzzy logic circuits operating in current mode have many advantages both in circuit design and in IC fabrication.
(1.3) メンバーシツプ関数回路とフアジイ制御
システムの概念(第1図、第2図)
フアジイ集合Aはメンバーシツプ関数μA(x)によ
つて特性づけられる。メンバーシツプ関数μA(x)と
はその変数xがフアジイ集合Aに属している度合
を表わすものであり、この度合は0から1までの
区間の連続的な値[0、1]によつて表わされ
る。メンバーシツプ関数μA(x)の一例が第1図Aに
示されている。(1.3) Concept of membership function circuit and fuzzy control system (Figures 1 and 2) Fuzzy set A is characterized by membership function μ A (x). The membership function μ A (x) represents the degree to which the variable x belongs to the fuzzy set A, and this degree is expressed by continuous values [0, 1] in the interval from 0 to 1. It will be done. An example of the membership function μ A (x) is shown in FIG. 1A.
メンバーシツプ関数回路は、ある値の変数xが
入力として与えられたときに、そのxがフアジイ
集合Aに属する度合いを表わす値μA(x)を出力する
回路である。 A membership function circuit is a circuit that outputs a value μ A (x) representing the degree to which x belongs to fuzzy set A when a variable x of a certain value is given as an input.
上述のようなフアジイ論理回路およびメンバー
シツプ関数回路を用いたフアジイ制御システムの
概念の一例が第2図に示されている。 An example of the concept of a fuzzy control system using fuzzy logic circuits and membership function circuits as described above is shown in FIG.
フアジイ制御の応用の一例として、従来から人
間が豊富な経験と感とに基づいて操作ないしは制
御していた系の制御を自動化することが考えられ
ている。人間の行なつてきた制御の大系はきわめ
て複雑であるが、それを単純化していくと、いく
つかのまたは数多くの経験則の組合せとして把握
することができる。この経験則は、「〇〇(の状
態等)が××であるならば、△△(の状態等)を
□□せよ」と端的に表現することができる。この
経験則をもう少し複雑にして、「〇〇が××で、
かつ(または)〇×が×〇であるならば、△△を
□□せよ」と発展させるとより一般的となる。こ
の一般的な経験則の命題形式をフアジイ制御シス
テムでは制御則と呼ぶ。 As an example of the application of fuzzy control, it is considered to automate the control of systems that have traditionally been operated or controlled by humans based on their extensive experience and intuition. The control system that humans have used is extremely complex, but if we simplify it, we can understand it as a combination of several or many empirical rules. This rule of thumb can be simply expressed as ``If 〇〇 (state, etc.) is XX, then △△ (state, etc.) should be □□.'' We can make this rule of thumb a little more complicated by saying, “〇〇 is ××,
And (or) If 〇× is ×〇, then △△ should be □□.'' It becomes more general. The propositional form of this general empirical law is called a control law in fuzzy control systems.
フイードバツク制御システムの用法にしたがつ
て、被制御系の出力eおよびその偏差Δeを制御
入力とし、被制御系に与える制御出力をΔuとす
る。 In accordance with the usage of the feedback control system, let the output e of the controlled system and its deviation Δe be the control input, and the control output given to the controlled system be Δu.
第2図において、制御則の一例として、制御則
1「eが負の小さな値で、かつΔeが正の小さな値
ならば、Δuを正の小さな値にせよ」が与えられ
ている。この制御則1を、
e=NS and Δe=PS→Δu=PS
と表現する。ここでNSは負の小さな値(nega−
tive small)を、PSは正の小さな値(positive
small)を、andは「かつ」をそれぞれ意味して
いる。 In FIG. 2, control law 1 is given as an example of a control law: ``If e is a small negative value and Δe is a small positive value, set Δu to a small positive value.'' This control law 1 is expressed as e=NS and Δe=PS→Δu=PS. Here NS is a small negative value (nega−
tive small), PS is a positive small value
small), and and means "and", respectively.
制御則2として「eが正の小さな値で、かつ
Δeが負の小さな値ならば、Δuを負の小さな値に
せよ」が与えられている。これは次のように表現
される。 Control law 2 is given as follows: "If e is a small positive value and Δe is a small negative value, then set Δu to a small negative value." This is expressed as follows.
e=PS and Δe=NS→Δu=NS
その他にもいくつかの、ないしは多数の制御則
が設定されている。 e=PS and Δe=NS→Δu=NS Several or many other control laws are set.
制御則1における「eが負の小さな値」を判断
する上で、与えられた制御入力e=e0がどの程度
の度合で負の小さな値であるといえるのか、とい
う設問に対する答がメンバーシツプ関数1A<MS
関数1A>によつて与えられる。メンバーシツプ関
数1Aはメンバーシツプ関数回路(図示略)から得
られ、制御入力eが「負の小さな値の集合」に属
する度合を表わしている。第2図にはメンバーシ
ツプ関数1Aとして、eが負のある値でピークをも
つ三角形状の関数が与えられており、この関数1A
によると、ある制御入力e=e0=−0.2がこの集
合に属する度合は0.8である。 In determining whether ``e is a small negative value'' in control law 1, the answer to the question to what extent can a given control input e = e 0 be a small negative value is the membership function. 1A <MS
The function 1 is given by A >. The membership function 1A is obtained from a membership function circuit (not shown) and represents the degree to which the control input e belongs to the "set of small negative values." In Figure 2, a triangular function with a peak at a certain negative value of e is given as the membership function 1 A.
According to , the degree to which a certain control input e=e 0 =−0.2 belongs to this set is 0.8.
同じように、制御入力Δeが「正の小さな値の
集合」に属する度合を表わすメンバーシツプ関数
1B<MS関数1B>が第2図に示されている。この
関数1BもまたΔeがある正の値のときにピークと
なる三角形状のものである。図示しないメンバー
シツプ関数回路から出力されるこのメンバーシツ
プ関数1Bによると、ある制御入力Δe=Δe0=+
0.1がこの集合に属する度合は0.6である。 Similarly, the membership function represents the degree to which the control input Δe belongs to the "set of small positive values"
1 B <MS function 1 B > is shown in FIG. This function 1B also has a triangular shape that peaks when Δe is a certain positive value. According to this membership function 1 B output from a membership function circuit (not shown), a certain control input Δe = Δe 0 = +
The degree to which 0.1 belongs to this set is 0.6.
制御則1における「eが負の小さな値でかつ
Δeが正の小さな値」の「かつ」の条件は一般に
はフアジイ論理積(MIN)で演算される。この
演算MINは、具体的には、その2つの変数のう
ちの小さい方を選択するものである。したがつ
て、上述のメンバーシツプ関数1Aの値0.8と同1B
の値0.6とから、MINの演算結果を表わすものと
して0.6が得られる。 The "and" condition of "e is a small negative value and Δe is a small positive value" in control law 1 is generally calculated by fuzzy logical product (MIN). Specifically, this operation MIN selects the smaller of the two variables. Therefore, the value of the membership function 1 A above is 0.8, which is the same as 1 B
From the value of 0.6, 0.6 is obtained as representing the calculation result of MIN.
制御則1における「Δuを正の小さな値にせよ」
という指令もまたメンバーシツプ関数<原指令1
>で与えられる。この原指令1を表わす関数もま
た、Δuがある正の値のときにピーク値1となる
三角形状のものが一例として示されている。原指
令1を表わす関数は、メンバーシツプ関数発生回
路(図示略)から発生する。 "Make Δu a small positive value" in control law 1
The command also has membership function < original command 1
> is given. The function representing this original command 1 is also shown as an example of a triangular function that has a peak value of 1 when Δu is a certain positive value. The function representing original command 1 is generated from a membership function generation circuit (not shown).
制御則1における「ならば」は、たとえば乗算
によつて実行される。上述のMIN演算によつて
値0.6が得られている。原指令1の関数にこの0.6
を乗じると、ピーク値が0.6の三角形状の関数<
指令1>がつくられる。 The "if" in control law 1 is executed, for example, by multiplication. The value 0.6 is obtained by the above MIN operation. This 0.6 to the function of original command 1
When multiplied by , a triangular function with a peak value of 0.6 <
Directive 1> is created.
「ならば」の演算をMINによつて行なうよう
にしてもよい。この場合には、破線で示すような
台形状の関数が指令1として得られるであろう。 The "if" operation may be performed using MIN. In this case, a trapezoidal function as shown by the broken line will be obtained as the command 1.
制御則2においても同じように、与えられた制
御入力eおよびΔeにこの制御則2を適用するこ
とにより、<指令2>が作成される。他の制御則
の適用によつて同じように他の指令も作成されよ
う。 Similarly, in control law 2, <command 2> is created by applying control law 2 to given control inputs e and Δe. Other commands may be created as well by application of other control laws.
1つの被制御系に対して上述のように複数の制
御則が設定されるのが一般的である。これらの制
御則から導かれたそれぞれの指令が、制御出力
Δuを最終的に得るために利用される。そこで、
各制御則から導かれた指令についてフアジイ論理
和(MAX)の演算が行なわれる。第2図に示さ
れた<推論結果>のグラフは、<指令1>と<指
令2>のMAX演算結果を示している。そのうち
実線のグラフは、各制御則の「ならば」の条件と
して乗算が用いられたもの、破線のグラフは「な
らば」の条件としてMINの演算が行なわれたも
のをそれぞれ示している。 Generally, a plurality of control laws are set for one controlled system as described above. Each command derived from these control laws is used to finally obtain the control output Δu. Therefore,
A fuzzy logical sum (MAX) calculation is performed for the commands derived from each control law. The graph of <inference results> shown in FIG. 2 shows the MAX calculation results of <command 1> and <command 2>. Among these, the solid line graphs indicate those in which multiplication is used as the "if" condition of each control law, and the broken line graphs indicate those in which MIN calculation is performed as the "if" condition.
このような推論結果を用いて、最後に制御出力
Δuが決定される。これをデフアジフイケーシヨ
ン(defuzzification)という。メンバーシツプ関
数の生成を含めて上述の各演算は、フアジイ論理
にしたがつて「あいまいさ」を包含した状態で行
なわれているが、この段階においては確定した1
つの値をもつ制御出力Δuを決定しなければなら
ない。 Using such inference results, the control output Δu is finally determined. This is called defuzzification. Each of the above-mentioned operations, including the generation of membership functions, is performed in a state that includes "ambiguity" according to fuzzy logic, but at this stage, the
The control output Δu, which has two values, must be determined.
デフアジフイケーシヨンは、たとえば<推論結
果>を示す関数の重み付き平均をとることによつ
て、すなわち重心の位置を求めることによつて行
なうことができる。この実施例では、最終的に制
御出力Δu=Δu0=+0.1に決定されている。「なら
ば」の演算としてMINが行なわれた場合にも、
ほぼ同じ結果が得られるであろう。 Defagration can be performed, for example, by taking a weighted average of a function representing the <inference result>, that is, by determining the position of the center of gravity. In this embodiment, the control output Δu=Δu 0 =+0.1 is finally determined. Even when MIN is performed as an “if” operation,
Almost the same results will be obtained.
<指令1>の重心の位置と<指令2>の重心の
位置とを先に求め、これら2つの位置のさらに重
みつき平均をとることによつてデフアジフイケー
シヨンを行なつてもよい。 The differential adjustment may be performed by first determining the position of the center of gravity of <Command 1> and the position of the center of gravity of <Command 2>, and then taking a weighted average of these two positions.
メンバーシツプ関数1A、1B等は可変であること
が好ましい。すなわち、上述のようにして決定さ
れた制御出力Δuによつて被制御系の制御を継続
する過程において、制御が適確に言なわれている
かどうかを監視する。もし最適な制御が行なわれ
ていなければ、メンバーシツプ関数(その値また
はグラフの形)を変更して、最適な制御を可能と
するメンバーシツプ関数を追求していく。これを
一般に「学習機能」という。 Preferably, the membership functions 1A , 1B, etc. are variable. That is, in the process of continuing to control the controlled system using the control output Δu determined as described above, it is monitored whether the control is being performed appropriately. If optimal control is not being performed, the membership function (its value or graph shape) is changed to find a membership function that allows optimal control. This is generally called the "learning function."
(1.4) 学習機能を備えたフアジイ・システムの
概念(第3図)
第3図は、上述したような学習機能を備えたフ
アジイ・システムの一例を概略的に示している。(1.4) Concept of fuzzy system with learning function (Figure 3) Figure 3 schematically shows an example of the fuzzy system with the above-mentioned learning function.
何らかの物理的入力、たとえば上述の制御入力
やキー入力されたデータ等が、入力変換回路11
によつて必要に応じて正規化され、または適当な
形態の信号に変換される。この変換回路11は場
合によつては不要となろう。 Some physical input, such as the above-mentioned control input or key input data, is input to the input conversion circuit 11.
If necessary, the signal is normalized or converted into a signal in an appropriate format. This conversion circuit 11 may be unnecessary in some cases.
メンバーシツプ関数回路群12には、パラメー
タ可変のメンバーシツプ関数回路が多数設けられ
ており、変換回路11からの入力信号に応じて所
定のものが1または複数個選択され、かつ入力信
号に応じたメンバーシツプ関数を表わす信号が出
力される。 The membership function circuit group 12 is provided with a large number of membership function circuits whose parameters are variable, and one or more predetermined ones are selected according to the input signal from the conversion circuit 11, and membership function circuits according to the input signal are selected. A signal representing .
他方、1または複数のメンバーシツプ関数を発
生する回路15が設けられている。これらの回路
12および15からのメンバーシツプ関数出力は
フアジイ論理回路網13に入力し、ここで所定の
フアジイ論理にしたがつた演算が行なわれ、その
演算結果が出力される。この回路網13の論理お
よびメンバーシツプ関数発生回路15のパラメー
タも必要に応じて変更できるものであることが好
ましい。 On the other hand, a circuit 15 is provided for generating one or more membership functions. The membership function outputs from these circuits 12 and 15 are input to a fuzzy logic network 13, where calculations are performed according to predetermined fuzzy logic, and the results of the calculations are output. It is preferable that the logic of this circuit network 13 and the parameters of membership function generating circuit 15 can also be changed as necessary.
フアジイ論理回路網13から出力されるフアジ
イ情報はそのまま出力となることもあるが、場合
によつては上述のデフアジフイケーシヨン回路1
4によつて何らかの決定が行なわれ、これが出力
となる。 The fuzzy information output from the fuzzy logic circuit network 13 may be output as is, but in some cases, the fuzzy information may be output from the above-mentioned differential logic circuit 1.
4, some decision is made and this becomes the output.
この出力は、表示されたり、上述の制御出力
Δuとなつたり、種々の用途に用いられよう。 This output may be displayed, used as the control output Δu mentioned above, or used for various purposes.
フアジイ論理回路網13またはデフアジフイケ
ーシヨン回路14の出力は、参照(基準、標準)
入力と比較される。この参照入力は、学習の正解
を表わすものであり、たとえば熟練したエキスパ
ート、デイジタル・コンピユータによるシミレー
シヨン等によつて与えられるであろう。 The output of the fuzzy logic circuit 13 or the differential logic circuit 14 is the reference (reference, standard)
compared to the input. This reference input represents the correct answer for learning and may be provided, for example, by a skilled expert, a simulation by a digital computer, or the like.
制御、記憶回路16は、上記比較結果に応じ
て、その偏差が零になるように、メンバーシツプ
関数回路群12およびメンバーシツプ関数発生回
路15の各メンバーシツプ関数の形状がパラメー
タ等を変えたり、フアジイ論理回路網13内の論
理関数の種類が接続を変更したりする。 The control and storage circuit 16 changes the shape of each membership function of the membership function circuit group 12 and the membership function generation circuit 15 by changing the parameters, etc., or by changing the shape of the membership function of the membership function circuit group 12 and the membership function generation circuit 15 so that the deviation becomes zero according to the above comparison result. The type of logic function within the network 13 may change the connection.
このようにして、このフアジイ・システムは学
習することによつて、常に正しい出力(正解)を
発生するように調整、変更されていく。 In this way, by learning, this fuzzy system is adjusted and changed so that it always generates the correct output (correct answer).
(2) 発明の概要
(2.1) 発明の目的
この発明の目的は、上述したフアジイ推論シス
テムまたはフアジイ制御システムにおいて有用で
あり、入力値に対応するメンバーシツプ関数値を
出力するメンバーシツプ関数装置を提供すること
にある。(2) Summary of the invention (2.1) Object of the invention The object of the invention is to provide a membership function device that is useful in the above-mentioned fuzzy inference system or fuzzy control system and outputs a membership function value corresponding to an input value. It is in.
(2.2) 発明の構成と効果
この発明は、与えられた入力変数の値に対応す
るメンバーシツプ関数値を出力するメンバーシツ
プ関数装置において、メンバーシツプ関数の形状
の入力変数軸上における変曲点の位置を設定する
手段、設定された変曲数の少なくともいずれか一
方の側においてメンバーシツプ関数の勾配を選択
的に設定する勾配設定手段、設定された変曲点の
少なくともいずれか一方の側において、メンバー
シツプ関数値として0または1を出力するように
設定するクリスプ集合設定手段、および上記勾配
設定手段と上記クリスプ集合設定手段の一方を与
えられた指令に応答して能動化する手段を備えた
ことを特徴とする。(2.2) Structure and Effects of the Invention The present invention provides a membership function device that outputs a membership function value corresponding to the value of a given input variable, which sets the position of an inflection point on the input variable axis of the shape of the membership function. gradient setting means for selectively setting the gradient of the membership function on at least one side of the set number of inflections; gradient setting means for selectively setting the gradient of the membership function on at least one side of the set inflection point; The present invention is characterized by comprising crisp set setting means for setting to output 0 or 1, and means for activating either the slope setting means or the crisp set setting means in response to a given command.
フアジイ集合においては、あるものがフアジイ
集合に属するかどうかは、属する度合い、すなわ
ち0〜1の連続的な値で表わされる。この度合い
を表わすメンバーシツプ関数は0〜1までの連続
的な値をることを重要な特徴とする。メンバーシ
ツプ関数は一般には曲線で表わされるが、直線の
折線で近似することの方が簡単となる。 In a fuzzy set, whether something belongs to the fuzzy set is expressed by the degree of belonging, that is, a continuous value from 0 to 1. An important feature of the membership function representing this degree is that it takes a continuous value from 0 to 1. Membership functions are generally represented by curves, but it is easier to approximate them by straight broken lines.
これに対して、クリスプ集合では、あるものが
クリスプ集合に属するかどうかは1または0で明
解に表わされる。クリスプ集合のメンバーシツプ
関数は1から0に、または0から1に不連続に変
化する部分(無限大の勾配の部分)をもつ。 On the other hand, in the crisp set, whether something belongs to the crisp set is clearly expressed as 1 or 0. The membership function of the crisp set has a part that changes discontinuously from 1 to 0 or from 0 to 1 (a part with an infinite gradient).
フアジイ推論装置により適切なまたは高精度の
フアジイ推論を実行させるためには、フアジイ集
合を表わすメンバーシツプ関数のみならず、クリ
スプ集合を表わすメンバーシツプ関数の設定が可
能であることが好ましい。また、直線の折線で近
似されたフアジイ集合を表わすメンバーシツプ関
数において、直線の勾配の切替えないしは設定が
可能であることが望ましい。 In order to allow the fuzzy inference device to perform appropriate or highly accurate fuzzy inference, it is preferable to be able to set not only a membership function representing a fuzzy set but also a membership function representing a crisp set. Further, in a membership function representing a fuzzy set approximated by a straight line, it is desirable to be able to switch or set the slope of the straight line.
この発明によると、フアジイ集合を表わす折線
近似のメンバーシツプ関数値のみならずクリスプ
集合を表わすメンバーシツプ関数値を選択的に出
力することができる。そして、フアジイ集合のた
めの折線近似のメンバーシツプ関数値を出力する
ときには、折線の勾配を2またはそれ以上にわた
つて選択的に設定することができる。また、クリ
スプ集合のためのメンバーシツプ関数値を出力す
るときには、メンバーシツプ関数値が0から1
に、または1から0に不連続に変化する位置を指
定することができる。 According to this invention, it is possible to selectively output not only the membership function value of the polygonal line approximation representing the fuzzy set but also the membership function value representing the crisp set. When outputting the membership function value of the polygonal line approximation for the fuzzy set, it is possible to selectively set two or more slopes of the polygonal line. Also, when outputting the membership function value for a crisp set, the membership function value is between 0 and 1.
You can specify a position that changes discontinuously from 1 to 0 or from 1 to 0.
このようにして、この発明によると、上述の学
習機能を備えたフアジイ推論もしくは制御システ
ムさらには一般的なフアジイ・システムにおい
て、より適切なメンバーシツプ関数を設定して、
より適切なまたはより精度の高い推論もしくは制
御を達成することが期待できる。 In this way, according to the present invention, a more appropriate membership function can be set in a fuzzy inference or control system equipped with the above-mentioned learning function, or even in a general fuzzy system.
It can be expected to achieve more appropriate or more accurate inference or control.
(3) 実施例の説明
(3.1) 種々のタイプのメンバーシツプ関数とそ
れらの定義(第4図)
メンバーシツプ関数は、一般的には、第1図A
にその一例が示されているように、曲線で表現さ
れることが多い。しかし、曲線で表現されるべき
かどうかはメンバーシツプ関数とつて本質的なこ
とではない。メンバーシツプ関数のより重要な特
徴は、それが0〜1までの連続的な値をとるとい
うことである。(3) Explanation of Examples (3.1) Various types of membership functions and their definitions (Figure 4) Membership functions are generally as shown in Figure 1A.
It is often expressed as a curve, as shown in the example below. However, whether or not it should be expressed as a curve is not essential for membership functions. A more important feature of the membership function is that it takes on a continuous value from 0 to 1.
他方、回路設計上の観点からいうと、第1図B
に示されているように、メンバーシツプ関数を直
線の折線で表現する方が取扱いが容易であり、少
数のパラメータでメンバーシツプ関数を特性づけ
ることができ、さらに設計も簡単となる。しか
も、メンバーシツプ関数を折線で表わしても、上
記の特徴が失なわれることはない。 On the other hand, from the point of view of circuit design, Figure 1B
As shown in Fig. 1, it is easier to handle the membership function by expressing it as a straight broken line, the membership function can be characterized with a small number of parameters, and the design is also simpler. Moreover, even if the membership function is represented by a broken line, the above characteristics are not lost.
したがつて、以下の説明では、すべてのメンバ
ーシツプを直線またはその折線で表現することと
する。 Therefore, in the following explanation, all memberships will be expressed by straight lines or broken lines thereof.
第1図Bに示されたメンバーシツプ関数は一例
にすぎない。メンバーシツプは他に多くのタイプ
のものがある。以下にそれらの定義について説明
する。 The membership function shown in FIG. 1B is only one example. There are many other types of membership. These definitions will be explained below.
第4図には、10種類のメンバーシツプ関数が示
されている。 Figure 4 shows 10 types of membership functions.
第1のものは変数xの値に関係なく常に0の値
をとる関数であり、これをφ関数と定義する。 The first one is a function that always takes a value of 0 regardless of the value of the variable x, and this is defined as the φ function.
第2のものは、常に1の値をとる1関数と定義
されるものである。 The second one is defined as a single function that always takes a value of 1.
第3のものは、変数xが小さい領域では1の値
をとり、ある値ZBに達すると、一定の勾配で減少
し、遂に0に達し、xがそれよりも大きい領域で
は常に0の値をとる関数である。すなわち変数X
軸上に1つの下り勾配をもつ。これはZ関数と名
付けられる。x=ZBをブレーク・ポイントと呼
ぶ。勾配は任意の値をとりうる。Z関数はブレー
ク・ポイントZBと勾配とによつて規定することが
できる。ZB=0、ZB<0であつても、これをZ関
数に含ませる。 The third one takes a value of 1 in the region where the variable x is small, and when it reaches a certain value Z B , it decreases at a constant slope until it finally reaches 0, and it always has a value of 0 in the region where x is larger than that. It is a function that takes . That is, variable X
It has one downward slope on the axis. This is named the Z function. x=Z B is called a break point. The gradient can take any value. The Z function can be defined by a break point Z B and a slope. Even if Z B =0 and Z B <0, this is included in the Z function.
第4のものは、Z関数を反転した形のものであ
り、これをS関数と定義する。すなわち、X軸上
に1つの上り勾配をもつ。S関数もブレーク・ポ
イントSBと勾配とによつて規定される。 The fourth one is an inverted version of the Z function, and is defined as the S function. That is, there is one upward slope on the X axis. The S function is also defined by a break point S B and a slope.
第5のものはπ関数と呼ばれるもので、変数x
がある領域にあるときに1の値をとり、xがブレ
ークポイントSB2より小さくなるかまたはZB2より
大きくなると一定の勾配で減少し、遂には0値を
とり、それよりもxが小さいおよび大きい領域で
は常に0である関数である。台形状の関数という
こともできる。π関数は2つのブレーク・ポイン
トSB2、ZB2と勾配とによつて特徴づけられる。 The fifth one is called the π function, which is the variable x
When x is in a certain region, it takes a value of 1, and when x becomes smaller than the breakpoint S B2 or larger than Z B2 , it decreases at a constant slope, and finally takes a value of 0, when x is smaller than that and It is a function that is always 0 in large areas. It can also be called a trapezoidal function. The π function is characterized by two break points S B2 , Z B2 and a slope.
特殊な場合にはSB2=ZB2となり、鎖線で示すよ
うに三角形状になる。 In a special case, S B2 = Z B2 , resulting in a triangular shape as shown by the chain line.
第6のものは、π関数を反転したU関数と定義
されるものである。1つの谷をもつ関数というこ
ともできる。U関数は、2つのブレーク・ポイン
トZB1、SB1および勾配によつて規定される。特殊
な場合には鎖線で示す形となる(ZB1=SB1)。 The sixth one is defined as the U function which is the inverse of the π function. It can also be called a function with one valley. The U function is defined by two break points Z B1 , S B1 and a slope. In special cases, it takes the form shown by the chain line (Z B1 = S B1 ).
メンバーシツプ関数の形はさらに複雑になる。 The shape of the membership function becomes even more complex.
第7番目のものは、台形関数(π関数)に、そ
れよりもxの大なる領域において上り勾配の関数
(S関数)を組合せたものであり、N関数と定義
される。これはまた見方をかえて、谷をもつ関数
(U関数)に、それよりもxの小なる領域におい
て上り勾配の関数(S関数)の組合せたものとい
うこともできる。いずれにしても、このN関数は
3つのブレーク・ポイントSB2、ZB2、SB1および
勾配によつて規定される。 The seventh one is a combination of a trapezoidal function (π function) and an upward slope function (S function) in a region where x is larger than the trapezoidal function (π function), and is defined as an N function. From a different perspective, this can also be said to be a combination of a function with a valley (U function) and a function with an upward slope (S function) in a region where x is smaller than the valley. In any case, this N function is defined by three break points S B2 , Z B2 , S B1 and a slope.
第8番目のものはN関数を反転したものであつ
てИ関数と定義される。これもまた3つのブレー
ク・ポイントZB1、SB2、ZB2および勾配によつて
規定される。 The eighth one is the inverse of the N function and is defined as the И function. This is also defined by three break points Z B1 , S B2 , Z B2 and a slope.
第9番目のものはW関数と呼ばれ、これは、谷
をもつ関数(U関数)を2つ組合せたものという
こともできるし、台形の関数(π関数)に下り勾
配をもつ関数(Z関数)と上り勾配をもつ関数
(S関数)を組合せたものということもできるし、
さらにN関数にZ関数を組合せたものまたはИ関
数にS関数を組合せたものということも可能であ
る。いずれにしてもW関数は、4つのブレーク・
ポイントZB1、SB2、ZB2、SB1および勾配によつて
規定される。 The ninth one is called the W function, and it can be said to be a combination of two functions with valleys (U functions), or a trapezoidal function (π function) with a downward slope (Z function). It can also be said to be a combination of a function) and a function with an upward slope (S function),
Furthermore, it is also possible to use a combination of the N function and the Z function or the combination of the Θ function and the S function. In any case, the W function has four breaks and
Defined by points Z B1 , S B2 , Z B2 , S B1 and slope.
最後のものはW関数を反転したもので、M関数
と定義される。これもまた4つのブレーク・ポイ
ントSB1、ZB2、SB2、ZB1および勾配によつて規定
される。 The last one is the inverse of the W function and is defined as the M function. This is also defined by four break points S B1 , Z B2 , S B2 , Z B1 and a slope.
さらに上記の2以上の関数を適宜組合せること
により、一層複雑にしたメンバーシツプ関数も定
義されうることは容易に理解できよう。 Furthermore, it is easy to understand that even more complex membership functions can be defined by appropriately combining two or more of the above functions.
第4図においては、変数xの正の領域のみが図
示されているが、xの負の領域にも拡張できるこ
とはいうまでもない。この場合に、上記のブレー
ク・ポイントも一般的には負の値をとりうる。 In FIG. 4, only the positive region of the variable x is illustrated, but it goes without saying that it can be extended to the negative region of x. In this case, the above-mentioned breakpoints can also generally take negative values.
上り勾配、下り勾配、台形、谷等の勾配は任意
にとることが可能であるが、回路設計上は勾配を
1(または−1)とすることが最も簡素となる。
後述するように勾配が1であつても、回路を使用
するときに縦軸および横軸のレンジを変えること
により任意の勾配を得ることができる。勾配をあ
らかじめ定めておくと、上述の10の関数は1また
は複数のブレーク・ポイントのみによつて一義的
に定めることが可能となる。 Although it is possible to take any slope such as an upward slope, a downward slope, a trapezoid, a valley, etc., it is simplest to set the slope to 1 (or -1) in terms of circuit design.
As will be described later, even if the slope is 1, any slope can be obtained by changing the ranges of the vertical and horizontal axes when using the circuit. By predetermining the gradient, the ten functions described above can be uniquely defined using only one or more break points.
(3.2) Z関数回路(第5図、第6図、第7図、
第8図)
第5図はZ関数を出力するメンバーシツプ関数
回路の一例を示している。ここでは入力変数は
Z、Z関数はfZで表わされている。また、この回
路は電流モードで動作し、吸い込み入力、吐き出
し出力の回路である。吸い込み入力とは入力電流
が回路に流入する形態であり、吐き出し出力とは
出力電流が回路から流出する形態をいう。電流モ
ードにおいては、変数および関数の正、負は電流
の方向によつて、それらの絶対値は電流値によつ
てそれぞれ表わされる。(3.2) Z function circuit (Figures 5, 6, 7,
(FIG. 8) FIG. 5 shows an example of a membership function circuit that outputs a Z function. Here, the input variable is represented by Z, and the Z function is represented by fZ . Furthermore, this circuit operates in current mode and is a sink input and source output circuit. A sink input is a form in which an input current flows into a circuit, and a source output is a form in which an output current flows out from a circuit. In current mode, the positive and negative values of variables and functions are represented by the direction of the current, and their absolute values are represented by the current value.
第5図のメンバーシツプZ関数回路は、ブレー
ク・ポイントZBを表わす電流を与える電流源(回
路に吐き出し入力電流を与える)23と、電流ミ
ラー(CM)25と、1の値の電流を与える電流
源(回路に吸い込み入力電流を与える)26と、
ダイオード28とから構成されている。電流ミラ
ー25は2個のN−MOS FETにより構成され
ている。第5図の回路の各部分を流れる電流を表
わすグラフが、電流の向きを示す矢印に対応して
示されている。また、出力電流fZのグラフは第6
図に示されている。 The membership Z function circuit of FIG. a source 26 (providing sink input current to the circuit);
It is composed of a diode 28. The current mirror 25 is composed of two N-MOS FETs. A graph representing the current flowing through each portion of the circuit of FIG. 5 is shown corresponding to the arrows indicating the direction of the current. Also, the graph of the output current f Z is the sixth
As shown in the figure.
入力端子21には入力変数Z(Z≧0とする)
の値を表わす電流が流入している。入力端子21
と電流ミラー25の入力側との間にワイヤード
OR24によつて電流源23が接続され、このワ
イヤードOR24から値ZB(ZB≧0とする)の電
流が流出する。したがつて、ワイヤードOR24
から電流ミラー25に向かつてZとZBとの差(Z
−ZB)を表わす電流が流れようとするが、実際は
電流ミラー25が逆方向電流に対して電流阻止ダ
イオードとして働くので、限界差(ZZB)の電
流が流れることになる(グラフ参照)。ここで
はフアジイ限界差の演算を表わし、限界差は次の
内容をもつ。 The input terminal 21 has an input variable Z (Z≧0)
A current representing the value of is flowing. Input terminal 21
and the input side of the current mirror 25.
The current source 23 is connected by the OR 24, and a current of value Z B (where Z B ≧0) flows out from the wired OR 24. Therefore, wired OR24
The difference between Z and Z B (Z
-Z B ) tries to flow, but since the current mirror 25 actually acts as a current blocking diode for reverse current, a current with a limit difference (ZZ B ) will flow (see graph). Here, the calculation of fuzzy marginal difference is expressed, and the marginal difference has the following contents.
ZZB=Z−ZB
0 Z>ZB
Z≦ZB ……(1)
電流ミラー25の出力側からは同じ値の吸い込
み電流が出力される。電流ミラー25の出力側と
出力端子22との間には電流源26がワイヤード
OR27によつて接続されている。したがつて、
ワイヤードOR27では1−(ZZB)の演算が
行なわれ、この値の電流が出力端子22から吐き
出されるかまたは吸い込まれようとする(グラフ
参照)。しかしながら、ワイヤードOR27と出
力端子22との間には、吐き出し出力に対して順
方向となるダイオード28が接続されているの
で、端子22に現われようとする吸い込み出力電
流は0となる。これは1(ZZB)の演算と等
価である。ZZ B =Z−Z B 0 Z>Z B Z≦Z B (1) The output side of the current mirror 25 outputs a sink current of the same value. A current source 26 is wired between the output side of the current mirror 25 and the output terminal 22.
Connected by OR27. Therefore,
The wired OR 27 performs a calculation of 1-(ZZ B ), and a current of this value is about to be drained or sucked from the output terminal 22 (see graph). However, since a diode 28 is connected between the wired OR 27 and the output terminal 22 so that the diode 28 is in the forward direction with respect to the drain output, the sink output current that is about to appear at the terminal 22 becomes zero. This is equivalent to the operation of 1 (ZZ B ).
以上の動作をまとめると次のようになる。 The above operations can be summarized as follows.
fZ=1
1−(Z−ZB)
0 (Z≦ZB)
(ZB<Z≦ZB+1)
(Z>ZB+1) ……(2)
この動作をグラフで表わしたのが、第6図であ
る。このZ関数の下り勾配は−1である。f Z = 1 1-(Z-Z B ) 0 (Z≦Z B ) (Z B <Z≦Z B +1) (Z>Z B +1) ...(2) This behavior is expressed graphically. , FIG. 6. The downward slope of this Z function is -1.
なお、ダイオード28はダイオード接続MOS
FETで代えることができる。 Note that the diode 28 is a diode-connected MOS
It can be replaced with FET.
入力電流Zが負の場合には(ただしZB>0)、
電流ミラー25からワイヤードOR24に向かつ
て(Z+ZB)の電流が流れようとするが、電流ミ
ラー25がこの電流を阻止するので、電流ミラー
25とワイヤードOR24との間に流れる電流は
0である。したがつて、電流ミラーの出力電流も
0であり、出力端子22には電流源26の1の値
の電流がそのまま吐き出される。 When the input current Z is negative (however, Z B > 0),
A current of (Z+Z B ) tries to flow from the current mirror 25 toward the wired OR 24, but the current mirror 25 blocks this current, so the current flowing between the current mirror 25 and the wired OR 24 is zero. Therefore, the output current of the current mirror is also 0, and the current with a value of 1 from the current source 26 is directly discharged to the output terminal 22.
ブレーク・ポイントZBが負の場合(ただしZ≧
0)には、ワイヤードOR24から電流ミラー2
4に(Z+|ZB|)の電流が流入するので、電流
ミラー25の吐い込み出力電流も(Z+|ZB|)
となる。したがつて、出力は次のように表わされ
る。 If break point Z B is negative (however, Z≧
0), from wired OR24 to current mirror 2
Since a current of (Z+|Z B |) flows into 4, the output current of the current mirror 25 is also (Z+ | Z B |)
becomes. Therefore, the output can be expressed as:
fZ=1−(Z+|ZB|)
0 (1>Z+|ZB|)
(1≦Z+|ZB|)
……(3)
第3式は、ZBが負側にくるように第6図のグラ
フをそのまま左シフトした動作を表わしている。f Z =1−(Z+|Z B |) 0 (1>Z+|Z B |) (1≦Z+|Z B |)
...(3) The third equation represents the operation of shifting the graph in Figure 6 to the left so that Z B is on the negative side.
ブレーク・ポイントZBおよび入力電流Zがとも
に負の場合には、ワイヤードOR24から電流ミ
ラー25に向かつて(|ZB||Z|)の電流が
流入する。したがつて、電流ミラー25の吸い込
み出力電力も(|ZB||Z|)で与えられ、吐
き出し出力電流は次式で表現される。 When the break point Z B and the input current Z are both negative, a current of (|Z B | | Z|) flows from the wired OR 24 toward the current mirror 25 . Therefore, the sink output power of the current mirror 25 is also given by (|Z B ||Z|), and the discharge output current is expressed by the following equation.
fZ=1
1−(Z|B|−|Z|)
0(|Z|≧|ZB|)
(|ZB|−1<|Z|<|ZB|)
(|Z|<|ZB|−1) ……(4)
第(4)式もまた、第6図のグラフを左側にシフト
した状態を表現している。 f Z =1 1−(Z| B |−|Z|) 0(|Z|≧|Z B |) (|Z B |−1<|Z|<|Z B |) (|Z|<| Z B |-1) ...(4) Equation (4) also expresses the state in which the graph in FIG. 6 is shifted to the left.
このようにして、第5図の回路はすべてのZの
値およびZBの値に対して適用可能である。 In this way, the circuit of FIG. 5 is applicable to all values of Z and values of Z B.
第7図は、バイポーラ・トランジスタ・アレイ
(ROHM社製TA78)を用いて実現したZ関数回
路を示している。第5図の電流源、電流ミラー等
に対応する回路には同一符号が付けられている。
また、第5図の入力端子21に代えて入力回路2
1Aが、出力端子22に代えて出力回路22Aが
設けられている。ダイオード28としては、
NPNトランジスタ(TA78中の1個)のベー
ス・エミツタ間のダイオードが利用されている。 FIG. 7 shows a Z-function circuit realized using a bipolar transistor array (TA78 manufactured by ROHM). Circuits corresponding to the current source, current mirror, etc. in FIG. 5 are given the same reference numerals.
In addition, the input circuit 2 can be replaced with the input terminal 21 in FIG.
1A, an output circuit 22A is provided in place of the output terminal 22. As the diode 28,
A diode between the base and emitter of an NPN transistor (one in TA78) is used.
第8図は、第7図の回路を用いて測定した実験
結果を示している。3つの異なるZB(パラメータ)
について実験が行なわれた。入力電流Z、ブレー
ク・ポイント電流ZB、1の値の電流および出力電
流fZは、それぞれの回路における抵抗の降下電圧
として測定された。fZ=10μAがμ=1に、fZ=
0μAがμ=0にそれぞれ対応している。 FIG. 8 shows experimental results measured using the circuit shown in FIG. Three different Z B (parameters)
An experiment was conducted on. The input current Z, the break point current Z B , the unity value current and the output current f Z were measured as the voltage drops across the resistors in the respective circuits. f Z = 10 μA becomes μ = 1, f Z =
0μA corresponds to μ=0.
このグラフから分るように、第7図の回路はき
わめてすぐれた直線性を有しているとともに、回
路構成も簡素である。このようなすぐれた直線性
は、電圧モードの簡単な回路では実現不可能であ
り、これが、電流モードの回路でメンバーシツプ
関数回路を実現した大きな理由でもある。また、
第7図の回路では電流ミラーが使用されているの
で温度安定性がよく、電流源を除いて抵抗を使用
していないから集積化に適している等の特徴があ
る。 As can be seen from this graph, the circuit shown in FIG. 7 has extremely excellent linearity and has a simple circuit configuration. Such excellent linearity cannot be achieved with simple voltage-mode circuits, and this is a major reason why membership function circuits were realized with current-mode circuits. Also,
The circuit shown in FIG. 7 uses a current mirror, so it has good temperature stability, and since no resistors are used except for the current source, it is suitable for integration.
また、第7図および第8図からも分るように、
Z関数回路はMOS FETのみならずバイポーラ
素子によつても、実用性のきわめて高いものが実
現できる。 Also, as can be seen from Figures 7 and 8,
A highly practical Z-function circuit can be realized not only with MOS FETs but also with bipolar elements.
(3.3) S関数回路(第9図、第10図、第11
図、第12図)
メンバーシツプS関数回路の一例が第9図に示
されている。入力変数(入力電流)はSで、S関
数出力(出力電流)はfSでそれぞれ示されてい
る。ブレーク・ポイントを表わす電流SBは電流源
33によつて、値1を表わす電流は電流源36に
よつてそれぞれ与えられる。(3.3) S-function circuit (Figures 9, 10, 11)
FIG. 12) An example of a membership S function circuit is shown in FIG. The input variable (input current) is indicated by S, and the S function output (output current) is indicated by fS . The current S B representing the break point is provided by a current source 33, and the current representing the value 1 is provided by a current source 36.
S関数回路とZ関数回路との基本的な相違は、
ワイヤードOR34(第5図のワイヤードOR2
4に対応)に入力する電流の向きにある。このワ
イヤードOR34には、入力電流Sが吐き出し入
力として、またブレーク・ポイント電流SBが吸い
込み入力として与えられている。このために、入
力端子31に与えられる吸い込み入力電流は電流
ミラー39によつてその向きが反転されている。
また、ブレーク・ポイント電流源33は回路に対
して吸い込み入力を与えるものとなつている(第
5図の電流源23と比較せよ)。 The basic difference between S function circuit and Z function circuit is
Wired OR34 (wired OR2 in Figure 5)
4)) is in the direction of the input current. The wired OR 34 is supplied with the input current S as a source input and the break point current S B as a sink input. For this purpose, the direction of the sinking input current applied to the input terminal 31 is reversed by the current mirror 39.
Break point current source 33 also provides a sinking input to the circuit (compare current source 23 in FIG. 5).
ワイヤードOR34と電流ミラー35とにより
SBSの演算が行なわれる。さらに、ワイヤード
OR37によつて1−(SBS)の演算が行なわ
れる。ダイオードとして作用するダイオード接続
MOS FET38によつて吸い込み出力方向の電
流が阻止されるから、結局出力電流としてfS=1
(SBS)を表わす吐き出し出力電流が得られ
る。この出力電流のグラフが第10図に示されて
いる。 By wired OR34 and current mirror 35
The calculation of SBS is performed. Additionally, wired
An operation of 1-(S B S) is performed by OR37. Diode connection that acts as a diode
Since the current in the sink and output direction is blocked by the MOS FET 38, the output current is f S = 1.
A discharge output current representing (S B S) is obtained. A graph of this output current is shown in FIG.
このS関数回路において、ブレーク・ポイント
SBを負の値に設定することも可能であるが、SB<
0の場合には、S≧0の領域では出力電流fSは常
に1の値をとるので、SBを負に設定することに格
別の意味を見い出すことはできない。SB=0とす
れば足りる。 In this S function circuit, the break point
It is also possible to set S B to a negative value, but if S B <
In the case of 0, the output current f S always takes a value of 1 in the region where S≧0, so there is no particular meaning in setting S B to be negative. It is sufficient to set S B =0.
バイポーラ・トランジスタを用いて実現したS
関数回路が第11図に示されている。この図にお
いても、第9図に示すものと同一機能をもつ回路
については同一符号が付けられている。符号31
Aは入力端子31に対応する入力回路であり、符
号32Aは出力端子32に対応する出力回路であ
る。第11図の回路の測定された特性(SBをパラ
メータとする)が第12図に示されれている。こ
のS関数回路もすぐれた直線を有していることが
分る。 S achieved using bipolar transistors
The functional circuit is shown in FIG. In this figure as well, circuits having the same functions as those shown in FIG. 9 are given the same reference numerals. code 31
A is an input circuit corresponding to the input terminal 31, and 32A is an output circuit corresponding to the output terminal 32. The measured characteristics of the circuit of FIG. 11 (with S B as a parameter) are shown in FIG. It can be seen that this S-function circuit also has an excellent straight line.
(3.4) 使用時における勾配の任意設定(第13
図、第14図)
第3図において変換回路11が示されているよ
うに、一般にメンバーシツプ関数の議論において
は、物理的量の入力値をその最大値(または回路
の許容値)を用いて正規化し、その正規化された
値が入力値として用いられる。たとえば、身長H
を取扱う場合には、その最大値(たとえば2m)
Hnaxを用いて、身長入力が、H/Hnaxで正規化
される。(3.4) Arbitrary setting of slope during use (No. 13)
(Fig. 14) As shown in the conversion circuit 11 in Fig. 3, in discussions of membership functions, the input value of a physical quantity is normally and the normalized value is used as the input value. For example, height H
When handling, the maximum value (e.g. 2m)
Using H nax , the height input is normalized by H/H nax .
一例として、集合「背の高い人」のメンバーシ
ツプ関数μSHが第13図AにS関数として、集合
「背の低い人」のメンバーシツプ関数μZHが第13
図BにZ関数としてそれぞれ示されている。これ
らのメンバーシツプ関数の横軸(変数)はS=
H/Hnax、Z=H/Hnaxとして表現されている。 As an example, the membership function μ SH of the set ``tall people'' is shown in Figure 13A as the S function, and the membership function μ ZH of the set ``short people'' is shown in Figure 13A.
Each is shown as a Z function in Figure B. The horizontal axis (variable) of these membership functions is S=
It is expressed as H/H nax and Z=H/H nax .
したがつて、回路上において、最大値Hnaxを
何μAに対応させ、関数のグレード1を何μAに対
応させるかによつて、メンバーシツプ関数の実効
的な勾配、すなわちS関数の上り勾配およびZ関
数の下り勾配を任意の値に設定することが可能で
ある。上述した電流ミラーを用いたZ関数回路お
よびS関数回路では、(出力電流)/(入力電流)
の勾配は必ず−1または1となつているが、その
使い方次第で任意の勾配を得ることができる訳で
ある。 Therefore, on the circuit, the effective slope of the membership function , that is, the upward slope of the S function and Z It is possible to set the downward slope of the function to any value. In the Z function circuit and S function circuit using the current mirror described above, (output current)/(input current)
The gradient of is always -1 or 1, but any gradient can be obtained depending on how it is used.
勾配を実質的に変化させた例がZ関数を用いて
第14図に示されている。第14図Aは、Hnax
を100μAに、グレード1を10μAにそれぞれ対応
させたときの集合「背の低い人」のメンバーシツ
プ関数を示している。このようなメンバーシツプ
関数に対して勾配をその1/2にしたいときには、
第14図Bに示すように、Hnaxを50μAに対応さ
せればよい。また、勾配を1/4にしたいときには、
第14図Cに示すように、Hnaxを25μAに対応さ
せればよい。 An example of substantially changing the slope is shown in FIG. 14 using a Z function. Figure 14 A is H nax
It shows the membership function of the set ``Short People'' when 1 corresponds to 100 μA and Grade 1 corresponds to 10 μA. If you want to reduce the gradient to 1/2 for a membership function like this,
As shown in FIG. 14B, H nax may be made to correspond to 50 μA. Also, if you want to make the slope 1/4,
As shown in FIG. 14C, H nax may be made to correspond to 25 μA.
以上のようにして、上述したメンバーシツプ関
数発生回路の勾配が±1または−1に固定されて
いたとしても、その使い方次第で任意の勾配を設
定できることが分る。 As described above, it can be seen that even if the gradient of the membership function generating circuit described above is fixed to ±1 or -1, any gradient can be set depending on how it is used.
(3.5) 勾配の切替制御(第15図、第16図、
第17図、第18図)
回路構成上においてメンバーシツプ関数の勾配
を変化させることも可能であることを次に説明す
る。(3.5) Gradient switching control (Fig. 15, 16,
(FIGS. 17 and 18) It will be explained next that it is possible to change the slope of the membership function in the circuit configuration.
第15図は、第5図に示されたZ関数回路にお
ける電流源23、ワイヤードOR24および電流
ミラー25を取出し、電流ミラー25を変形して
電流ミラー25Aとした構成を示している。 FIG. 15 shows a configuration in which the current source 23, wired OR 24, and current mirror 25 in the Z function circuit shown in FIG. 5 are taken out, and the current mirror 25 is modified to form a current mirror 25A.
電流ミラー25Aは、面積の等しい2つの出力
用ドレインをもつ電流ミラー41と、これら2つ
の出力用ドレインの並列接続をスイツチングする
ためのN−MOS FET42とから構成されてい
る。FET42は制御端子43に与えられる制御
信号VCによつてオン、オフ制御される。 The current mirror 25A is composed of a current mirror 41 having two output drains having the same area, and an N-MOS FET 42 for switching the parallel connection of these two output drains. The FET 42 is controlled on and off by a control signal V C applied to a control terminal 43.
この電流ミラー25Aの出力信号ZZBのグラ
フが第16図に示されている。制御信号VCをL
レベルにすると、FET42はオフであるから、
電流ミラー25Aの出力電流の勾配は1である。
この場合には、電流ミラー25Aは第5図に示さ
れた電流ミラー25と同じ機能をもつ。制御信号
VCをHレベルにすると、FET42がオンとなり、
電流は2つの出力用ドレインに流れ、結果的に2
倍の出力電流が流れることになるから、その勾配
は2となる。 A graph of the output signal ZZB of this current mirror 25A is shown in FIG. Control signal V C to L
When set to level, FET42 is off, so
The slope of the output current of current mirror 25A is unity.
In this case, current mirror 25A has the same function as current mirror 25 shown in FIG. Control signal
When V C is set to H level, FET42 turns on,
The current flows through the two output drains, resulting in 2
Since twice as much output current will flow, the slope will be 2.
したがつて、このような電流ミラー25Aを第
5図の電流ミラー25に代えて用いると、制御信
号VCのレベルによつて勾配を切替えることので
きるZ関数回路が実現する。勾配が2となつたと
きのZ関数回の入、出力特性が第6図に破線で示
されている。 Therefore, if such a current mirror 25A is used in place of the current mirror 25 of FIG. 5, a Z-function circuit whose slope can be switched depending on the level of the control signal V C is realized. The input and output characteristics of the Z function circuit when the gradient is 2 are shown by broken lines in FIG.
2種類の勾配に限られることなく任意の数の勾
配を切替えることが可能である。第17図は、S
関数回路の一部を示すものであり、ここでは第9
図の電流ミラー35が電流ミラー35Aで置替え
られている。電流ミラー35Aにおいて、電流ミ
ラー44は3つの出力用ドレインをもち、これら
の出力用ドレインは並列に接続されているととも
に、そのうちの2つにスイツチング素子としての
FET45,46が接続されている。FET45,
46はそれらの制御端子47,48に与えられる
制御信号VC1,VC2によつてオン、オフ制御され
る。 It is possible to switch between any number of slopes without being limited to two types of slopes. Figure 17 shows S
This shows a part of the function circuit, and here the 9th
Current mirror 35 in the figure has been replaced by current mirror 35A. In the current mirror 35A, the current mirror 44 has three output drains, these output drains are connected in parallel, and two of them are connected as switching elements.
FETs 45 and 46 are connected. FET45,
46 are turned on and off by control signals V C1 and V C2 applied to their control terminals 47 and 48, respectively.
第18図に示すように、2つのFET45,4
6の両方がオフ(VC1=VC2=L)の場合には出
力電流の勾配は−1であり、いずれか一方がオン
となると(VC1=H、VC2=LまたはVC1=L、
VC2=H)勾配は−2、両方がオンになると
(VC1=VC2=H)勾配は−3となる。 As shown in Figure 18, two FET45,4
6 are off (V C1 = V C2 = L), the slope of the output current is -1, and when either one is on (V C1 = H, V C2 = L or V C1 = L), the slope of the output current is -1. ,
V C2 = H) the slope is -2; when both are on (V C1 = V C2 = H) the slope is -3.
(3.6) プログラマブル・マルチ・メンバーシツ
プ関数回路(第19図、第20図、第21図)
上述した10個のフアジイ・メンバーシツプ関数
のうちM関数を除く9個の関数を自由にプログラ
ムできる(または外部から制御できる)マルチ・
メンバーシツプ関数回路が第19図に示されてい
る。この関数回路は、マルチ・フアンアウト回路
50、第1のZ関数回路(No.1)51、第2のZ
関数回路(No.2)52、第1のS関数回路(No.
1)53、第2のS関数回路(No.2)54、
MIN(フアジイ論理積)回路55およびMAX(フ
アジイ論理和)回路56から構成されている。変
数(入力)はxで、最終的に得られる関数(出
力)はfXで与えられている。(3.6) Programmable multi-membership function circuit (Figures 19, 20, 21) Of the 10 fuzzy membership functions mentioned above, 9 functions excluding the M function can be freely programmed (or can be programmed externally). (can be controlled from)
The membership function circuit is shown in FIG. This function circuit includes a multi-fanout circuit 50, a first Z function circuit (No. 1) 51, and a second Z function circuit.
Function circuit (No. 2) 52, first S function circuit (No.
1) 53, second S function circuit (No. 2) 54,
It consists of a MIN (fuzzy logical AND) circuit 55 and a MAX (fuzzy logical sum) circuit 56. The variable (input) is x, and the final function (output) is given by fX .
マルチ・フアンアウト回路50は、1つの入力
電流xから、これと同じ値でかつ同じ向きの複数
(ここでは4つ)の電流xを生成するものであり、
その具体的構成の一例が第20図に示されてい
る。この回路は、入力電流の向きを反転するため
の電流ミラー58と、この電流ミラー58の出力
側に接続され、入力電流と同じ値でかつ逆向きの
複数(4つ)の出力電流を発生する多出力(マル
チ・ドレイン)電流ミラー59とから構成されて
いる。 The multi-fanout circuit 50 generates multiple (four in this case) currents x having the same value and in the same direction from one input current x,
An example of its specific configuration is shown in FIG. This circuit is connected to a current mirror 58 for reversing the direction of the input current, and to the output side of this current mirror 58, and generates multiple (four) output currents having the same value as the input current but in the opposite direction. It consists of a multi-output (multi-drain) current mirror 59.
マルチ・フアンアウト回路50の4つの出力電
流xはそれぞれZ関数回路51,52、S関数回
路53,54に入力している。Z関数回路51,
52はそれぞれ第5図に示すものと同じであり、
それらのブレーク・ポイントはZB1、ZB2で、出力
電流はfZX1、fZX2でそれぞれ表わされている。S
関数回路53,54はそれぞれ第9図に示すもの
と同じであり、それらのブレーク・ポイントは
SB1、SB2で、出力電流はfSX1、fSX2でそれぞれ表現
されている。したがつて、勾配はここでは1、−
1である。 The four output currents x of the multi-fanout circuit 50 are input to Z function circuits 51 and 52 and S function circuits 53 and 54, respectively. Z function circuit 51,
52 are respectively the same as shown in FIG.
Their break points are Z B1 and Z B2 , and the output currents are represented by f ZX1 and f ZX2 , respectively. S
The function circuits 53 and 54 are the same as those shown in FIG. 9, and their break points are
In S B1 and S B2 , the output currents are expressed as f SX1 and f SX2 , respectively. Therefore, the slope is here 1, −
It is 1.
第2のZ関数回路52の出力fZX2および第2の
S関数回路54の出力fSX2はMIN回路55に与え
られる。第21図Aに示されているように、これ
らの回路52,54のブレーク・ポイントがSB2
≦ZB2の条件を満たしたとすると、これらの回路
52,54の出力のMIN演算結果は台形上の関
数すなわちπ関数となる。このπ関数(MIN回
路55の出力)をf〓xで表わす。MIN演算は、複
数の入力値(ここでは2入力値)のうち最も小さ
い値(小さい方の値)を選択する演算であるから
である。 The output f ZX2 of the second Z function circuit 52 and the output f SX2 of the second S function circuit 54 are given to the MIN circuit 55 . As shown in FIG. 21A, the break points of these circuits 52, 54 are S B2
Assuming that the condition ≦Z B2 is satisfied, the MIN calculation result of the outputs of these circuits 52 and 54 becomes a function on a trapezoid, that is, a π function. This π function (output of the MIN circuit 55) is expressed as f〓 x . This is because the MIN operation is an operation for selecting the smallest value (smaller value) among a plurality of input values (here, two input values).
MIN回路55の出力f〓x、ならびに第1のZ関
数回路51の出力fZX1および第1のS関数回路5
3の出力fSX1はMAX回路56に与えられる。
MAXは複数の入力値の最も大きい値を選択する
演算である。関数のグレード1に対応する電流値
をI0とする。第21図Aを再び参照して、ZB1+
2I0≦SB2、ZB2≦SB1−2I0の条件を満足するように
これらのブレーク・ポイントを選択すると、
MAX回路56の出力はW関数を表わす。 The output f〓 x of the MIN circuit 55, the output f ZX1 of the first Z function circuit 51, and the first S function circuit 5
3's output fSX1 is given to the MAX circuit 56.
MAX is an operation that selects the largest value of multiple input values. Let I0 be the current value corresponding to grade 1 of the function. Referring again to Figure 21A, Z B1 +
If we choose these break points to satisfy the conditions 2I0≦S B2 , Z B2 ≦S B1 −2I0, then
The output of MAX circuit 56 represents the W function.
これらの関数回路51〜54における電流ミラ
ー(第5図の符号25、第9図の符号35)を、
勾配の切替可能な電流ミラー(第15図の電流ミ
ラー25Aなど)に置き換えることが可能であ
る。このようにした場合の制御端子に与えられる
制御信号が第19図にはVZ1、VZ2、VS1、VS2で
与えられている。これらの制御信号のレベル設定
によつて、たとえば第21図Bに示すようにW関
数の4つの勾配の任意のものを独立に1以外の値
にすることが可能である。第21図BはVZ1=
VS2=H、VZ2=VS1=Lに設定した状態を示して
いる。勾配の切替は以下に述べる任意の関数にお
いても可能であることはいうまでもない。 The current mirrors (numeral 25 in FIG. 5, numeral 35 in FIG. 9) in these function circuits 51 to 54 are
It is possible to replace it with a current mirror whose slope can be switched (such as current mirror 25A in FIG. 15). Control signals given to the control terminals in this case are given as V Z1 , V Z2 , V S1 , and V S2 in FIG. 19. By setting the levels of these control signals, it is possible to independently set any of the four gradients of the W function to a value other than 1, as shown in FIG. 21B, for example. Figure 21B shows V Z1 =
A state in which V S2 = H and V Z2 = V S1 = L is shown. It goes without saying that gradient switching is also possible with any of the functions described below.
次に、第19図の回路がブレーク・ポイント値
の設定に応じて9個のフアジイ・メンバーシツプ
関数を実現できることを示す。第44図および第
21図Aを参照して話を進める。 Next, it will be shown that the circuit of FIG. 19 can realize nine fuzzy membership functions depending on the setting of break point values. The discussion will proceed with reference to FIG. 44 and FIG. 21A.
また、以下の説明でHIは入力電流の最大値に
上述のI0(たとえば10μA)を加えた値([最大入
力電流値]+I0)よりも大きな値に設定すること
を意味し、LIは−I0以下の値に設定することを意
味する。D.C.はドント・ケア(Don′t Care)、す
なちいかなる値でもよいことを示す。 In addition, in the following explanation, H I means to set the value to a value larger than the maximum value of the input current plus the above-mentioned I0 (for example, 10 μA) ([maximum input current value] + I0), and L I This means setting it to a value less than or equal to -I0. DC means don't care, meaning it can be any value.
第19図の回路が9個の関数回路のそれぞれを
実現する条件は次の通りである。 The conditions for the circuit shown in FIG. 19 to realize each of the nine function circuits are as follows.
φ関数
ZB1=LI、SB1=HI、SB2==HI、ZB2=D.C.
または、
ZB1=LI、SB1=HI、ZB2=LI、SB2=D.C.
1関数
ZB1=HI、他(すなわちZB2、SB1、SB2)はD.C.
(ここでZB1は、最大入力電流値よりも大きけ
ればよいが、制御信号の種類を増大させないよう
にするために充分条件としてZB1=HIとした。)
または、SB1=LI、他はD.C.
(SB1は0A以下であればよいが、制御信号の種
類の増大を抑える意味でSB1=LIとした。)
または、SB2=LI、ZB2=HI、他はD.C.
(上記と同じように、SB2は0A以下であればよ
く、ZB2は最大入力電流以上であればよい。)
Z関数
SB1=HI、SB2=HI、ZB2=D.C.
(この場合、ZB1がブレーク・ポイントとな
る。)
または、SB1=HI、ZB2=LI、SB2=D.C.
(この場合もZB1がブレーク・ポイントとな
る。)
または、SB1=HI、SB2=LI、ZB1=LI
(この場合、ZB2がブレーク・ポイントとなる。
また、SB2は0A以下であればよい。)
S関数
ZB1=LI、ZB2=LI、SB2=D.C.
(この場合、SB1がブレーク・ポイントとな
る。)
または、ZB1=LI、SB2=HI、ZB2=D.C.
(この場合もSB1がブレーク・ポイントとな
る。)
または、ZB1=LI、SB1=HI、ZB2=HI
(この場合はSB2がブレーク・ポイントとなる。
SB2は最大入力電流値よりも大きな値であればよ
い。)
π関数
ZB1=LI、SB1=HI、SB2≦ZB2
(ブレーク・ポイントはSB2とZB2である。SB2
=ZB2の場合には、第4図に鎖線で示すように三
角形状となる。)
U関数
SB2=HI、ZB2=D.C.、ZB1+I0≦SB1−I0
(ブレーク・ポイントはZB1とSB1である。ZB1
+I0=SB1−I0の場合には、第4図に鎖線で示す
形となる。)
または、ZB2=LI、SB2=D.C.、ZB1+I0≦SB1−
I0
N関数
ZB1=LI、SB2≦ZB2≦SB1−2I0
(ブレーク・ポイントはSB2、ZB2、SB1であ
る。)
И関数
SB1=HI、ZB1+2I0≦SB2≦ZB2
(ブレーク・ポイントはZB1、SB2、ZB2であ
る。)
W関数
ZB1+2I0≦SB2≦ZB2≦SB1−2I0
(上述した通りである。)
第19図において、符号55で示された回路を
MAX回路に、同56をMIN回路にそれぞれ置き
かえることによつて、第4図の10関数のうちW関
数を除く9関数を実現できることは容易に理解で
きよう。φ function Z B1 = L I , S B1 = H I , S B2 == H I , Z B2 = DC or Z B1 = L I , S B1 = H I , Z B2 = L I , S B2 = DC 1 Function Z B1 = H I , others (i.e. Z B2 , S B1 , S B2 ) are DC (here Z B1 should be larger than the maximum input current value, but in order to avoid increasing the types of control signals) (Z B1 = H I is set as a sufficient condition for ) Or, S B2 = L I , Z B2 = H I , others are DC (Same as above, S B2 only needs to be 0A or less, and Z B2 needs to be more than the maximum input current. ) Z function S B1 = H I , S B2 = H I , Z B2 = DC (In this case, Z B1 becomes the break point.) Or, S B1 = H I , Z B2 = L I , S B2 =DC (Z B1 is also the break point in this case.) Or, S B1 = H I , S B2 = L I , Z B1 = L I (In this case, Z B2 is the break point.
Further, S B2 only needs to be 0A or less. ) S function Z B1 = L I , Z B2 = L I , S B2 = DC (In this case, S B1 is the break point.) Or, Z B1 = L I , S B2 = H I , Z B2 = DC (S B1 is the break point in this case as well.) Or Z B1 = L I , S B1 = H I , Z B2 = H I (S B2 is the break point in this case.
S B2 only needs to have a value larger than the maximum input current value. ) π function Z B1 = L I , S B1 = H I , S B2 ≦Z B2 (Break points are S B2 and Z B2 . S B2
= Z B2 , the shape is triangular as shown by the chain line in FIG. ) U function S B2 = H I , Z B2 = DC, Z B1 +I0≦S B1 −I0 (Break points are Z B1 and S B1 . Z B1
In the case of +I0=S B1 -I0, the shape is shown by the chain line in FIG. ) Or, Z B2 = L I , S B2 = DC, Z B1 +I0≦S B1 −
I0 N function Z B1 = L I , S B2 ≦Z B2 ≦ S B1 −2I0 (Break points are S B2 , Z B2 , S B1 .) И function S B1 = H I , Z B1 +2I0≦S B2 ≦Z B2 (Break points are Z B1 , S B2 , Z B2 .) W function Z B1 +2I0≦S B2 ≦Z B2 ≦S B1 −2I0 (As described above.) In Fig. 19, the sign The circuit shown in 55
It is easy to understand that by replacing the MAX circuit and 56 with the MIN circuit, 9 of the 10 functions shown in FIG. 4, excluding the W function, can be realized.
(3.7) MIN回路とMAX回路(第22図、第2
3図、第24図、第25図、第26図、第27
図、第28図)
第19図のプログラマブル・マルチ・メンバー
シツプ関数回路で用いられているMIN(フアジイ
論理積)回路およびMAX(フアジイ論理和)回
路の詳細は、出願人による出願(たとえば特願昭
59−57121)に記載されているが、ここに簡単に
説明しておく。(3.7) MIN circuit and MAX circuit (Fig. 22, 2
Figure 3, Figure 24, Figure 25, Figure 26, Figure 27
28) The details of the MIN (fuzzy AND) circuit and MAX (fuzzy OR) circuit used in the programmable multi-membership function circuit shown in FIG.
59-57121), but I will briefly explain it here.
MIN演算は次のように定義される
μX∩Y=μY
μX (μX>μY)
(μX≦μY) ……(5)
ここで、μX、μYはメンバーシツプ関数をそれぞ
れ表わしている。 The MIN operation is defined as follows : μ X ∩ Y = μ Y μ X ( μ each represents.
MIN回路をMOS FETで実現した回路が第2
2図に示されている。入力電流は便宜的にμX、μY
で表わされ、出力電流(MIN演算結果)はμZで
与えられている。 The second circuit is a MIN circuit realized with MOS FETs.
This is shown in Figure 2. The input current is conveniently expressed as μX and μY
The output current (MIN calculation result) is given by μZ .
入力電流μXは電流ミラー61でその向きが反転
される。入力電流μYは電流ミラー66と67とか
らなるマルチ・フアンアウト回路に入力し、これ
によつて等しい値の2つの電流μYが生成される。 The direction of the input current μX is reversed by the current mirror 61. The input current μ Y is input to a multi-fanout circuit consisting of current mirrors 66 and 67, which generates two currents μ Y of equal value.
ワイヤードOR62には吐き出し入力電流μXと
吸い込み入力電流μYとが与えられ、このワイヤー
ドOR62は電流ミラー63に接続されている。
電流ミラー63はダイオードとしても作用し、ワ
イヤードOR62と電流ミラー63とによつてフ
アジイ限界差回路が構成されている。したがつ
て、電流ミラー63の吸い込み出力電流は次式で
与えられる。 A source input current μ X and a sink input current μ Y are applied to the wired OR 62 , and the wired OR 62 is connected to a current mirror 63 .
The current mirror 63 also acts as a diode, and the wired OR 62 and the current mirror 63 constitute a fuzzy limit difference circuit. Therefore, the sink output current of the current mirror 63 is given by the following equation.
μYμX=μY−μX
0 (μY≧μX)
(μY<μX) ……(6)
同じように、ワイヤードOR64とダイオード
65とによつて限界差回路が構成され、この
MIN回路の吐き出し出力電流は次式で与えられ
る。 μ Y μ X = μ Y − μ X 0 (μ Y ≧ μ X ) ( μ Y < μ this
The source output current of the MIN circuit is given by the following equation.
μZ=μY−(μY−μX)=μX μY−0=μY (μY≧μX) (μY<μX) ……(7) 第(7)式は第(5)式と同じである。μ Z = μ Y − ( μ Y − μ X ) = μ X μ Y −0 = μ Y ( μ Y ≧ μ X ) ( μ Y < μ 5) is the same as formula.
MIN回路をバイポーラ・トランジスタによつ
て構成した例が第23図に示されている。第22
図の回路との対比から、第23図の回路がMIN
演算を行なうことは容易に理解できよう。 An example in which the MIN circuit is constructed using bipolar transistors is shown in FIG. 22nd
In comparison with the circuit in the figure, the circuit in Figure 23 is MIN
It is easy to understand how the calculations are performed.
第24図は第23図の回路の入出力特性の測定
結果を示している。一方の入力μYがパラメータと
して用いられている。第23図の回路において、
PNPトランジスタとしてはTA57が、NPNト
ランジスタとしてはTA78がそれぞれ使用され
た。 FIG. 24 shows the measurement results of the input/output characteristics of the circuit shown in FIG. 23. One input μ Y is used as a parameter. In the circuit of Fig. 23,
TA57 was used as the PNP transistor, and TA78 was used as the NPN transistor.
第19図において、MAX回路56の入力は3
つである。一般に2入力のMAX回路は簡単に構
成することができる。3入力のMAX回路を構成
するには、第25図に示されているように、2入
力のMAX回路56A,56Bを2段に接続すれ
ばよい。 In FIG. 19, the input of the MAX circuit 56 is 3
It is one. Generally, a 2-input MAX circuit can be easily configured. To configure a three-input MAX circuit, two-input MAX circuits 56A and 56B may be connected in two stages, as shown in FIG.
第26図は、2入力のMAX回路(56Aまた
は56B)をMOS FETを用いて構成した例を
示している。フアジイMAX演算は次式で定義さ
れる。 FIG. 26 shows an example in which a two-input MAX circuit (56A or 56B) is configured using MOS FETs. The fuzzy MAX operation is defined by the following formula.
μX∪Y=μX
μY (μX>μY)
(μX≦μY) ……(8)
入力電流μYは2出力電力ミラー71に入力し、
これによつて入力電流と方向が逆の2つの電流μY
が生成され、一方はワイヤードOR72に入力
し、他方は電流ミラー75でその向きが再び反転
されワイヤードOR74に与えられる。 μ X ∪ Y = μ X μ Y ( μ
This causes two currents μ Y with opposite directions to the input current
is generated, one is input to wired OR 72, and the other is reversed in direction by current mirror 75 and given to wired OR 74.
ワイヤードOR72には入力電流μXも入力して
いる。ワイヤードOR72とダイオード73とに
より限界差回路が構成されダイオード73からは
次式で与えられる電流が出力され、ワイヤード
OR74に流れていく。 An input current μX is also input to the wired OR72. The wired OR72 and the diode 73 constitute a limit difference circuit, and the diode 73 outputs a current given by the following formula, and the wired
It flows into OR74.
μXμY=μX−μY
0 (μX>μY)
(μX≦μY) ……(9)
ワイヤードOR74において、この電流μXμY
に電流μYが加算されるから、結局、出力電流μZは
次のようになる。μ X μ Y = μ X − μ Y 0 (μ X > μ Y ) ( μ
Since the current μ Y is added to the current μ Y, the output current μ Z is as follows.
μZ=μX−μY+μY=μX 0+μY=μY (μX>μY) (μX≦μY) ……(10) 第(10)式は第(8)式と同じ内容を表わしている。μ Z = μ X − μ Y + μ Y = μ X 0 + μ Y = μ Y ( μ It represents the content.
第27図は、MAX回路をバイポーラ・トラン
ジスタで構成した例を示している。第27図にお
いて、第26図に示すものと対応するものには同
じ符号にAを付けて示してある。第27図の回路
は第26図の回路と全面的には対応していない。
第26図の2つの電流ミラー71,75が第27
図では3つの電流ミラー76,77,78によつ
て置換されている。 FIG. 27 shows an example in which the MAX circuit is composed of bipolar transistors. In FIG. 27, parts corresponding to those shown in FIG. 26 are indicated by the same reference numerals with the letter A added thereto. The circuit of FIG. 27 does not completely correspond to the circuit of FIG. 26.
The two current mirrors 71 and 75 in FIG.
In the figure it has been replaced by three current mirrors 76, 77, 78.
複数のコレクタをもつバイポーラ・トランジス
タによつて多出力電流ミラーを構成した場合に、
いずれか少なくとも1つの出力用コレクタが開放
されるとそのコレクタに飽和が生じ、他の出力用
コレクタの出力電流に誤差が生じる。いかなる場
合にも多出力電流ミラーのコレクタに飽和を生じ
させないようにするためには、ある程度のコレク
タ・エミツタ電圧を確保することが必要である。
第27図の回路は、電流ミラー78のような入力
抵抗の小さい回路を多出力電流ミラー77のコレ
クタに接続することにより、コレクタの飽和を防
止している。多出力電流ミラーにおけるコレクタ
の飽和を回避するための対策については、出願人
による特許出願、特願昭59−263386に詳述されて
いる。 When a multi-output current mirror is constructed using bipolar transistors with multiple collectors,
When at least one output collector is opened, saturation occurs in that collector, causing an error in the output current of the other output collectors. In order to avoid saturation of the collector of the multi-output current mirror in any case, it is necessary to ensure a certain amount of collector-emitter voltage.
The circuit of FIG. 27 prevents collector saturation by connecting a circuit with low input resistance, such as current mirror 78, to the collector of multi-output current mirror 77. Measures to avoid collector saturation in multi-output current mirrors are detailed in the applicant's patent application, Japanese Patent Application No. 59-263386.
第27図のMAX回路のμYをパラメータとする
入出力特性の測定結果の一例が第28図に示され
ている。 FIG. 28 shows an example of the measurement results of the input/output characteristics of the MAX circuit shown in FIG. 27 using μ Y as a parameter.
(3.8) 簡略化されたプログラマブル・マルチ・
メンバーシツプ関数回路(第29図、第30
図)
第29図は、S関数回路を基調として簡略化さ
れたプログラマブル・マルチ・メンバーシツプ関
数回路を示している。ここでは、P−MOS
FETが使用されている。したがつて、第9図に
示すS関数回路とは電流の向きが逆になつてい
る。また、入力電流はxi、出力電流はZで示され
ている。(3.8) Simplified programmable multi-
Membership function circuit (Figures 29 and 30)
Figure 29 shows a simplified programmable multi-membership function circuit based on the S function circuit. Here, P-MOS
FET is used. Therefore, the direction of the current is opposite to that of the S-function circuit shown in FIG. 9. Further, the input current is indicated by x i and the output current is indicated by Z.
多出力電流ミラー81は1つの入力電流xiから
これを同じ値でかつ向きが逆の3つの電流xiを生
成する。これらの電流xiは以下に述べる3つの回
路の入力電流となる。 The multi-output current mirror 81 generates three currents x i having the same value and opposite directions from one input current x i . These currents x i serve as input currents for the three circuits described below.
第1のS関数回路は、ワイヤードOR84、電
流ミラー85、ワイヤードOR87およびダイオ
ード接続MOS FET88から構成されている。
第9図と対比すると、これらの素子はワイヤード
OR34、電流ミラー35、ワイヤードOR37
およびダイオード接続MOS FET38にそれぞ
れ対応する。ワイヤードOR84にはブレーク・
ポイントとしてx1+1の値の吐き出し入力電流が
与えられている。第9図との対比から、および第
29図の電流の向きを示す矢印に対応して表わさ
れたグラフから、この第1のS関数回路の動作は
容易に理解できよう。 The first S-function circuit is composed of a wired OR 84, a current mirror 85, a wired OR 87, and a diode-connected MOS FET 88.
In contrast to Figure 9, these elements are wired.
OR34, current mirror 35, wired OR37
and diode-connected MOS FET38, respectively. The wired OR84 has a break.
A source input current with a value of x 1 +1 is given as a point. The operation of the first S-function circuit can be easily understood from the comparison with FIG. 9 and from the graph shown corresponding to the arrows indicating the direction of the current in FIG.
第2のS関数回路は、ワイヤードOR94、電
流ミラー95、ワイヤードOR97および電流ミ
ラー98から構成されている。電流ミラー98は
ダイオード作用とともに電流の向きを反転する作
用をもつ。ブレーク・ポイントはx2であり、説明
の便宜上、x2−1≧x1+1の条件を満たすものと
する。 The second S function circuit includes a wired OR 94, a current mirror 95, a wired OR 97, and a current mirror 98. The current mirror 98 has the function of reversing the direction of current as well as the function of a diode. The break point is x2 , and for convenience of explanation, it is assumed that the condition x2-1 ≧ x1 +1 is satisfied.
さらに、ブレーク・ポイントx3(x3≧x2)から
上り勾配(勾配は1)の値をもつ関数(以下、こ
れを上り勾配関数という)を発生する回路が設け
られ、この回路は、ワイヤードOR92とダイオ
ード接続MOS FET93とから構成されている。
ワイヤードOR92に、x3の値の吐き出し入力電
流が与えられている。 Furthermore, a circuit is provided that generates a function (hereinafter referred to as an upslope function) having an upslope value (slope is 1) from the break point x 3 (x 3 ≧x 2 ), and this circuit can be used as a wired It consists of an OR92 and a diode-connected MOS FET93.
A source input current with a value of x 3 is given to the wired OR 92.
この上り勾配関数回路の出力電流は、ワイヤー
ドOR96において第2のS関数回路に入力して
いる。このワイヤードOR96では、上り勾配関
数回路の出力電流が減算され、かつ電流ミラー9
8によつて逆方向電流が阻止されるので、電流ミ
ラー98の出力電流はπ関数を表わすものとなる
(ブレーク・ポイントx2、x3)。 The output current of this upward slope function circuit is input to the second S function circuit at the wired OR 96. In this wired OR96, the output current of the up slope function circuit is subtracted, and the current mirror 9
Since reverse current is blocked by 8, the output current of current mirror 98 represents a π function (break points x 2 , x 3 ).
このπ関数を表わす電流は、ワイヤードOR8
6において第1のS関数回路に入力し、そこを流
れる電流から減算される。したがつて、出力電流
Zは、あたかもS関数からπ関数が減算された形
となり、これはN関数を表わしている。 The current representing this π function is wired OR8
6 into the first S-function circuit and is subtracted from the current flowing therethrough. Therefore, the output current Z is as if the π function was subtracted from the S function, and this represents an N function.
第29図の回路において、ダイオード接続
MOS FET99および89が追加されている。
これらのFETは次のように働く。すなわち、電
流ミラー81とダイオード接続MOS FET93
のソース・ドレイン間には、電流ミラー98およ
びダイオード接続MOS FET99のソース・ゲ
ート間のしきい値電圧が加わり、これらの正常な
動作を可能にする。また、ダイオード接続MOS
FET99と電流ミラー98のソース・ドレイン
間には2個のダイオード接続MOS FET88と
89のソース・ドレイン間の電圧(すなわち、こ
れらのしきい値の和)が加わり、正常な動作を可
能にしている。 In the circuit of Figure 29, diode connection
MOS FET99 and 89 have been added.
These FETs work as follows. In other words, the current mirror 81 and the diode-connected MOS FET 93
A threshold voltage between the source and gate of the current mirror 98 and the diode-connected MOS FET 99 is applied between the source and drain of the transistor to enable their normal operation. Also, diode connected MOS
A voltage between the sources and drains of the two diode-connected MOS FETs 88 and 89 (that is, the sum of these threshold values) is applied between the sources and drains of the FET 99 and the current mirror 98 to enable normal operation. .
第29図の回路は、上述した10個の関数のうち
И関数、W関数およびM関数を除く7個の関数
を、次のようにして実現することができる。 The circuit shown in FIG. 29 can realize seven of the ten functions described above, excluding the И function, W function, and M function, as follows.
φ関数
x1=HI、x2、x3=D.C.
(HIは、[最大入力電流]+I0に設定することを
意味する。I0はグレード1に対応する電流値であ
る。φ関数の場合には、x1≧[最大入力電流]で
あればよい。)
または、x2=LI、x3=HI、x1=D.C.
(L1は−I0に設定することを意味する。φ関数
の場合にはx2≦0であればよい。またx3≧[最大
入力電流]であればよい。)
1関数
x1=LI、x2=HI、x3=D.C.
または、x1=LI、x3=LI、x2=D.C.
Z関数
x1=LI、x3=HI
(x3≧[最大入力電流]であればよい。x2−1
がブレーク・ポイントとなる。)
S関数
x2=HI、x3=D.C.
(x1+1がブレーク・ポイントとなる。)
または、x1=LI、x2=LI
(x2≦0であればよい。x3+1がブレーク・ポ
イントとなる。)
π関数
x3=HI
(x3≧[最大入力電流]であればよい。x1+1、
x2−1がブレーク・ポイント。)
U関数
x1=LI
(x2、x3がブレーク・ポイント。)
N関数
上述の条件、すなわち
x1+2≦x2≦x3+2
第29図の回路はS関数回路を基調としてい
る。Z関数回路を基調とすることによつても、簡
略化されたプログラマブル・マルチ・メンバーシ
ツプ関数回路を実現することができる。すなわ
ち、第30図Aに示すような値をもちかつx1をブ
レーク・ポイントとするZ関数回路を上述の第1
のS関数回路に代えて設ける。そして、このZ関
数から、第30図Bに示すようなπ関数を減算す
れば、第30図Cに示すようにИ関数出力が得ら
れる。ただし、x2≦x3≦x1−1が条件である。φ function x 1 = H I , x 2 , x 3 = DC ( HI means set to [maximum input current] + I 0. I 0 is the current value corresponding to grade 1. φ function In this case, x 1 ≥ [maximum input current] is sufficient.) Or, x 2 = L I , x 3 = H I , x 1 = DC (L 1 means set to -I 0 In the case of the φ function, it is sufficient that x 2 ≦0. Also, it is sufficient that x 3 ≧ [maximum input current].) 1 function x 1 = L I , x 2 = H I , x 3 = DC Or, x 1 = L I , x 3 = L I , x 2 = DC Z function x 1 = L I , x 3 = H I (x 3 ≧ [maximum input current] is sufficient. x 2 −1
becomes the break point. ) S function x 2 = H I , x 3 = DC (x 1 + 1 is the break point.) Or x 1 = L I , x 2 = L I (x 2 ≦ 0 is fine. x 3 +1 is the break point.) π function x 3 = H I (x 3 ≧ [maximum input current] is sufficient. x 1 + 1,
x 2 -1 is the break point. ) U function x 1 = L I (x 2 and x 3 are break points.) N function The above conditions, that is, x 1 + 2 ≦ x 2 ≦ x 3 + 2 The circuit in Figure 29 is based on the S function circuit. . A simplified programmable multi-membership function circuit can also be realized by using a Z function circuit as the basis. In other words, a Z function circuit having values as shown in FIG. 30A and with x 1 as a break point is
Provided in place of the S function circuit. Then, by subtracting a π function as shown in FIG. 30B from this Z function, a И function output as shown in FIG. 30C is obtained. However, the condition is that x 2 ≦x 3 ≦x 1 −1.
このような回路においては、x1、x2、x3の条件
を変えることにより、上記10関数のうちN関数、
W関数およびM関数を除く7種類の関数が実現で
きるのは容易に理解できよう。 In such a circuit, by changing the conditions of x 1 , x 2 , x 3 , N functions among the above 10 functions,
It is easy to understand that seven types of functions except the W function and the M function can be realized.
(3.9) 拡張されたプログラマブル・マルチ・メ
ンバーシツプ関数回路(第31図、第32図、
第33図)
第31図は、第29図のメンバーシツプ関数回
路を拡張したものである。拡張には2つの意味が
ある。その1つは、2種類のグレードα、βを設
けた点である。上述のすべての回路においては、
最大グレードは常に1に固定されていたが、1〜
0の間で可変な値α、βが新たなグレード・パラ
メータとして用意されている。もう1つは、第3
1図の出力電流Zのグラフからも分るように、新
たなグレード・パラメータの導入にともなつてM
型の変形ともいうべき新しいメンバーシツプ関数
形態を創設した点にある。(3.9) Extended programmable multi-membership function circuit (Figs. 31, 32,
(FIG. 33) FIG. 31 is an expanded version of the membership function circuit of FIG. 29. Expansion has two meanings. One of them is that two types of grades α and β are provided. In all the circuits mentioned above,
The maximum grade was always fixed at 1, but from 1 to
Variable values α and β between 0 are prepared as new grade parameters. The other is the third
As can be seen from the graph of output current Z in Figure 1, with the introduction of new grade parameters, M
The point lies in the creation of a new membership function form, which can be called a type transformation.
第31図において、第29図に示すものと同一
素子には同一符号にAを添えて示してある。以
下、第29図に示すものと異なる点についてのみ
説明する。 In FIG. 31, elements that are the same as those shown in FIG. 29 are indicated by the same reference numerals with the letter A added thereto. Hereinafter, only the points different from those shown in FIG. 29 will be explained.
多出力電流ミラー81Aは4つの入力電流xiを
生成するものとなつている。 The multi-output current mirror 81A is designed to generate four input currents x i .
第1のS関数回路において、ワイヤードOR8
4Aには値x1の吐き出し入力電流が与えられてい
る。ワイヤードOR87Aにはαの値の吐き出し
入力電流が与えられている。 In the first S-function circuit, wired OR8
A source input current of value x 1 is given to 4A. The wired OR87A is given a source input current having a value of α.
第1のS関数回路の2つのワイヤードOR87
Aと86Aとの間に、新たにワイヤードOR89
が設けられここに、新たに設けられた上り勾配関
数回路(第1の上り勾配関数回路)の出力電流が
流入している。この第1の上り勾配関数回路は、
ワイヤードOR82とダイオード接続MOS FET
83とからなり、そのブレーク・ポイントはx4で
ある。 Two wired OR87s in the first S-function circuit
Newly wired OR89 between A and 86A
is provided, into which the output current of the newly provided up-slope function circuit (first up-slope function circuit) flows. This first upward slope function circuit is
Wired OR82 and diode connected MOS FET
83, and its break point is x 4 .
したがつて、第1のS関数回路と第1の上り勾
配関数回路とによつて、第1のπ関数(ブレー
ク・ポイントx1、x4、グレードはα)が生成され
る。 Therefore, the first π function (break points x 1 , x 4 , grade is α) is generated by the first S function circuit and the first upward slope function circuit.
第2のS関数回路において、そのワイヤード
OR94Aにはx2+βの吐き出し入力電流が与え
られ、ワイヤードOR97Aにはβの吐き出し入
力電流が与えられている。 In the second S-function circuit, the wired
The OR94A is given a source input current of x 2 +β, and the wired OR97A is given a source input current of β.
このS関数回路に付属した上り勾配関数回路
(第2の上り勾配関数回路)のワイヤードOR9
2Aにはx3−βの吐き入し入力電流が与えられて
いる。電流ミラー99はβの吐き出し入力を吸い
込み入力に反転するためのものである。 Wired OR9 of the up slope function circuit (second up slope function circuit) attached to this S function circuit
A source and source input current of x 3 -β is given to 2A. The current mirror 99 is for inverting the source input of β to the sink input.
ワイヤードOR94A,97Aおよび92Aに
与えられるβの値の3つの入力電流は、多出力電
流ミラー(図示略)によつて生成することができ
るのはいうまでもない。 It goes without saying that the three input currents of value β applied to wired ORs 94A, 97A and 92A can be generated by a multi-output current mirror (not shown).
第2のS関数回路および第2の上り勾配回路に
よつて、x2+βおよびx3−βにブレーク・ポイン
トをもちかつグレードがβの第2のπ関数が発生
する。 A second S-function circuit and a second upslope circuit generate a second π-function of grade β with break points at x 2 +β and x 3 −β.
上述の第1のπ関数数から第2のπ関数がワイ
ヤードOR86Aで減算される結果、最大グレー
ドがαで中央部にβのへこみをもつM関数が得ら
れる。ただし、α≧β、x1≦x2、x2+2β≦x3≦
x4の条件が必要である。 As a result of subtracting the second π function from the first π function number described above using the wired OR 86A, an M function having a maximum grade of α and a depression of β in the center is obtained. However, α≧β, x 1 ≦x 2 , x 2 +2β≦x 3 ≦
x 4 conditions are required.
第31図の回路は、上述の10関数のうちW関数
を除く9関数を生成するように制御することが可
能であることに加えて、αとβの設定によつてそ
れらの変形をつくることもできる。 The circuit shown in Fig. 31 can be controlled to generate 9 of the 10 functions mentioned above, excluding the W function, and can also create variations of them by setting α and β. You can also do it.
念のために、9関数からφ関数と1関数を除く
6つの関数を発生させる充分条件について示して
おく。 Just to be sure, we will show the sufficient conditions for generating 6 functions excluding the φ function and 1 function from the 9 functions.
Z関数
x1=x2=x3=LI、α=1、β=D.C.
(x4がブレーク・ポイントとなる。)
または、x1=LI、α=1、β=1、x3=x4=
HI
(x2がブレーク・ポイントとなる。)
S関数
x2=x3=x4=HI、α=1、β=D.C.
(x1がブレーク・ポイントとなる。)
または、x1=x2=LI、α=β=1、x4=HI
(x3がブレーク・ポイントとなる。)
π関数
α=1、β=0、x2、x3=D.C.
(x1、x4がブレーク・ポイントとなる。)
または、x3=x4=HI、α=β=1
(x1、x2がブレーク・ポイントとなる。)
またはx1=x2=LI、α=β=1
(x3、x4がブレーク・ポイントとなる。)
U関数
x1=LI、x4=HI、α=β=1
(x2、x3がブレーク・ポイントとなる。)
N関数
x4=HI、α=β=1
(x1、x2、x3がブレーク・ポイントとなる。)
И関数
x1=LI、α=β=1
(x2、x3、x4がブレーク・ポイントとなる。)
M関数
α≦x1≦x2、x2+2β≦x3≦x4、α=β=1
(x1、x2、x3、x4がブレーク・ポイントとな
る。)
第31図の回路もまたS関数を基調としている
が、Z関数を基調とすることによつても、拡張さ
れたプログラマブル・マルチ・メンバーシツプ関
数回路を実現できるのはいうまでもない。Z function x 1 = x 2 = x 3 = L I , α = 1, β = DC (x 4 is the break point) or x 1 = L I , α = 1, β = 1, x 3 = x 4 =
H I (x 2 is the break point) S function x 2 = x 3 = x 4 = H I , α = 1, β = DC (x 1 is the break point) or x 1 = x 2 = L I , α = β = 1, x 4 = H I (x 3 is the break point) π function α = 1, β = 0, x 2 , x 3 = DC (x 1 , x 4 is the break point.) Or x 3 = x 4 = H I , α = β = 1 (x 1 , x 2 are the break points.) Or x 1 = x 2 = L I , α = β = 1 (x 3 and x 4 are break points.) U function x 1 = L I , x 4 = H I , α = β = 1 (x 2 and x 3 are break points. ) N function x 4 = H I , α = β = 1 (x 1 , x 2 , x 3 are break points.) И function x 1 = L I , α = β = 1 (x 2 , x 3 , x 4 is the break point.) M function α≦x 1 ≦x 2 , x 2 +2β≦x 3 ≦x 4 , α=β=1 (x 1 , x 2 , x 3 , x 4 are break points) (This is a key point.) The circuit in Figure 31 is also based on the S function, but it goes without saying that an expanded programmable multi-membership function circuit can also be realized by using the Z function as the basis. Nor.
第32図は、第31図の回路を変形し、勾配を
1と2との間で切換えることができるようにした
ものである。第31図の電流ミラー85A,95
Aは勾配切替可能な電流ミラー85B,95Bで
それぞれ置換されている。これらの電流ミラー8
5B,95Bは第15図の電流ミラー25A、第
17図の電流ミラー35Aと同じものである。 FIG. 32 shows a modification of the circuit of FIG. 31 so that the slope can be switched between 1 and 2. Current mirrors 85A, 95 in FIG.
A is replaced by slope-switchable current mirrors 85B and 95B, respectively. These current mirrors 8
5B and 95B are the same as the current mirror 25A in FIG. 15 and the current mirror 35A in FIG. 17.
ダイオード接続FET83,93Aもまた、勾
配切替可能な電流ミラー83B,93Bで置きか
えられかつ電流の向きを修正するためにそれらの
前段に電流ミラー83C,93Cがそれぞれ設け
られている。 The diode-connected FETs 83, 93A are also replaced by slope-switchable current mirrors 83B, 93B and are preceded by current mirrors 83C, 93C, respectively, to correct the current direction.
ワイヤードOR94A,92Aには簡略化のた
めにそれぞれ電流x2、x3が与えられている。 For simplicity, wired ORs 94A and 92A are given currents x 2 and x 3 , respectively.
電流ミラー85B,83B,95B,93Bは
P−MOS FETで構成されているから、それら
の制御電圧信号VC1〜VC4がLレベルになるとス
イツチング用FETがオンとなり、勾配が2また
は−2となり、出力電流Zは第33図に破線で示
す形となる。もちろん、制御電圧VC1〜VC4は相
互に独立に調整できるのはいうまでもない。 Since the current mirrors 85B, 83B, 95B, and 93B are composed of P-MOS FETs, when their control voltage signals V C1 to V C4 go to L level, the switching FETs are turned on and the slope becomes 2 or -2. , the output current Z takes the form shown by the broken line in FIG. Of course, it goes without saying that the control voltages V C1 to V C4 can be adjusted independently of each other.
(3.10) クリスプ集合に適用可能なS関数回路
(第34,35図)
第34図の回路は、S関数回路(第9図または
第32図)クリスプ集合にも適用できるように改
良したものである。またここでは、勾配の切替回
路が設けられている。第9図(または第32図)
との対比において、ワイヤードOR104が同3
4(または84A)に、切替可能な電流ミラー1
05が電流ミラー35(または85B)に、ワイ
ヤードOR107が同37(または87A)に、
ダイオード108がダイオード接続FET38
(または88)にそれぞれ対応している。勾配の
切替は制御信号VC1によつて行なわれる。(3.10) S-function circuit applicable to crisp sets (Figures 34 and 35) The circuit in Figure 34 is an S-function circuit (Figure 9 or Figure 32) that has been improved so that it can also be applied to crisp sets. be. A gradient switching circuit is also provided here. Figure 9 (or Figure 32)
In comparison, the wired OR104 is 3
4 (or 84A), switchable current mirror 1
05 to the current mirror 35 (or 85B), wired OR107 to the same 37 (or 87A),
Diode 108 is diode-connected FET38
(or 88) respectively. Slope switching is performed by control signal V C1 .
したがつて、ワイヤードOR104と電流ミラ
ー105との間に接続されたスイツチング素子と
してのP−MOS FET106、およびワイヤー
ドOR107と値αの電流源(図示略)との間に
並列に接続されたスイツチング素子としてのN−
MOS FET101、P−MOS FET102が新
たに設けられている。FET102,106は制
御信号VC2によつてオン、オフ制御される。FET
101は、結節点109の電位によつて制御され
る。この結節点109はワイヤードOR104と
値x1の電流源(図示略)との間に設けられ、ここ
に流入、流出する電流の大小によつてそのレベル
がHまたはLレベルに変化する。 Therefore, the P-MOS FET 106 as a switching element is connected between the wired OR 104 and the current mirror 105, and the switching element is connected in parallel between the wired OR 107 and a current source (not shown) having a value of α. N- as
A MOS FET 101 and a P-MOS FET 102 are newly provided. The FETs 102 and 106 are controlled on and off by a control signal V C2 . FET
101 is controlled by the potential at node 109. This node 109 is provided between the wired OR 104 and a current source (not shown) having a value of x1 , and its level changes to H or L level depending on the magnitude of the current flowing into or out of this node.
フアジイ集合においては、あるものがフアジイ
集合に属するかどうかは、属する度合いですなわ
ち1〜0の連続的な値で表わされる。したがつ
て、この度合いを表わすメンバーシツプ関数は、
上述してきたように勾配のある部分をもつてい
る。これに対して、クリスプ集合では、あるもの
がクリスプ集合に属するかどうかは1または0で
明解に表わされる。クリスプ集合のメンバーシツ
プ関数は1から0または0から1に不連続に変化
する部分(無限大の勾配の部分)をもつ。 In a fuzzy set, whether something belongs to the fuzzy set is expressed by the degree of belonging, that is, by a continuous value from 1 to 0. Therefore, the membership function expressing this degree is
As mentioned above, it has sloped parts. On the other hand, in the crisp set, whether something belongs to the crisp set is clearly expressed as 1 or 0. The membership function of the crisp set has a part that changes discontinuously from 1 to 0 or from 0 to 1 (a part with an infinite gradient).
さて、第34図において、制御電圧VC2がLレ
ベルの場合には、2つのFET102,106が
オンである。FET101はFET102に並列に
接続されているからそれがオンであつてもオフで
あつても、第34図の回路はフアジイ集合メンバ
ーシツプS関数回路として働く。そして、制御電
圧VC1がHであれば勾配は1で、Lのときには勾
配が2となる。このときの入出力特性が第35図
に実線と波線でそれぞれ示されている。 Now, in FIG. 34, when the control voltage V C2 is at L level, the two FETs 102 and 106 are on. Since FET 101 is connected in parallel with FET 102, whether it is on or off, the circuit of FIG. 34 works as a fuzzy set membership S function circuit. When the control voltage V C1 is H, the slope is 1, and when it is L, the slope is 2. The input/output characteristics at this time are shown in FIG. 35 by solid lines and broken lines, respectively.
制御電圧VC2がHレベルになると、FET10
6,102はともにオフとなる。したがつて、
FET106がオフであると、入力電流xiは電流ミ
ラー105には流入せず、ワイヤードOR104
が結節点109に向つて流れることになる。
FET102がオフであると、ワイヤードOR10
7に吐き出し入力電流αが与えられるかどうかは
FET101の状態に依存する。 When the control voltage V C2 becomes H level, FET10
6 and 102 are both turned off. Therefore,
When FET 106 is off, input current x i does not flow into current mirror 105 and wired OR 104
will flow toward the node 109.
When FET102 is off, wired OR10
Whether the source input current α is given to 7 is
It depends on the state of FET101.
xi<x1のときには、結節点109の電位はLレ
ベルであつて、FET101はオフである。した
がつて、出力電流ZはOである。xi≧x1になる
と、結節点109がHレベルになり、FET10
1がオンとなる。電流αはワイヤードOR107
からFET101を通つて流れる。電流ミラー1
05の出力電流は0であるから、結局、出力電流
Zはαに等しくなる。このようにして、第5図に
鎖線で示すように、xi=x1において0から1に反
転する出力Zが得られる。制御電圧VC2がHレベ
ルのときは、制御電圧VC1のレベルH、Lどちら
でもよい。 When x i <x 1 , the potential at node 109 is at L level and FET 101 is off. Therefore, the output current Z is O. When x i ≧x 1 , the node 109 becomes H level, and the FET 10
1 is turned on. Current α is wired OR107
The current flows from FET 101 through FET 101. current mirror 1
Since the output current of 05 is 0, the output current Z becomes equal to α after all. In this way, an output Z is obtained which inverts from 0 to 1 at x i =x 1 , as shown by the chain line in FIG. When the control voltage V C2 is at H level, the level of the control voltage V C1 may be either H or L.
S関数回路とZ関数回路の相違は、上述したよ
うにブレーク・ポイントを定める電流の向きが異
なるのみである。したがつて、第34図の回路の
考え方をそのまま適用し、構成要素としての
MOS FETをPタイプまたはNタイプに適宜選
択することにより、クリスプ集合に適用可能なZ
関数回路も同じように構成することができる。 The only difference between the S-function circuit and the Z-function circuit is the direction of the current that determines the break point, as described above. Therefore, by applying the concept of the circuit in Figure 34 as is,
By appropriately selecting the MOS FET as P type or N type, Z
Functional circuits can also be constructed in the same way.
ダイオード108を除く鎖線で示す回路100
は、後に第40図において用いられるので、ここ
で便宜的にS関撰回路の主要部と呼ぶことにす
る。 Circuit 100 shown in dashed lines excluding diode 108
will be used later in FIG. 40, so for the sake of convenience it will be referred to as the main part of the S-sensor selection circuit.
(3.11) クリスプ集合に適用可能な上り勾配関数
回路(第36図、第37図)
第36図の回路は、第32図に示されている勾
配切替機能をもつ上り勾配関数回路(ワイヤード
OR82、電流ミラー83Cおよび勾配切替可能
な電流ミラー83Bからなる回路、またはワイヤ
ードOR92A、電流ミラー93Cおよび勾配切
替可能な電流ミラー93Bからなる回路)を、ク
リスプ集合に適用できるように改良したものであ
る。(3.11) Upgradient function circuit applicable to crisp sets (Figures 36 and 37) The circuit in Figure 36 is an upgradient function circuit (wired) with slope switching function shown in Figure 32.
OR82, a circuit consisting of a current mirror 83C, and a current mirror 83B whose slope can be switched, or a circuit consisting of a wired OR92A, a current mirror 93C, and a current mirror whose slope can be switched 93B) has been improved so that it can be applied to crisp sets. .
第32図との対比において、ワイヤードOR1
02は同82(または92A)に、電流ミラー1
03Cが同83C(または93C)に、勾配切替
可能な電流ミラー103Bが同83B(または9
3B)にそれぞれ対応している。ただ、電流ミラ
ー103Cと勾配切替可能な電流ミラー103B
の接続順序は、電流ミラー83C(または93C)
と勾配切替可能な電流ミラー83B(または93
B)の接続順序と前後が逆になつている。またこ
れらの電流ミラーを構成するFETのPタイプと
Nタイプとが入れかえられている。そうして、勾
配切替可能な電流ミラー103Bは2つの出力用
ドレインをもつ電流ミラー108とその出力用ド
レインのうちの1つをスイツチングするFET1
09とから構成されている。FET109は制御
信号VC3によつてオン、オフ制御される。また、
電流ミラー108のゲート接続ドレインを開放す
るためのN−MOS FET107が新たに加えら
れている。このFET107は制御信号VC4によつ
て制御される。 In comparison with Figure 32, wired OR1
02 is same as 82 (or 92A), current mirror 1
03C to 83C (or 93C), and slope-switchable current mirror 103B to 83B (or 93C).
3B) respectively. However, the current mirror 103C and the slope switchable current mirror 103B
The connection order is current mirror 83C (or 93C)
and slope switchable current mirror 83B (or 93
The connection order in B) is reversed. Furthermore, the P type and N type FETs constituting these current mirrors are switched. Thus, the slope-switchable current mirror 103B has a current mirror 108 having two output drains and a FET 1 that switches one of the output drains.
It consists of 09. The FET 109 is controlled on and off by the control signal V C3 . Also,
An N-MOS FET 107 is newly added to open the gate-connected drain of the current mirror 108. This FET 107 is controlled by a control signal V C4 .
第36図の回路は、第15図と対比するとその
構成がよく分る。第15図に示された回路に、
FET107および電流ミラー103Cが追加さ
れているだけである。 The configuration of the circuit shown in FIG. 36 can be clearly seen when compared with FIG. 15. In the circuit shown in FIG.
Only FET 107 and current mirror 103C are added.
制御信号VC4がHレベルの場合には、この回路
が第32図のフアジイ集合のための上り勾配回路
と同じ働きをする。すなわち、VC4がHであれ
ば、FET107がオンとなる。このときには、
出力電流Zの働きは制御信号VC3によつて定ま
り、出力電流Zは第37図に実線および破線で示
す入出力特性を示す。 When the control signal V C4 is at H level, this circuit functions in the same way as the up-slope circuit for fuzzy set shown in FIG. 32. That is, if V C4 is H, FET 107 is turned on. At this time,
The function of the output current Z is determined by the control signal V C3 , and the output current Z exhibits input/output characteristics shown by solid lines and broken lines in FIG. 37.
制御電圧VC4がLレベルになるとFET107は
オフとなる。FET107がオフとなることによ
つて、FET108はもはや電流ミラーとして働
くことはなく、単なる増幅器となる。 When the control voltage V C4 becomes L level, the FET 107 is turned off. With FET 107 turned off, FET 108 no longer acts as a current mirror, but simply an amplifier.
xi<x1の場合には、FET108のゲートに流入
する電流は0であるから、出力電流Zは当然に0
である。 When x i < x 1 , the current flowing into the gate of FET 108 is 0, so the output current Z is naturally 0.
It is.
xi≧x1になり、わずかの値でもFET108に流
入しようとする電流があると、これがFET10
8によつて増幅され、その出力側には急峻に増大
する電流が流れる。したがつて、第37図に鎖線
で示すように、xi=x1でほぼ垂直に立上る出力電
流Zの入出力特性が得られる。 If x i ≧ x 1 and there is a current that tries to flow into FET 108 even if it is a small value, this will cause the current to flow into FET 108.
8, and a rapidly increasing current flows through its output side. Therefore, as shown by the chain line in FIG. 37, an input/output characteristic of the output current Z that rises almost vertically when x i =x 1 is obtained.
第36図の回路は、第38図において用いられ
るので、特に符号110が付けられている。 The circuit of FIG. 36 is specifically labeled 110 because it is used in FIG.
(3.12) クリスプ集合に適用可能なプログラマブ
ル・マルチ・メンバーシツプ関数回路(第38
図)
第38図は、第34図に示されたクリスプ集合
に適用可能なS関数回路の主要部100および第
36図に示されたクリスプ集合に適用可能な上り
勾配関数回路110を、第32図に示された拡張
されたプログラマブル・マルチ・メンバーシツプ
関数回路に適用してこれを改良することにより得
られるクリスプ集合に適用可能なプログラマブ
ル・マルチ・メンバーシツプ関数回路を示してい
る。(3.12) Programmable multi-membership function circuit applicable to crisp sets (38th
38 shows the main part of the S function circuit 100 applicable to the crisp set shown in FIG. 34 and the up slope function circuit 110 applicable to the crisp set shown in FIG. A programmable multi-membership function circuit applicable to crisp sets obtained by applying and improving the extended programmable multi-membership function circuit shown in the figure is shown.
第38図において、第32図に示すものと同一
物には同一符号が付けられている。また、第34
図の回路100は2つ用いられているのでこれを
100A,100Bで示し、同様に第36図の回
路110もまた2つ用いられているのでこれらが
110A,110Bで示されている。 In FIG. 38, the same components as those shown in FIG. 32 are given the same reference numerals. Also, the 34th
Since two circuits 100 in the figure are used, they are indicated by 100A and 100B. Similarly, two circuits 110 in FIG. 36 are also used, and these are indicated by 110A and 110B.
回路に流れる電流を示す矢印に対応して示され
たグラフから、第38図の回路においては、パラ
メータx1〜x4、α、βを変えることによりM関数
をはじめとして多くのタイプのフアジイ・メンバ
ーシツプ関数を表わす出力電流Zが得られること
は容易に理解できよう。また、制御電圧VC11〜
VC14、VC21〜VC24のレベルを切替えることによ
り、勾配を変えることもできるし、多くのタイプ
のクリスプ・メンバーシツプ関数を発生させるこ
とも可能である。 From the graph shown corresponding to the arrow indicating the current flowing through the circuit, it can be seen that in the circuit of FIG . 38 , many types of fuzzy functions including the M function can be created by changing the parameters It is easy to understand that an output current Z is obtained that represents a membership function. In addition, the control voltage V C11 ~
By switching the levels of V C14 , V C21 -V C24 , the slope can be varied and many types of crisp membership functions can be generated.
第1図Aは一般的なメンバーシツプ関数を示
し、第1図Bは直線で近似された実際的なメンバ
ーシツプ関数を示している。第2図はフアジイ制
御システムの概念を示すものである。第3図は、
学習機能を備えたフアジイ・システムの概念を示
すブロツク図である。第4図は、種々のタイプの
メンバーシツプ関数を示すグラフである。第5図
は、MOS FETを用いて構成されたZ関数回路
を示す回路図であり、第6図はその入出力特性を
示すグラフである。第7図は、入出力特性の測定
のためにバイポーラ・トランジスタを用いて構成
されたZ関数回路を示す回路図であり、第8図
は、測定された入出力特性を示すグラフである。
第9図はMOS FETを用いて構成されたS関数
回路を示す回路図であり、第10図はその入出力
特性を示すグラフである。第11図は、入出力特
性測定のためにバイポーラ・トランジスタを用い
て構成されたS関数回路を示し、第12図は測定
された入出力特性を示すグラフである。第13図
は、メンバーシツプ関数の実際的な一例を示すグ
ラフである。第14図は、メンバーシツプ関数お
よびその変数と回路の入出力電流との対応のさせ
方によつて勾配が任意に設定できる様子を示すグ
ラフである。第15図は、勾配を2つに切替える
ことのできるZ関数回路の一部を示す回路図であ
り、第16図はその入出力特性を示すグラフであ
る。第17図は、勾配を3つに切替えることので
きるS関数回路の一部を示す回路図であり、第1
8図はその入出力特性を示すグラフである。第1
9図は、プログラマブル・マルチ・メンバーシツ
プ関数回路の一例を示すブロツク図である。第2
0図はマルチ・フアンアウト回路の一例を示す回
路図である。第21図Aは、Z関数とS関数のフ
アジイMIN演算およびフアジイMAX演算によつ
てW関数が生成される様子を示すものであり、同
図Bは勾配の切替えられたW関数を示すグラフで
ある。第22図は、MOS FETを用いて構成さ
れたMIN回路を示す回路図である。第23図は、
入出力特性測定のためにバイポーラ・トランジス
タを用いて構成されたMIN回路を示すものであ
り、第24図は測定されたその入出力特性を示す
グラフである。第25図は、2つの2入力MAX
回路を組合せることにより構成された3入力
MAX回路を示すブロツク図である。第26図
は、MOS FETを用いて構成されたMAX回路を
示す回路図である。第27図は、入出力特性測定
のためにバイポーラ・トランジスタを用いて構成
されたMAX回路を示すものであり、第28図は
測定されたその入出力特性を示すグラフである。
第29図は、S関数回路を基調とした簡略化され
たプログラマブル・マルチ・メンバーシツプ関数
回路の一例を示す回路図である。第30図は、Z
関数を基調として同様に簡略化されたプログラマ
ブル・マルチ・メンバーシツプ関数回路をつくる
ことができることをグラフによつて示すものであ
る。第31図は拡張されたプログラマブル・マル
チ・メンバーシツプ関数回路を示す回路図であ
る。第32図は、勾配切替機能をもつ拡張された
プログラマブル・マルチ・メンバーシツプ関数回
路を示す回路図であり、第33図はその入出力特
性を示すグラフである。第34図は、クリスプ集
合に適用可能なS関数回路を示す回路図であり、
第35図はその入出力特性を示すグラフである。
第36図は、クリスプ集合に適用可能な上り勾配
関数回路を示す回路図であり、第37図はその入
出力特性を示すグラフである。第38図は、クリ
スプ集合に適用可能なプログラマブル・マルチ・
メンバーシツプ関数回路を示す回路図である。
25A,35A,83B,85B,93B,1
05,103B……勾配切替可能な電流ミラー、
41,44,108……多出力電流ミラー、4
2,45,46,109……スイツチング素子。
FIG. 1A shows a general membership function, and FIG. 1B shows a practical membership function approximated by a straight line. FIG. 2 shows the concept of the fuzzy control system. Figure 3 shows
FIG. 2 is a block diagram showing the concept of a fuzzy system with a learning function. FIG. 4 is a graph showing various types of membership functions. FIG. 5 is a circuit diagram showing a Z function circuit constructed using MOS FETs, and FIG. 6 is a graph showing its input/output characteristics. FIG. 7 is a circuit diagram showing a Z function circuit configured using bipolar transistors for measuring input/output characteristics, and FIG. 8 is a graph showing the measured input/output characteristics.
FIG. 9 is a circuit diagram showing an S function circuit constructed using MOS FETs, and FIG. 10 is a graph showing its input/output characteristics. FIG. 11 shows an S-function circuit configured using bipolar transistors for measuring input/output characteristics, and FIG. 12 is a graph showing the measured input/output characteristics. FIG. 13 is a graph showing a practical example of a membership function. FIG. 14 is a graph showing how the gradient can be arbitrarily set by making the membership function and its variables correspond to the input/output current of the circuit. FIG. 15 is a circuit diagram showing a part of a Z function circuit that can switch the gradient into two, and FIG. 16 is a graph showing its input/output characteristics. FIG. 17 is a circuit diagram showing a part of an S function circuit that can switch the gradient into three types.
Figure 8 is a graph showing its input/output characteristics. 1st
FIG. 9 is a block diagram showing an example of a programmable multi-membership function circuit. Second
FIG. 0 is a circuit diagram showing an example of a multi-fanout circuit. Figure 21A shows how the W function is generated by fuzzy MIN and fuzzy MAX calculations of the Z function and S function, and Figure 21B is a graph showing the W function with the gradient switched. be. FIG. 22 is a circuit diagram showing a MIN circuit constructed using MOS FETs. Figure 23 shows
This shows a MIN circuit constructed using bipolar transistors for measuring input/output characteristics, and FIG. 24 is a graph showing the measured input/output characteristics. Figure 25 shows two 2-input MAX
3 inputs configured by combining circuits
FIG. 2 is a block diagram showing a MAX circuit. FIG. 26 is a circuit diagram showing a MAX circuit configured using MOS FETs. FIG. 27 shows a MAX circuit constructed using bipolar transistors for measuring input/output characteristics, and FIG. 28 is a graph showing the measured input/output characteristics.
FIG. 29 is a circuit diagram showing an example of a simplified programmable multi-membership function circuit based on an S function circuit. Figure 30 shows Z
It is shown graphically that a similarly simplified programmable multi-membership function circuit can be created based on functions. FIG. 31 is a circuit diagram showing an expanded programmable multi-membership function circuit. FIG. 32 is a circuit diagram showing an extended programmable multi-membership function circuit having a slope switching function, and FIG. 33 is a graph showing its input/output characteristics. FIG. 34 is a circuit diagram showing an S function circuit applicable to crisp sets,
FIG. 35 is a graph showing its input/output characteristics.
FIG. 36 is a circuit diagram showing an upward slope function circuit applicable to crisp sets, and FIG. 37 is a graph showing its input/output characteristics. Figure 38 shows the programmable multi-module that can be applied to crisp sets.
FIG. 3 is a circuit diagram showing a membership function circuit. 25A, 35A, 83B, 85B, 93B, 1
05,103B...Slope switchable current mirror,
41, 44, 108...multi-output current mirror, 4
2, 45, 46, 109...Switching element.
Claims (1)
シツプ関数値を出力するメンバーシツプ関数装置
において、 メンバーシツプ関数の形状の入力変数軸上にお
ける変曲点の位置を設定する手段、 設定された変曲点の少なくともいずれか一方の
側においてメンバーシツプ関数の勾配を選択的に
設定する勾配設定手段、 設定された変曲点の少なくともいずれか一方の
側において、メンバーシツプ関数値として0また
は1を出力するように設定するクリスプ集合設定
手段、および 上記勾配設定手段と上記クリスプ集合設定手段
の一方を与えられた指令に応答して能動化する手
段、 を備えたことを特徴とするメンバーシツプ関数装
置。[Claims] 1. In a membership function device that outputs a membership function value corresponding to the value of a given input variable, means for setting the position of an inflection point on the input variable axis of the shape of the membership function; gradient setting means for selectively setting the gradient of the membership function on at least one side of the set inflection point; outputting 0 or 1 as the membership function value on at least one side of the set inflection point; 1. A membership function device comprising: crisp set setting means for setting the gradient setting means to set the gradient setting means to set the gradient setting means to set the crisp set setting means; and means for activating either the gradient setting means or the crisp set setting means in response to a given command.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234642A JPS6295675A (en) | 1985-10-22 | 1985-10-22 | Slope switching circuit for fuzzy membership function circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60234642A JPS6295675A (en) | 1985-10-22 | 1985-10-22 | Slope switching circuit for fuzzy membership function circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6295675A JPS6295675A (en) | 1987-05-02 |
JPH0535470B2 true JPH0535470B2 (en) | 1993-05-26 |
Family
ID=16974223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60234642A Granted JPS6295675A (en) | 1985-10-22 | 1985-10-22 | Slope switching circuit for fuzzy membership function circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6295675A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49103552A (en) * | 1973-02-02 | 1974-10-01 | ||
JPS54145458A (en) * | 1978-05-08 | 1979-11-13 | Yokogawa Hokushin Electric Corp | Generator for polygonal-line function signal |
-
1985
- 1985-10-22 JP JP60234642A patent/JPS6295675A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49103552A (en) * | 1973-02-02 | 1974-10-01 | ||
JPS54145458A (en) * | 1978-05-08 | 1979-11-13 | Yokogawa Hokushin Electric Corp | Generator for polygonal-line function signal |
Also Published As
Publication number | Publication date |
---|---|
JPS6295675A (en) | 1987-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0682396B2 (en) | Membership function synthesizer and fuzzy system | |
Yamakawa | High-speed fuzzy controller hardware system: The mega-FIPS machine | |
Baturone et al. | Implementation of CMOS fuzzy controllers as mixed-signal integrated circuits | |
Peyravi et al. | Design of an analog CMOS fuzzy logic controller chip | |
Wilamowski et al. | Neuro-fuzzy architecture for CMOS implementation | |
Teubner | Double bind: hybrid arrangements as de-paradoxifiers: comment | |
Tsukano et al. | Synthesis of operational transconductance amplifier-based analog fuzzy functional blocks and its application | |
Amirkhanzadeh et al. | A mixed-signal current-mode fuzzy logic controller | |
Wang et al. | Comparison of fuzzy logic and current-mode control techniques in buck, boost and buck/boost converters | |
JPH0535470B2 (en) | ||
JPH061498B2 (en) | Programmable multi-member ship function circuit | |
JPH061496B2 (en) | Fuzzy member-ship Z-function circuit | |
JPH0682397B2 (en) | Fuzzy member-ship function circuits applicable to crisp sets | |
JPH061497B2 (en) | Fuzzy member-ship S function circuit | |
JPH05159085A (en) | Programarle membership function device and fuzzy inference method/device using it | |
Guo et al. | A high-speed fuzzy co-processor implemented in analogue/digital technique | |
JPS6295679A (en) | Fuzzy membership function circuit applicable to crisp set | |
JPH0338925A (en) | Digital/analog converter | |
EP0372511A2 (en) | Truth-valued-flow inference unit | |
Guo et al. | A high-speed, reconfigurable fuzzy logic controller | |
JPS6295680A (en) | Programmable multi-membership function circuit | |
Wong et al. | Design of an analog fuzzy logic controller for a PWM boost converter | |
Azeem et al. | Design and fabrication of basic building blocks for analog implementation of programmable fuzzy logic controller | |
JP2504136B2 (en) | Fuzzy inference device and MIN arithmetic device for fuzzy inference | |
Gheysari et al. | Analog CMOS Implementation of order weight Average operator for fuzzy logic controller chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |