[go: up one dir, main page]

JPH05159085A - Programarle membership function device and fuzzy inference method/device using it - Google Patents

Programarle membership function device and fuzzy inference method/device using it

Info

Publication number
JPH05159085A
JPH05159085A JP4135721A JP13572192A JPH05159085A JP H05159085 A JPH05159085 A JP H05159085A JP 4135721 A JP4135721 A JP 4135721A JP 13572192 A JP13572192 A JP 13572192A JP H05159085 A JPH05159085 A JP H05159085A
Authority
JP
Japan
Prior art keywords
function
circuit
membership function
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4135721A
Other languages
Japanese (ja)
Other versions
JPH0679345B2 (en
Inventor
Retsu Yamakawa
烈 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP4135721A priority Critical patent/JPH0679345B2/en
Publication of JPH05159085A publication Critical patent/JPH05159085A/en
Publication of JPH0679345B2 publication Critical patent/JPH0679345B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

PURPOSE:To obtain the programable membership of variable weight by being given the generating circuit of a weighting signal expressing the maximum value of a membership function and the weighting signal of the generating circuit. CONSTITUTION:A membership function circuit group 12 is provided with many membership function circuits of variable parameters. selects prescribed one or plural numbers of them in accordance with an input signal from a converting circuit 11 and outputs a signal expressing a membership function corresponding to the input signal. On the other hand, a circuit 15 generating one or plural membership functions is provided. The output of the membership function from the circuits 12 and 15 are calculated in accordance with a fuzzy inference and the calculation result is outputted. The output of a fuzzy logicalcircuit network 13 or a defuzification circuit 14 is compared with a reference input. A control/ storing circuit 16 is changed a parameter including the shape and weight of the respective membership functions so as to make the deviation to be zero in accordance with the result of the comparison.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技術分野】この発明は,プログラマブル・メンバーシ
ップ関数装置ならびにそれを用いたファジィ推論方法お
よび装置に関する。
TECHNICAL FIELD The present invention relates to a programmable membership function device and a fuzzy inference method and device using the same.

【0002】[0002]

【発明の背景】モードで動作する新しいファジィ論理回
路ファジィ論理はファジネスすなわち「あいまいさ」を
取扱う論理である。人間の思考や行動にはあいまいさが
つきまとっている。そこで,このようなあいまいさを数
量化したり理論化できれば,交通管制,緊急,応用医療
体制等の社会システム,人間を模倣してつくられるロボ
ット等の設計に応用できる筈である。1965年にL. A. Za
deh によってファジィ集合の概念が提唱されて以来,こ
のような観点から「あいまいさ」を取扱う一つの手段と
してファジィ論理およびファジィ推論の研究が行なわれ
てきた。
BACKGROUND OF THE INVENTION New Fuzzy Logic Circuits Operating in Mode Fuzzy logic is logic that deals with fuzzyness or "ambiguity." There is ambiguity in human thoughts and actions. Therefore, if such ambiguity can be quantified and theorized, it should be applicable to the design of traffic control, emergency, social systems such as applied medical systems, and robots imitating human beings. LA Za in 1965
Since deh proposed the concept of fuzzy sets, fuzzy logic and fuzzy reasoning have been studied as one means to deal with "ambiguity" from this point of view.

【0003】ファジィ推論は,最も一般的には,いわゆ
るIf,then ルールにしたがって行なわれる。If,then ル
ールは次のように定式化される。
Fuzzy inference is most commonly performed according to so-called If, then rules. The If, then rule is formulated as follows.

【0004】If x=A,y=B,then z=CIf x = A, y = B, then z = C

【0005】ここでx,yは入力変数,zは出力変数で
ある。A,BおよびCはファジィ集合を表わし,一般に
メンバーシップ関数を用いて表現される。
Here, x and y are input variables and z is an output variable. A, B, and C represent fuzzy sets, and are generally expressed using a membership function.

【0006】人間の経験則,ノウハウ等は上述したIf,t
hen ルールの集合(ルール群)によって適切に表現され
る。一旦設定したルール群が正しいかどうかはファジィ
推論結果またはそれに基づく対象物の制御結果によって
検証される。
[0006] Human experience rules, know-how, etc. are described in If, t
It is properly expressed by a set of hen rules (rules). Whether or not the set rules are correct is verified by the fuzzy inference result or the control result of the object based on it.

【0007】検証の結果,ルール群に不充分さ,誤り等
がある場合にはルール群の一部を削除,追加,修正する
ことにより,より適切なルール群が形成されていくこと
になる。ルール群の一部の修正にはメンバーシップ関数
の修正ないしは調整が含まれ,これはメンバーシップ関
数のパラメータを変えることにより実現される。メンバ
ーシップ関数のパラメータの種類はメンバーシップ関数
の定義の仕方に依存するが,とくにメンバーシップ関数
の最大値(グレードの最大値)を表わす値は重要であ
る。このメンバーシップ関数の最大値はメンバーシップ
関数の重みともいわれる。
If the result of the verification is that the rule group is insufficient or erroneous, a more appropriate rule group will be formed by deleting, adding or correcting a part of the rule group. Modification of some of the rules involves modification or adjustment of the membership function, which is achieved by changing the parameters of the membership function. The type of membership function parameter depends on how the membership function is defined, but the value that represents the maximum value of the membership function (the maximum value of the grade) is particularly important. The maximum value of this membership function is also called the weight of the membership function.

【0008】[0008]

【発明の開示】この発明は,パラメータ可変なメンバー
シップ関数を生成する装置,とくに上述した重みが可変
なプログラマブル・メンバーシップ関数装置,ならびに
それを用いた学習可能なファジィ推論方法および装置を
提供するものである。
DISCLOSURE OF THE INVENTION The present invention provides an apparatus for generating a membership function with variable parameters, in particular, a programmable membership function apparatus with variable weight, and a fuzzy inference method and apparatus using the same. It is a thing.

【0009】この発明によるプログラマブル・メンバー
シップ関数装置は,メンバーシップ関数の最大値を表わ
す重み信号の発生回路,および上記発生回路の重み信号
が与えられ,所定の形状をもちかつ上記重み信号によっ
て最大値が規定されたメンバーシップ関数を表わす信号
を出力するメンバーシップ関数回路から構成され,上記
発生回路の重み信号によって表わされるメンバーシップ
関数の最大値が可変であることを特徴とする。
A programmable membership function device according to the present invention is provided with a weight signal generating circuit representing a maximum value of a membership function and a weight signal of the generating circuit, having a predetermined shape, and having a maximum by the weight signal. It is characterized in that it is composed of a membership function circuit which outputs a signal representing a membership function whose value is defined, and the maximum value of the membership function represented by the weight signal of the generating circuit is variable.

【0010】この発明によるファジィ推論方法は,設定
されたファジィ・ルールにしたがうメンバーシップ関数
を用い,入力信号を上記メンバーシップ関数に作用させ
ることにより上記ファジィ・ルールにしたがうファジィ
推論演算を行い,ファジィ推論演算結果を参照値と比較
し,比較結果に応じて上記メンバーシップ関数の重みを
変更するものである。
A fuzzy inference method according to the present invention uses a membership function according to a set fuzzy rule, and applies an input signal to the membership function to perform a fuzzy inference operation according to the fuzzy rule to obtain a fuzzy inference operation. The inference operation result is compared with the reference value, and the weight of the membership function is changed according to the comparison result.

【0011】この発明によるファジィ推論装置は,設定
されたルールにしたがうメンバーシップ関数が設定され
ており,上記メンバーシップ関数の入力に応じたグレー
ドを出力するとともに,上記メンバーシップ関数の少な
くとも最大グレードを変えることが可能なメンバーシッ
プ関数値発生手段,上記メンバーシップ関数値発生手段
から出力されるグレードを用いて上記ルールにしたがう
ファジィ推論演算を実行する手段,および上記メンバー
シップ関数値発生手段における上記メンバーシップ関数
の最大グレードを制御する手段を備えている。
In the fuzzy reasoning apparatus according to the present invention, the membership function is set according to the set rule, the grade corresponding to the input of the membership function is output, and at least the maximum grade of the membership function is output. Changeable membership function value generating means, means for executing fuzzy inference operation according to the above rule by using the grade output from the membership function value generating means, and the member in the membership function value generating means Means are provided to control the maximum grade of the ship function.

【0012】この発明によるとメンバーシップ関数の最
大値,すなわち重みを変えることができるので,とくに
ファジィ推論結果またはそれに基づく制御結果を人間の
経験則,ノウハウ,期待値,目標値等と比較して検証し
たときに,より良いファジィ推論結果が得られるように
メンバーシップ関数の重みを変えることによりルールの
修正が可能となる。
According to the present invention, since the maximum value of the membership function, that is, the weight can be changed, the fuzzy reasoning result or the control result based on it can be compared with human experience rules, know-how, expected values, target values, etc. It is possible to modify the rules by changing the weight of the membership function so that a better fuzzy reasoning result can be obtained upon verification.

【0013】[0013]

【実施例】以下,この発明の実施例について詳述する。
以下の実施例では主に電流モードで動作する回路が示さ
れているが,この発明は電圧モードを含むアナログ回路
アーキテクチャのみならず,コンピュータを含むディジ
タル回路アーキテクチャ,およびソフトウェア処理によ
っても実現可能であるのはいうまでもない。
Embodiments of the present invention will be described in detail below.
Although the following embodiments mainly show a circuit that operates in the current mode, the present invention can be realized not only by an analog circuit architecture including a voltage mode but also by a digital circuit architecture including a computer and software processing. Needless to say.

【0014】(1) メンバーシップ関数回路とファジィ制
御システムの概念(図1,図2) ファジィ集合Aはメンバーシップ関数μA (x) によって
特性づけられる。メンバーシップ関数μA (x) とはその
変数xがファジィ集合Aに属している度合いを表わすも
のであり,この度合いは0から1までの区間の連続的な
値[0,1]によって表わされる。メンバーシップ関数
μA (x) の一例が図1(A) に示されている。
(1) Concept of Membership Function Circuit and Fuzzy Control System (FIGS. 1 and 2) The fuzzy set A is characterized by the membership function μ A (x). The membership function μ A (x) represents the degree to which the variable x belongs to the fuzzy set A, and this degree is represented by continuous values [0, 1] in the interval from 0 to 1. .. An example of the membership function μ A (x) is shown in Fig. 1 (A).

【0015】メンバーシップ関数回路は,ある値の変数
xが入力として与えられたときに,その変数xがファジ
ィ集合Aに属する度合いを表わす値μA (x) を出力する
回路である。
The membership function circuit is a circuit which outputs a value μ A (x) representing the degree to which the variable x belongs to the fuzzy set A when the variable x having a certain value is given as an input.

【0016】ファジィ論理回路(または装置)およびメ
ンバーシップ関数回路(または装置)を用いたファジィ
制御システムの概念の一例が図2に示されている。
An example of the concept of a fuzzy control system using a fuzzy logic circuit (or device) and a membership function circuit (or device) is shown in FIG.

【0017】ファジィ制御の応用の一例として,従来か
ら人間が豊富な経験と感とに基づいて操作ないしは制御
していた系の制御を自動化することが考えられている。
人間の行なってきた制御の大系はきわめて複雑である
が,それを単純化していくと,いくつかのまたは数多く
の経験則の組合せとして把握することができる。この経
験則は,「〇〇(の状態等)が××であるならば,△△
(の状態等)を□□せよ」と端的に表現することができ
る。この経験則をもう少し複雑にして,「〇〇が××
で,かつ(または)〇×が×〇であるならば,△△を□
□せよ」と発展させるとより一般的となる。この一般的
な経験則の命題形式をファジィ制御システムでは制御則
またはファジィ推論ルールもしくはIf,then ルールと呼
ぶ。
As an example of the application of fuzzy control, it has been considered to automate the control of a system that has been operated or controlled by humans based on abundant experience and feelings.
The general system of human control is extremely complicated, but if it is simplified, it can be understood as a combination of some or many empirical rules. This empirical rule is that if XX (state etc.) is XX, △△
(State of etc.) can be expressed in a straightforward manner. To make this rule of thumb a little more complicated, "XX is XX
And (or) 〇 × is × 〇, △△ is □
□ Let's develop it, and it becomes more general. In the fuzzy control system, the propositional form of this general empirical rule is called control rule or fuzzy inference rule or If, then rule.

【0018】フィードバック制御システムの用法にした
がって,被制御系の出力eおよびその偏差Δeを制御入
力とし,被制御系に与える制御出力をΔuとする。
According to the usage of the feedback control system, the output e of the controlled system and its deviation Δe are used as control inputs, and the control output given to the controlled system is Δu.

【0019】図2において,制御則の一例として,制御
則1「eが負の小さな値で,かつΔeが正の小さな値な
らば,Δuを正の小さな値にせよ」が与えられている。
この制御則1を, e=NS and Δe=PS → Δu=PS と表現する。ここでNSは負の小さな値(negative sma
ll)を,PSは正の小さな値(positive small)を,an
d は「かつ」をそれぞれ意味している。
In FIG. 2, as an example of the control law, control law 1 "If e is a small negative value and Δe is a small positive value, let Δu be a small positive value" is given.
This control rule 1 is expressed as e = NS and Δe = PS → Δu = PS. Here, NS is a negative small value.
ll), PS is a positive small value, an
d means "Katsu", respectively.

【0020】制御則2として「eが正の小さな値で,か
つΔeが負の小さな値ならば,Δuを負の小さな値にせ
よ」が与えられている。これは次のように表現される。
As the control law 2, "if e is a small positive value and Δe is a small negative value, then let Δu be a small negative value". This is expressed as follows.

【0021】 e=PS and Δe=NS → Δu=NSE = PS and Δe = NS → Δu = NS

【0022】その他にもいくつかの,ないしは多数の制
御則が設定されている。
In addition, some or many control rules are set.

【0023】制御則1における「eが負の小さな値」を
判断する上で,与えられた制御入力e=e0 がどの程度
の度合いで負の小さな値であるといえるのか,という設
問に対する答がメンバーシップ関数1A <MS関数1A
>によって与えられる。メンバーシップ関数1A はメン
バーシップ関数回路(図示略)から得られ,制御入力e
が「負の小さな値の集合」に属する度合いを表わしてい
る。図2にはメンバーシップ関数1A として,eが負の
ある値でピークをもつ三角形状の関数が与えられてお
り,この関数1A によると,ある制御入力e=e0 =-
0.2がこの集合に属する度合い(適合度)は 0.8であ
る。
Answer to the question as to how much the given control input e = e 0 is a small negative value in judging "e is a small negative value" in the control rule 1. Is membership function 1 A <MS function 1 A
>>. The membership function 1 A is obtained from the membership function circuit (not shown), and the control input e
Represents the degree of belonging to the “set of small negative values”. In FIG. 2, as the membership function 1 A , a triangular function having a peak at a certain negative value of e is given. According to this function 1 A , a certain control input e = e 0 =-
The degree (fitness) that 0.2 belongs to this set is 0.8.

【0024】同じように,制御入力Δeが「正の小さな
値の集合」に属する度合いを表わすメンバーシップ関数
B <MS関数1B >が図2に示されている。この関数
B もまたΔeがある正の値のときにピークとなる三角
形状のものである。図示しないメンバーシップ関数回路
から出力されるこのメンバーシップ関数1B によると,
ある制御入力Δe=Δe0 =+0.1がこの集合に属する度
合いは0.6 である。
Similarly, FIG. 2 shows a membership function 1 B <MS function 1 B > representing the degree to which the control input Δe belongs to the “set of small positive values”. This function 1 B also has a triangular shape that peaks when Δe has a certain positive value. According to this membership function 1 B output from the membership function circuit (not shown),
The degree to which a control input Δe = Δe 0 = + 0.1 belongs to this set is 0.6.

【0025】制御則1における「eが負の小さな値でか
つΔeが正の小さな値」の「かつ」の条件は一般にはフ
ァジィ論理積(MIN) で演算される。この演算MIN は,具
体的には,その2つの変数のうちの小さい方を選択する
ものである。したがって,上述のメンバーシップ関数1
A の値0.8 と同1B の値0.6 とから,MIN の演算結果を
表わすものとして0.6 が得られる。
The condition "and" of "e is a small negative value and Δe is a small positive value" in the control rule 1 is generally calculated by fuzzy logical product (MIN). This operation MIN specifically selects the smaller of the two variables. Therefore, the membership function 1 above
From the value 0.8 of A the 1 B value 0.6 Prefecture, 0.6 is obtained as representing the operation result of MIN.

【0026】制御則1における「Δuを正の小さな値に
せよ」という指令もまたメンバーシップ関数<原指令1
>で与えられる。この原指令1を表わす関数もまた,Δ
uがある正の値のときにピーク値1となる三角形状のも
のが一例として示されている。原指令1を表わす関数
は,メンバーシップ関数発生回路(図示略)から発生す
る。
The command "set Δu to a small positive value" in control law 1 is also a membership function <original command 1
> Is given. The function representing this original command 1 is also Δ
A triangular shape having a peak value of 1 when u is a positive value is shown as an example. The function representing the original command 1 is generated from a membership function generating circuit (not shown).

【0027】制御則1における「ならば」は,たとえば
乗算によって実行される。上述のMIN 演算によって値0.
6 が得られている。原指令1の関数にこの0.6 を乗じる
と,ピーク値が0.6 の三角形状の関数<指令1>がつく
られる。
The "if" in control law 1 is executed by, for example, multiplication. The value 0 by the MIN operation described above.
6 is obtained. When the function of original command 1 is multiplied by this 0.6, a triangular function <command 1> with a peak value of 0.6 is created.

【0028】「ならば」の演算をMIN によって行なうよ
うにしてもよい。この場合には,破線で示すような台形
状の関数が指令1として得られるであろう。
The calculation of "if" may be performed by MIN. In this case, a trapezoidal function as shown by the broken line will be obtained as the command 1.

【0029】制御則2においても同じように,与えられ
た制御入力eおよびΔeにこの制御則2を適用すること
により,<指令2>が作成される。他の制御則の適用に
よって同じように他の指令も作成されよう。
Similarly in the control law 2, the <command 2> is created by applying the control law 2 to the given control inputs e and Δe. The application of other control laws could create other directives as well.

【0030】1つの被制御系に対して上述のように複数
の制御則が設定されるのが一般的である。これらの制御
則から導かれたそれぞれの指令が,制御出力Δuを最終
的に得るために利用される。そこで,各制御則から導か
れた指令についてファジィ論理和(MAX) の演算が行なわ
れる。図2に示された<推論結果>のグラフは,<指令
1>と<指令2>のMAX 演算結果を示している。そのう
ち実線のグラフは,各制御則の「ならば」の条件として
乗算が用いられたもの,破線のグラフは「ならば」の条
件としてMIN の演算が行なわれたものをそれぞれ示して
いる。
In general, a plurality of control rules are set for one controlled system as described above. The respective commands derived from these control laws are used to finally obtain the control output Δu. Therefore, the fuzzy logical sum (MAX) operation is performed on the commands derived from each control law. The graph of <inference result> shown in FIG. 2 shows the MAX operation result of <command 1> and <command 2>. Among them, the solid line graph shows that multiplication was used as the “if” condition of each control law, and the broken line graph shows that MIN was performed as the “if” condition.

【0031】このような推論結果を用いて,最後に制御
出力Δuが決定される。これをデファジフィケーション
(defuzzification)という。メンバーシップ関数の生成
を含めて上述の各演算は,ファジィ論理にしたがって
「あいまいさ」を包含した状態で行なわれているが,こ
の段階においては確定した1つの値をもつ制御出力Δu
を決定しなければならない。
Finally, the control output Δu is determined using such an inference result. This is called defuzzification. The above-mentioned operations including the generation of the membership function are performed in a state in which “ambiguity” is included according to the fuzzy logic. At this stage, however, the control output Δu having one fixed value is set.
Have to decide.

【0032】デファジフィケーションは,たとえば<推
論結果>を示す関数の重み付き平均をとることによっ
て,すなわち重心の位置を求めることによって行なうこ
とができる。この実施例では,最終的に制御出力Δu=
Δu0 =+0.1に決定されている。「ならば」の演算とし
てMIN が行なわれた場合にも,ほぼ同じ結果が得られる
であろう。
The defuzzification can be performed, for example, by taking the weighted average of the function indicating the <inference result>, that is, by obtaining the position of the center of gravity. In this embodiment, finally the control output Δu =
It has been determined that Δu 0 = + 0.1. Almost the same result will be obtained when MIN is performed as an operation of “if”.

【0033】<指令1>の重心の位置と<指令2>の重
心の位置とを先に求め,これら2つの位置のさらに重み
つき平均をとることによってデファジフィケーションを
行なってもよい。
The position of the center of gravity of <command 1> and the position of the center of gravity of <command 2> may be obtained first, and the weighted average of these two positions may be taken to perform the defuzzification.

【0034】メンバーシップ関数1A ,1B 等は可変で
あることが好ましい。すなわち,上述のようにして決定
された制御出力Δuによって被制御系の制御を継続する
過程において,制御が適確に行なわれているかどうかを
監視する。もし最適な制御が行なわれていなければ,メ
ンバーシップ関数(その値またはグラフの形)を変更し
て,最適な制御を可能とするメンバーシップ関数を追求
していく。これを一般に「学習機能」という。
Membership functions 1 A , 1 B, etc. are preferably variable. That is, it is monitored whether or not the control is properly performed in the process of continuing the control of the controlled system by the control output Δu determined as described above. If the optimal control is not performed, the membership function (its value or the shape of the graph) is changed to pursue the membership function that enables the optimal control. This is generally called "learning function".

【0035】(2) 学習機能を備えたファジィ・システム
の概念(図3) 図3は,上述したような学習機能を備えたファジィ・シ
ステムの一例を概略的に示している。
(2) Concept of Fuzzy System with Learning Function (FIG. 3) FIG. 3 schematically shows an example of the fuzzy system with the learning function as described above.

【0036】何らかの物理的入力,たとえば上述の制御
入力やキー入力されたデータ等が,入力変換回路11によ
って必要に応じて正規化され,または適当な形態の信号
に変換される。この変換回路11は場合によっては不要と
なろう。
Any physical input, such as the above-mentioned control input or key-input data, is normalized by the input conversion circuit 11 as necessary, or converted into a signal of an appropriate form. This conversion circuit 11 may be unnecessary in some cases.

【0037】メンバーシップ関数回路群12には,パラメ
ータ可変のメンバーシップ関数回路が多数設けられてお
り,変換回路11からの入力信号に応じて所定のものが1
または複数個選択され,かつ入力信号に応じたメンバー
シップ関数を表わす信号が出力される。
The membership function circuit group 12 is provided with a large number of variable membership function circuits, one of which is predetermined according to the input signal from the conversion circuit 11.
Alternatively, a plurality of signals are selected and a signal representing the membership function corresponding to the input signal is output.

【0038】他方,1または複数のメンバーシップ関数
を発生する回路15が設けられている。これらの回路12お
よび15からのメンバーシップ関数出力はファジィ論理回
路網13に入力し,ここで所定のファジィ論理にしたがっ
た演算が行なわれ,その演算結果が出力される。この回
路網13の論理およびメンバーシップ関数発生回路15のパ
ラメータも必要に応じて変更できるものであることが好
ましい。
On the other hand, a circuit 15 for generating one or more membership functions is provided. The membership function outputs from these circuits 12 and 15 are input to a fuzzy logic network 13, where an operation according to a predetermined fuzzy logic is performed and the operation result is output. The logic of this network 13 and the parameters of the membership function generating circuit 15 are also preferably changeable as required.

【0039】ファジィ論理回路網13から出力されるファ
ジィ情報はそのまま出力となることもあるが,場合によ
っては上述のデファジフィケーション回路14によって何
らかの決定が行なわれ,これが出力となる。
The fuzzy information output from the fuzzy logic circuit network 13 may be output as it is, but in some cases, the defuzzification circuit 14 makes some decision and outputs it.

【0040】この出力は,表示されたり,上述の制御出
力Δuとなったり,種々の用途に用いられよう。
This output may be displayed or used as the control output Δu described above, and may be used for various purposes.

【0041】ファジィ論理回路網13またはデファジフィ
ケーション回路14の出力は,参照(基準,標準)入力と
比較される。この参照入力は,学習の正解を表わすもの
であり,たとえば熟練したエキスパート,ディジタル・
コンピュータによるシミレーション等によって与えられ
るであろう。
The output of the fuzzy logic network 13 or the defuzzification circuit 14 is compared with a reference (standard, standard) input. This reference input represents the correct answer for learning, such as experienced expert, digital
It may be given by computer simulation or the like.

【0042】制御,記憶回路16は,上記比較結果に応じ
て,その偏差が零になるように,メンバーシップ関数回
路群12およびメンバーシップ関数発生回路15の各メンバ
ーシップ関数の形状や重みを含むパラメータ等を変えた
り,ファジィ論理回路網13内の論理関数の種類や接続を
変更したりする。
The control / memory circuit 16 includes the shape and weight of each membership function of the membership function circuit group 12 and the membership function generation circuit 15 so that the deviation becomes zero according to the comparison result. The parameters and the like are changed, and the type and connection of logic functions in the fuzzy logic network 13 are changed.

【0043】このようにして,このファジィ・システム
は学習することによって,常に正しい出力(正解)を発
生するように調整,変更されていく。
In this way, the fuzzy system is adjusted and changed by learning so that the correct output (correct answer) is always generated.

【0044】(3) 種々のタイプのメンバーシップ関数と
それらの定義(図4) メンバーシップ関数は,一般的には,図1(A) にその一
例が示されているように,曲線で表現されることが多
い。しかし,曲線で表現されるべきかどうかはメンバー
シップ関数にとって本質的なことではない。メンバーシ
ップ関数のより重要な特徴は,それが0〜1までの連続
的な値をとるということである。
(3) Membership functions of various types and their definitions (FIG. 4) Membership functions are generally represented by curves as shown in FIG. 1 (A). It is often done. However, whether it should be represented by a curve is not essential to the membership function. The more important feature of the membership function is that it takes continuous values from 0 to 1.

【0045】他方,実際上の観点からいうと,図1(B)
に示されているように,メンバーシップ関数を直線の折
線で表現する方が取扱いが容易であり,少数のパラメー
タでメンバーシップ関数を特性づけることができ,さら
に設計,設定も簡単となる。しかも,メンバーシップ関
数を折線で表わしても,上記の特徴が失なわれることは
ない。
On the other hand, from a practical point of view, FIG. 1 (B)
As shown in Fig. 3, it is easier to handle the membership function with a straight broken line, the membership function can be characterized by a small number of parameters, and the design and setting are also easy. Moreover, even if the membership function is represented by a broken line, the above characteristics are not lost.

【0046】したがって,以下の説明では,すべてのメ
ンバーシップを直線またはその折線で表現することとす
る。
Therefore, in the following description, all memberships will be represented by straight lines or broken lines thereof.

【0047】図1(B) に示されたメンバーシップ関数は
一例にすぎない。メンバーシップは他に多くのタイプの
ものがある。以下にそれらの定義について説明する。
The membership function shown in FIG. 1B is only an example. There are many other types of membership. The definitions will be described below.

【0048】図4および図5には,10種類のメンバーシ
ップ関数が示されている。
FIG. 4 and FIG. 5 show ten kinds of membership functions.

【0049】第1のものは(図4(A) ),変数xの値に
関係なく常に0の値をとる関数であり,これをφ関数と
定義する。
The first (FIG. 4 (A)) is a function that always takes a value of 0 regardless of the value of the variable x, which is defined as a φ function.

【0050】第2のものは(図4(B) ),常に1の値を
とる1関数と定義されるものである。
The second (FIG. 4 (B)) is defined as one function that always takes the value of one.

【0051】第3のものは(図4(C) ),変数xが小さ
い領域では1の値をとり,ある値ZB に達すると,一定
の勾配で減少し,遂に0に達し,xがそれよりも大きい
領域では常に0の値をとる関数である。すなわち変数X
軸上に1つの下り勾配をもつ。これはZ関数と名付けら
れる。x=ZB をブレーク・ポイントと呼ぶ。勾配は任
意の値をとりうる。Z関数はブレーク・ポイントZB
勾配とによって規定することができる。ZB=0,ZB
<0であっても,これをZ関数に含ませる。
The third one (FIG. 4 (C)) takes a value of 1 in the region where the variable x is small, and when it reaches a certain value Z B , it decreases with a constant gradient and finally reaches 0, and x becomes zero. It is a function that always takes a value of 0 in a region larger than that. That is, the variable X
It has one down slope on the axis. This is named the Z function. We call x = Z B a breakpoint. The gradient can take any value. The Z function can be defined by the breakpoint Z B and the slope. Z B = 0, Z B
Even if <0, this is included in the Z function.

【0052】第4のものは(図4(D) ),Z関数を反転
した形のものであり,これをS関数と定義する。すなわ
ち,X軸上に1つの上り勾配をもつ。S関数もブレーク
・ポイントSB と勾配とによって規定される。
The fourth type (FIG. 4 (D)) is an inverted version of the Z function, which is defined as the S function. That is, it has one upward slope on the X axis. The S function is also defined by the breakpoint S B and the slope.

【0053】第5のものは(図4(E) ),π関数と呼ば
れるもので,変数xがある領域にあるときに1の値をと
り,xがブレーク・ポイントSB2より小さくなるかまた
はZB2より大きくなると一定の勾配で減少し,遂には0
の値をとり,それよりもxが小さいおよび大きい領域で
は常に0である関数である。台形状の関数ということも
できる。π関数は2つのブレーク・ポイントSB2,ZB2
と勾配とによって特徴づけられる。
The fifth one (FIG. 4 (E)) is called the π function and takes a value of 1 when the variable x is in a certain region, and x becomes smaller than the break point S B2 or When it becomes larger than Z B2 , it decreases with a constant gradient and finally becomes 0.
Is a function that takes a value of 0 and is always 0 in a region where x is smaller and larger than that. It can also be called a trapezoidal function. The π function has two break points S B2 and Z B2.
And gradient.

【0054】特殊な場合にはSB2=ZB2となり,鎖線で
示すように三角形状になる。
In a special case, S B2 = Z B2 , which is a triangle as shown by the chain line.

【0055】第6のものは(図5(F) ),π関数を反転
したU関数と定義されるものである。1つの谷をもつ関
数ということもできる。U関数は,2つのブレーク・ポ
イントZB1,SB1および勾配によって規定される。特殊
な場合には鎖線で示す形となる(ZB1=SB1)。
The sixth one (FIG. 5 (F)) is defined as a U function which is the inverse of the π function. It can be said that the function has one valley. The U function is defined by two breakpoints Z B1 , S B1 and a slope. In a special case, the shape is indicated by a chain line (Z B1 = S B1 ).

【0056】メンバーシップ関数の形はさらに複雑にな
る。
The form of the membership function becomes more complicated.

【0057】第7番目のものは(図5(G) ),台形関数
(π関数)に,それよりもxの大なる領域において上り
勾配の関数(S関数)を組合せたものであり,N関数と
定義される。これはまた見方をかえて,谷をもつ関数
(U関数)に,それよりもxの小なる領域において上り
勾配の関数(S関数)を組合せたものということもでき
る。いずれにしても,このN関数は3つのブレーク・ポ
イントSB2,ZB2,SB1および勾配によって規定され
る。
The seventh one (FIG. 5 (G)) is a combination of a trapezoidal function (π function) and an up-slope function (S function) in a region where x is larger than that, and N Defined as a function. From a different perspective, this can also be said to be a combination of a function having a valley (U function) with a function of an upslope (S function) in a region where x is smaller than that. In any case, this N-function is defined by three break points S B2 , Z B2 , S B1 and a slope.

【0058】第8番目のものは(図5(H) ),N関数を
反転したものであってИ関数と定義される。これもまた
3つのブレーク・ポイントZB1,SB2,ZB2および勾配
によって規定される。
The eighth one (FIG. 5 (H)) is the inverse of the N function and is defined as the И function. This is also defined by three break points Z B1 , S B2 , Z B2 and a slope.

【0059】第9番目のものは(図5(I) ),W関数と
呼ばれ,これは,谷をもつ関数(U関数)を2つ組合せ
たものということもできるし,台形の関数(π関数)に
下り勾配をもつ関数(Z関数)と上り勾配をもつ関数
(S関数)を組合せたものということもできるし,さら
にN関数にZ関数を組合せたものまたはИ関数にS関数
を組合せたものということも可能である。いずれにして
もW関数は,4つのブレーク・ポイントZB1,SB2,Z
B2,SB1および勾配によって規定される。
The ninth one (FIG. 5 (I)) is called the W function, which can be said to be a combination of two functions having valleys (U functions), or a trapezoidal function ( It can also be said that a function having a downward slope (Z function) and a function having an upward slope (S function) are combined with the π function), and further, a combination of the N function with the Z function or the И function with the S function. It can also be a combination. In any case, the W function has four break points Z B1 , S B2 , Z
Defined by B2 , S B1 and the slope.

【0060】最後のものは(図5(J) ),W関数を反転
したもので,M関数と定義される。これもまた4つのブ
レーク・ポイントSB1,ZB2,SB2,ZB1および勾配に
よって規定される。
The last one (FIG. 5 (J)) is an inversion of the W function and is defined as the M function. This is also defined by four break points S B1 , Z B2 , S B2 , Z B1 and a slope.

【0061】さらに上記の2以上の関数を適宜組合せる
ことにより,一層複雑にしたメンバーシップ関数も定義
されうることは容易に理解できよう。
It can be easily understood that a more complicated membership function can be defined by appropriately combining the above two or more functions.

【0062】図4および図5においては,変数xの正の
領域のみが図示されているが,xの負の領域にも拡張で
きることはいうまでもない。この場合に,上述のブレー
ク・ポイントも一般的には負の値をとりうる。
Although only the positive region of the variable x is shown in FIGS. 4 and 5, it goes without saying that it can be extended to the negative region of x. In this case, the above-mentioned break point can also generally take a negative value.

【0063】上り勾配,下り勾配,台形,谷等の勾配は
任意にとることが可能であるが,回路設計上は勾配を1
(または−1)とすることが最も簡素となる。後述する
ように勾配が1であっても,回路を使用するときに縦軸
および横軸のレンジを変えることにより任意の勾配を得
ることができる。勾配をあらかじめ定めておくと,上述
の10の関数は1または複数のブレーク・ポイントのみに
よって一義的に定めることが可能となる。
Although it is possible to take any gradient such as an upslope, a downslope, a trapezoid, a valley, etc.
(Or -1) is the simplest. As will be described later, even if the gradient is 1, an arbitrary gradient can be obtained by changing the range of the vertical axis and the horizontal axis when using the circuit. If the gradient is defined beforehand, the above-mentioned 10 functions can be uniquely defined by only one or a plurality of break points.

【0064】(4) Z関数回路(図6〜図9) 図6はZ関数を出力するメンバーシップ関数回路の一例
を示している。ここでは入力変数はZ,Z関数はfZ
表わされている。また,この回路は電流モードで動作
し,吸い込み入力,吐き出し出力の回路である。吸い込
み入力とは入力電流が回路に流入する形態であり,吐き
出し出力とは出力電流が回路から流出する形態をいう。
電流モードにおいては,変数および関数の正,負は電流
の方向によって,それらの絶対値は電流値によってそれ
ぞれ表わされる。
(4) Z function circuit (FIGS. 6 to 9) FIG. 6 shows an example of a membership function circuit that outputs a Z function. Here, the input variable is represented by Z, and the Z function is represented by f Z. In addition, this circuit operates in the current mode, and is a circuit with a suction input and a discharge output. Suction input is a form in which the input current flows into the circuit, and discharge output is a form in which the output current flows out from the circuit.
In the current mode, positive and negative of variables and functions are represented by the direction of current, and their absolute values are represented by current values.

【0065】図6のメンバーシップZ関数回路は,ブレ
ーク・ポイントZBを表わす電流を与える電流源(回路
に吐き出し入力電流を与える)23と,電流ミラー(C
M)25と,1の値の電流を与える電流源(回路に吸い込
み入力電流を与える)26と,ダイオード28とから構成さ
れている。電流ミラー25は2個のN−MOS FET により構
成されている。図6の回路の各部分を流れる電流を表わ
すグラフが,電流の向きを示す矢印に対応して示されて
いる。また,出力電流fZ のグラフは図7に示されてい
る。
The membership Z-function circuit of FIG. 6 has a current source (which gives the circuit a discharge input current) 23 for supplying a current representing the break point Z B , and a current mirror (C
M) 25, a current source (providing a sinking input current to the circuit) 26 for giving a current of value 1, and a diode 28. The current mirror 25 is composed of two N-MOS FETs. A graph showing the current flowing through each part of the circuit of FIG. 6 is shown corresponding to the arrow indicating the direction of the current. Further, a graph of the output current f Z is shown in FIG.

【0066】入力端子21には入力変数Z(Z≧0とす
る)の値を表わす電流が流入している。入力端子21と電
流ミラー25の入力側との間にはワイヤードOR24によっ
て電流源23が接続され,このワイヤードOR24から値Z
B (ZB ≧0とする)の電流が流出する。したがって,
ワイヤードOR24から電流ミラー25に向かってZとZB
との差(Z−ZB )を表わす電流が流れようとするが,
実際は電流ミラー25が逆方向電流に対して電流阻止ダイ
オードとして働くので,限界差(Z<BD>ZB )の電
流が流れることになる(グラフ参照)。ここで<BD>
はファジィ限界差の演算を表わし(ただし,図面では通
常の用法にしたがってマイナスの符号を丸で囲んで示
す),限界差は次の内容をもつ。
A current representing the value of the input variable Z (Z ≧ 0) flows into the input terminal 21. A current source 23 is connected by a wired OR 24 between the input terminal 21 and the input side of the current mirror 25.
A current of B (Z B ≧ 0) flows out. Therefore,
From wired OR24 to current mirror 25 Z and Z B
The current that represents the difference (Z-Z B ) from the
Actually, the current mirror 25 acts as a current blocking diode against the reverse current, so that a current having a limit difference (Z <BD> Z B ) flows (see the graph). Here <BD>
Represents the operation of the fuzzy marginal difference (however, the minus sign is circled according to the usual usage in the drawing), and the marginal difference has the following contents.

【0067】[0067]

【数1】 [Equation 1]

【0068】電流ミラー25の出力側からは同じ値の吸い
込み電流が出力される。電流ミラー25の出力側と出力端
子22との間には電流源26がワイヤードOR27によって接
続されている。したがって,ワイヤードOR27では1−
(Z<BD>ZB )の演算が行なわれ,この値の電流が
出力端子22から吐き出されるかまたは吸い込まれようと
する(グラフ参照)。しかしながら,ワイヤードOR27
と出力端子22との間には,吐き出し出力に対して順方向
となるダイオード28が接続されているので,端子22に現
われようとする吸い込み出力電流は0となる。これは1
<BD>(Z<BD>ZB )の演算と等価である。
From the output side of the current mirror 25, a sink current of the same value is output. A current source 26 is connected by a wired OR 27 between the output side of the current mirror 25 and the output terminal 22. Therefore, in wired OR27 1-
(Z <BD> Z B ) is calculated, and the current of this value is about to be discharged or sucked from the output terminal 22 (see the graph). However, wired OR27
Since the diode 28, which is in the forward direction with respect to the discharge output, is connected between the output terminal 22 and the output terminal 22, the sink output current which appears at the terminal 22 becomes zero. This is 1
This is equivalent to the operation of <BD> (Z <BD> Z B ).

【0069】以上の動作をまとめると次のようになる。The above operation is summarized as follows.

【0070】[0070]

【数2】 [Equation 2]

【0071】この動作をグラフで表わしたのが,図7で
ある。このZ関数の下り勾配は−1である。
FIG. 7 is a graph showing this operation. The down slope of this Z-function is -1.

【0072】なお,ダイオード28はダイオード接続MOS
FET で代えることができる。
The diode 28 is a diode-connected MOS.
It can be replaced by FET.

【0073】入力電流Zが負の場合には(ただしZB
0),電流ミラー25からワイヤードOR24に向かって
(Z+ZB )の電流が流れようとするが,電流ミラー25
がこの電流の流出を阻止するので,電流ミラー25とワイ
ヤードOR24との間に流れる電流は0である。したがっ
て,電流ミラーの出力電流も0であり,出力端子22には
電流源26の1の値の電流がそのまま吐き出される。
When the input current Z is negative (provided that Z B
0), the current (Z + Z B ) tries to flow from the current mirror 25 toward the wired OR 24, but the current mirror 25
Prevents this current from flowing out, so that the current flowing between the current mirror 25 and the wired OR 24 is zero. Therefore, the output current of the current mirror is also 0, and the current of the value 1 of the current source 26 is discharged to the output terminal 22 as it is.

【0074】ブレーク・ポイントZB が負の場合(ただ
しZ≧0)には,ワイヤードOR24から電流ミラー24に
(Z+|ZB |)の電流が流入するので,電流ミラー25
の吸い込み出力電流も(Z+|ZB |)となる。したが
って,出力は次のように表わされる。
When the break point Z B is negative (where Z ≧ 0), the current (Z + | Z B |) flows from the wired OR 24 into the current mirror 24, so that the current mirror 25
Also the suction output current becomes (Z + | | Z B) . Therefore, the output is represented as:

【0075】[0075]

【数3】 [Equation 3]

【0076】式3は,ZB が負側にくるように図7のグ
ラフをそのまま左シフトした動作を表わしている。
Expression 3 represents an operation in which the graph of FIG. 7 is left-shifted as it is so that Z B is on the negative side.

【0077】ブレーク・ポイントZB および入力電流Z
がともに負の場合には,ワイヤードOR24から電流ミラ
ー25に向かって(|ZB |<BD>|Z|)の電流が流
入する。したがって,電流ミラー25の吸い込み出力電流
も(|ZB |<BD>|Z|)で与えられ,吐き出し出
力電流は次式で表現される。
Break point Z B and input current Z
When both are negative, a current of (| Z B | <BD> | Z |) flows from the wired OR 24 toward the current mirror 25. Therefore, the suction output current of the current mirror 25 is also given by (| Z B | <BD> | Z |), and the discharge output current is expressed by the following equation.

【0078】[0078]

【数4】 [Equation 4]

【0079】式4もまた,図7のグラフを左側にシフト
した状態を表現している。
Expression 4 also expresses the state where the graph of FIG. 7 is shifted to the left.

【0080】このようにして,図6の回路はすべてのZ
の値およびZB の値に対して適用可能である。
In this way, the circuit of FIG.
Applicable to the values of and Z B.

【0081】図8は,バイポーラ・トランジスタ・アレ
イ(ROHM社製TA78)を用いて実現したZ関数回路を示し
ている。図6の電流源,電流ミラー等に対応する回路に
は同一符号が付けられている。また,図6の入力端子21
に代えて入力回路21Aが,出力端子22に代えて出力回路
22Aが設けられている。ダイオード28としては,NPNト
ランジスタ(TA78中の1個)のベース・エミッタ間のダ
イオードが利用されている。
FIG. 8 shows a Z-function circuit realized by using a bipolar transistor array (TA78 manufactured by ROHM). Circuits corresponding to the current source, the current mirror and the like in FIG. 6 are given the same reference numerals. In addition, the input terminal 21 of FIG.
The input circuit 21A instead of the output terminal 22 and the output circuit instead of the output terminal 22.
22A is provided. As the diode 28, a diode between the base and emitter of an NPN transistor (one in TA78) is used.

【0082】図9は,図8の回路を用いて測定した実験
結果を示している。3つの異なるZB (パラメータ)に
ついて実験が行なわれた。入力電流Z,ブレーク・ポイ
ント電流ZB ,1の値の電流および出力電流fZ は,そ
れぞれの回路における抵抗の降下電圧として測定され
た。fZ =10μA がμ=1に,fZ =0μA がμ=0に
それぞれ対応している。
FIG. 9 shows experimental results measured using the circuit of FIG. Experiments were performed on three different Z B (parameters). The input current Z, the break point current Z B , the current with a value of 1 and the output current f Z were measured as the voltage drop of the resistance in each circuit. f Z = 10 μA corresponds to μ = 1, and f Z = 0 μA corresponds to μ = 0.

【0083】このグラフから分るように,図8の回路は
きわめてすぐれた直線性を有しているとともに,回路構
成も簡素である。このようなすぐれた直線性は,電圧モ
ードの簡単な回路では実現不可能であり,これが,電流
モードの回路でメンバーシップ関数回路を実現した大き
な理由でもある。また,図8の回路では電流ミラーが使
用されているので温度安定性がよく,電流源を除いて抵
抗を使用していないから集積化に適している等の特徴が
ある。
As can be seen from this graph, the circuit of FIG. 8 has a very good linearity and the circuit structure is simple. Such excellent linearity cannot be realized by a simple voltage mode circuit, and this is a major reason why a membership function circuit is realized by a current mode circuit. Further, the circuit of FIG. 8 has a characteristic that it is suitable for integration because it uses a current mirror and thus has good temperature stability and does not use resistors other than the current source.

【0084】また,図8および図9からも分るように,
Z関数回路はMOS FET のみならずバイポーラ素子によっ
ても,実用性のきわめて高いものが実現できる。
Further, as can be seen from FIGS. 8 and 9,
The Z function circuit can be realized with extremely high practicality not only by the MOS FET but also by the bipolar element.

【0085】(5) S関数回路(図10〜図13) メンバーシップS関数回路の一例が図10に示されてい
る。入力変数(入力電流)はSで,S関数出力(出力電
流)はfS でそれぞれ示されている。ブレーク・ポイン
トを表わす電流SB は電流源33によって,値1を表わす
電流は電流源36によってそれぞれ与えられる。
(5) S-function circuit (FIGS. 10 to 13) An example of the membership S-function circuit is shown in FIG. The input variable (input current) is shown by S, and the S function output (output current) is shown by f S. The current S B representing the break point is provided by the current source 33 and the current representing the value 1 is provided by the current source 36.

【0086】S関数回路とZ関数回路との基本的な相違
は,ワイヤードOR34(図6のワイヤードOR24に対
応)に入力する電流の向きにある。このワイヤードOR
34には,入力電流Sが吐き出し入力として,またブレー
ク・ポイント電流SB が吸い込み入力として与えられて
いる。このために,入力端子31に与えられる吸い込み入
力電流は電流ミラー39によってその向きが反転されてい
る。また,ブレーク・ポイント電流源33は回路に対して
吸い込み入力を与えるものとなっている(図6の電流源
23と比較せよ)。
The basic difference between the S function circuit and the Z function circuit lies in the direction of the current input to the wired OR 34 (corresponding to the wired OR 24 in FIG. 6). This wired OR
The input current S is supplied to the 34 as a discharge input, and the break point current S B is supplied to the 34 as a suction input. For this reason, the direction of the sinking input current given to the input terminal 31 is inverted by the current mirror 39. In addition, the break point current source 33 is designed to give a suction input to the circuit (the current source in FIG. 6).
Compare with 23).

【0087】ワイヤードOR34と電流ミラー35とにより
B <BD>Sの演算が行なわれる。さらに,ワイヤー
ドOR37によって1−(SB <BD>S)の演算が行な
われる。ダイオードとして作用するダイオード接続MOS
FET 38によって吸い込み出力方向の電流が阻止されるか
ら,結局出力電流としてfS =1<BD>(SB<BD
>S)を表わす吐き出し出力電流が得られる。この出力
電流のグラフが図11に示されている。
The wired OR 34 and the current mirror 35 calculate S B <BD> S. Furthermore, the calculation of 1- (S B <BD> S ) by wired OR37 is performed. Diode-connected MOS acting as a diode
Since current in the output direction suction by FET 38 is prevented, f S = 1 <BD> as eventually the output current (S B <BD
A discharge output current representing> S) is obtained. A graph of this output current is shown in FIG.

【0088】このS関数回路において,ブレーク・ポイ
ントSB を負の値に設定することも可能であるが,SB
<0の場合には,S≧0の領域では出力電流fS は常に
1の値をとるので,SB を負に設定することに格別の意
味を見い出すことはできない。SB =0とすれば足り
る。
In this S function circuit, it is possible to set the break point S B to a negative value, but S B
In the case of <0, the output current f S always takes the value of 1 in the region of S ≧ 0, and it is not possible to find any special meaning in setting S B to be negative. It suffices if S B = 0.

【0089】バイポーラ・トランジスタを用いて実現し
たS関数回路が図12に示されている。この図において
も,図10に示すものと同一機能をもつ回路については同
一符号が付けられている。符号31Aは入力端子31に対応
する入力回路であり,符号32Aは出力端子32に対応する
出力回路である。図12の回路の測定された特性(SB
パラメータとする)が図13に示されている。このS関数
回路もすぐれた直線を有していることが分る。
An S-function circuit implemented using bipolar transistors is shown in FIG. Also in this figure, the circuits having the same functions as those shown in FIG. 10 are designated by the same reference numerals. Reference numeral 31A is an input circuit corresponding to the input terminal 31, and reference numeral 32A is an output circuit corresponding to the output terminal 32. The measured characteristics (parameterized by S B ) of the circuit of FIG. 12 are shown in FIG. It can be seen that this S-function circuit also has an excellent straight line.

【0090】 (6) 使用時における勾配の任意設定(図14,図15) 図3において変換回路11が示されているように,一般に
メンバーシップ関数の議論においては,物理的量の入力
値をその最大値(または回路の許容値)を用いて正規化
し,その正規化された値が入力値として用いられる。た
とえば,身長Hを取扱う場合には,その最大値(たとえ
ば2m)Hmax を用いて,身長入力が,H/Hmax で正
規化される。
(6) Arbitrary Setting of Gradient at Use (FIGS. 14 and 15) As shown in the conversion circuit 11 in FIG. 3, generally in the discussion of the membership function, the input value of the physical quantity is The maximum value (or the allowable value of the circuit) is used for normalization, and the normalized value is used as an input value. For example, when the height H is handled, the maximum value (for example, 2 m) H max is used to normalize the height input by H / H max .

【0091】一例として,集合「背の高い人」のメンバ
ーシップ関数μSHが図14(A) にS関数として,集合「背
の低い人」のメンバーシップ関数μZHが図14(B) にZ関
数としてそれぞれ示されている。これらのメンバーシッ
プ関数の横軸(変数)はS=H/Hmax ,Z=H/H
max として表現されている。
As an example, the membership function μ SH of the set “tall person” is shown in FIG. 14 (A) as the S function, and the membership function μ ZH of the set “short person” is shown in FIG. 14 (B). Each is shown as a Z-function. The horizontal axis (variable) of these membership functions is S = H / H max , Z = H / H
Expressed as max .

【0092】したがって,回路上において,最大値H
max を何μAに対応させ,関数のグレード1を何μAに
対応させるかによって,メンバーシップ関数の実効的な
勾配,すなわちS関数の上り勾配およびZ関数の下り勾
配を任意の値に設定することが可能である。上述した電
流ミラーを用いたZ関数回路およびS関数回路では,
(出力電流)/(入力電流)の勾配は必ず−1または1
となっているが,その使い方次第で任意の勾配を得るこ
とができる訳である。
Therefore, in the circuit, the maximum value H
Setting the effective slope of the membership function, that is, the upward slope of the S function and the downward slope of the Z function, to arbitrary values depending on how many μA the max corresponds to and how many μA the grade 1 of the function corresponds to Is possible. In the Z function circuit and the S function circuit using the current mirror described above,
The slope of (output current) / (input current) must be -1 or 1
However, it is possible to obtain an arbitrary gradient depending on how it is used.

【0093】勾配を実質的に変化させた例がZ関数を用
いて図15に示されている。図15(A)は,Hmax を100 μ
Aに,グレード1を10μAにそれぞれ対応させたときの
集合「背の低い人」のメンバーシップ関数を示してい
る。このようなメンバーシップ関数に対して勾配をその
1/2 にしたいときには,図15(B) に示すように,Hmax
を50μAに対応させればよい。また,勾配を1/4 にした
いときには,図15(C) に示すように,Hmax を25μAに
対応させればよい。
An example in which the slope is substantially changed is shown in FIG. 15 using the Z function. Fig. 15 (A) shows that H max is 100 µ.
In A, the membership function of the set “short person” when grade 1 is made to correspond to 10 μA is shown. For a membership function such as
When it is desired to reduce to 1/2, as shown in Fig. 15 (B), H max
Should correspond to 50 μA. Further, when it is desired to make the gradient 1/4, H max should be set to 25 μA as shown in FIG. 15 (C).

【0094】以上のようにして,上述したメンバーシッ
プ関数発生回路の勾配が+1または−1に固定されてい
たとしても,その使い方次第で任意の勾配を設定できる
ことが分る。
As described above, even if the gradient of the membership function generating circuit is fixed to +1 or -1, it is possible to set an arbitrary gradient depending on how it is used.

【0095】(7) 勾配の切替制御(図16〜図19) 回路構成上においてメンバーシップ関数の勾配を変化さ
せることも可能であることを次に説明する。
(7) Gradient switching control (FIGS. 16 to 19) It will be described below that it is also possible to change the gradient of the membership function in the circuit configuration.

【0096】図16は,図6に示されたZ関数回路におけ
る電流源23,ワイヤードOR24および電流ミラー25を取
出し,電流ミラー25を変形して電流ミラー25Aとした構
成を示している。
FIG. 16 shows a configuration in which the current source 23, the wired OR 24 and the current mirror 25 in the Z function circuit shown in FIG. 6 are taken out and the current mirror 25 is modified to be a current mirror 25A.

【0097】電流ミラー25Aは,面積の等しい2つの出
力用ドレインをもつ電流ミラー41と,これら2つの出力
用ドレインの並列接続をスイッチングするためのN−MO
S FET 42とから構成されている。FET 42は制御端子43に
与えられる制御信号VC によってオン,オフ制御され
る。
The current mirror 25A includes a current mirror 41 having two output drains having the same area and an N-MO for switching the parallel connection of these two output drains.
It consists of S FET 42. The FET 42 is on / off controlled by a control signal V C given to the control terminal 43.

【0098】この電流ミラー25Aの出力信号Z<BD>
B のグラフが図17に示されている。制御信号VC をL
レベルにすると,FET 42はオフであるから,電流ミラー
25Aの出力電流の勾配は1である。この場合には,電流
ミラー25Aは図6に示された電流ミラー25と同じ機能を
もつ。制御信号VC をHレベルにすると,FET 42がオン
となり,電流は2つの出力用ドレインに流れ,結果的に
2倍の出力電流が流れることになるから,その勾配は2
となる。
Output signal Z <BD> of this current mirror 25A
A graph of Z B is shown in FIG. Control signal V C to L
When set to level, FET 42 is off, so the current mirror
The output current slope at 25 A is 1. In this case, the current mirror 25A has the same function as the current mirror 25 shown in FIG. When the control signal V C is set to the H level, the FET 42 is turned on, a current flows through the two output drains, and as a result, a double output current flows, so that the gradient is 2
Becomes

【0099】したがって,このような電流ミラー25Aを
図6の電流ミラー25に代えて用いると,制御信号VC
レベルによって勾配を切替えることのできるZ関数回路
が実現する。勾配が2となったときのZ関数回路の入,
出力特性が図7に破線で示されている。
Therefore, when such a current mirror 25A is used in place of the current mirror 25 of FIG. 6, a Z function circuit capable of switching the gradient according to the level of the control signal V C is realized. Entering the Z-function circuit when the gradient becomes 2,
The output characteristic is shown by the broken line in FIG.

【0100】2種類の勾配に限られることなく任意の数
の勾配を切替えることが可能である。図18は,S関数回
路の一部を示すものであり,ここでは図10の電流ミラー
35が電流ミラー35Aで置替えられている。電流ミラー35
Aにおいて,電流ミラー44は3つの出力用ドレインをも
ち,これらの出力用ドレインは並列に接続されていると
ともに,そのうちの2つにスイッチング素子としてのFE
T 45,46が接続されている。FET 45,46はそれらの制御
端子47,48に与えられる制御信号VC1,VC2によってオ
ン,オフ制御される。
It is possible to switch an arbitrary number of gradients without being limited to two types of gradients. FIG. 18 shows a part of the S-function circuit. Here, the current mirror of FIG. 10 is used.
35 is replaced by a current mirror 35A. Current mirror 35
In A, the current mirror 44 has three output drains, these output drains are connected in parallel, and two of them are FEs as switching elements.
T 45 and 46 are connected. The FETs 45 and 46 are on / off controlled by control signals V C1 and V C2 applied to their control terminals 47 and 48.

【0101】図19に示すように,2つのFET 45,46の両
方がオフ(VC1=VC2=L)の場合には出力電流の勾配
は−1であり,いずれか一方がオンとなると(VC1
H,VC2=LまたはVC1=L,VC2=H)勾配は−2,
両方がオンになると(VC1=VC2=H)勾配は−3とな
る。
As shown in FIG. 19, when both of the two FETs 45 and 46 are off (V C1 = V C2 = L), the slope of the output current is -1, and when either one is on. (V C1 =
H, V C2 = L or V C1 = L, V C2 = H) The gradient is -2,
When both are on (V C1 = V C2 = H) the slope is -3.

【0102】(8) プログラマブル・マルチ・メンバーシ
ップ関数回路(図20〜図22) 上述した10個のファジィ・メンバーシップ関数のうちM
関数を除く9個の関数を自由にプログラムできる(また
は外部から制御できる)マルチ・メンバーシップ関数回
路が図20に示されている。この関数回路は,マルチ・フ
ァンアウト回路50,第1のZ関数回路(No.1)51,第2
のZ関数回路(No.2)52,第1のS関数回路(No.1)5
3,第2のS関数回路(No.2)54,MIN (ファジィ論理
積)回路55およびMAX (ファジィ論理和)回路56から構
成されている。変数(入力)はxで,最終的に得られる
関数(出力)はfX で与えられている。
(8) Programmable multi-membership function circuit (FIGS. 20 to 22) Of the ten fuzzy membership functions described above, M
A multi-membership function circuit in which nine functions, excluding functions, can be freely programmed (or externally controlled) is shown in FIG. This function circuit includes a multi fan-out circuit 50, a first Z function circuit (No.1) 51, a second Z function circuit.
Z function circuit (No. 2) 52, first S function circuit (No. 1) 5
3, a second S function circuit (No. 2) 54, a MIN (fuzzy logical product) circuit 55 and a MAX (fuzzy logical sum) circuit 56. Variable (input) by x, the finally obtained function (output) is given by f X.

【0103】マルチ・ファンアウト回路50は,1つの入
力電流xから,これと同じ値でかつ同じ向きの複数(こ
こでは4つ)の電流xを生成するものであり,その具体
的構成の一例が図21に示されている。この回路は,入力
電流の向きを反転するための電流ミラー58と,この電流
ミラー58の出力側に接続され,入力電流と同じ値でかつ
逆向きの複数(4つ)の出力電流を発生する多出力(マ
ルチ・ドレイン)電流ミラー59とから構成されている。
The multi-fan-out circuit 50 generates a plurality of (in this case, four) currents x having the same value and the same direction from one input current x, and an example of a specific configuration thereof. Are shown in FIG. This circuit is connected to a current mirror 58 for reversing the direction of the input current, and is connected to the output side of this current mirror 58, and generates a plurality of (four) output currents having the same value as the input current but opposite directions. It is composed of a multi-output (multi-drain) current mirror 59.

【0104】マルチ・ファンアウト回路50の4つの出力
電流xはそれぞれZ関数回路51,52,S関数回路53,54
に入力している。Z関数回路51,52はそれぞれ図6に示
すものと同じであり,それらのブレーク・ポイントはZ
B1,ZB2で,出力電流はfZX1 ,fZX2 でそれぞれ表わ
されている。S関数回路53,54はそれぞれ図10に示すも
のと同じであり,それらのブレーク・ポイントはSB1
B2で,出力電流はfSX1 ,fSX2 でそれぞれ表現され
ている。したがって,勾配はここでは1,−1である。
The four output currents x of the multi fan-out circuit 50 are Z function circuits 51, 52 and S function circuits 53, 54, respectively.
Are typing in. The Z function circuits 51 and 52 are the same as those shown in FIG. 6, and their break points are Z
In B1, Z B2, the output current is represented respectively by f ZX1, f ZX2. The S function circuits 53 and 54 are the same as those shown in FIG. 10, and their break points are S B1 and
In S B2 , the output current is expressed by f SX1 and f SX2 , respectively. Therefore, the slope is 1, -1 here.

【0105】第2のZ関数回路52の出力fZX2 および第
2のS関数回路54の出力fSX2 はMIN 回路55に与えられ
る。図22(A) に示されているように,これらの回路52,
54のブレーク・ポイントがSB2≦ZB2の条件を満たした
とすると,これらの回路52,54の出力のMIN 演算結果は
台形上の関数すなわちπ関数となる。このπ関数(MIN
回路55の出力)をfπx で表わす。MIN 演算は,複数の
入力値(ここでは2入力値)のうち最も小さい値(小さ
い方の値)を選択する演算であるからである。
The output f ZX2 of the second Z-function circuit 52 and the output f SX2 of the second S-function circuit 54 are given to the MIN circuit 55. As shown in FIG. 22 (A), these circuits 52,
Assuming that the break point of 54 satisfies the condition of S B2 ≦ Z B2 , the MIN operation result of the outputs of these circuits 52 and 54 becomes a trapezoidal function, that is, a π function. This π function (MIN
The output of circuit 55) is represented by f πx . This is because the MIN operation is an operation for selecting the smallest value (smaller value) of a plurality of input values (here, two input values).

【0106】MIN 回路55の出力fπx ,ならびに第1の
Z関数回路51の出力fZX1 および第1のS関数回路53の
出力fSX1 はMAX 回路56に与えられる。MAX は複数の入
力値の最も大きい値を選択する演算である。関数のグレ
ード1に対応する電流値をIO とする。図22(A) を再び
参照して,ZB1+2IO ≦SB2,ZB2≦SB1−2IO
条件を満足するようにこれらのブレーク・ポイントを選
択すると,MAX 回路56の出力はW関数を表わす。
The output f πx of the MIN circuit 55, the output f ZX1 of the first Z-function circuit 51 and the output f SX1 of the first S-function circuit 53 are given to the MAX circuit 56. MAX is an operation that selects the largest of a plurality of input values. The current value corresponding to the grade 1 of the function is I O. Referring again to FIG. 22 (A), when these break points are selected so as to satisfy the conditions of Z B1 + 2I O ≤S B2 and Z B2 ≤S B1 -2I O , the output of the MAX circuit 56 becomes W Represents a function.

【0107】これらの関数回路51〜54における電流ミラ
ー(図6の符号25,図10の符号35)を,勾配の切替可能
な電流ミラー(図16の電流ミラー25Aなど)に置き換え
ることが可能である。このようにした場合の制御端子に
与えられる制御信号が図20にはVZ1,VZ2,VS1,VS2
で与えられている。これらの制御信号のレベル設定によ
って,たとえば図22(B) に示すようにW関数の4つの勾
配の任意のものを独立に1以外の値にすることが可能で
ある。図22(B) はVZ1=VS2=H,VZ2=VS1=Lに設
定した状態を示している。勾配の切替は以下に述べる任
意の関数においても可能であることはいうまでもない。
It is possible to replace the current mirror (reference numeral 25 in FIG. 6 and reference numeral 35 in FIG. 10) in these function circuits 51 to 54 with a current mirror whose gradient can be switched (current mirror 25A in FIG. 16 or the like). is there. In this case, the control signals applied to the control terminals are V Z1 , V Z2 , V S1 , V S2 in FIG.
Is given in. By setting the levels of these control signals, it is possible to independently set any of the four gradients of the W function to a value other than 1 as shown in FIG. 22 (B). FIG. 22B shows a state in which V Z1 = V S2 = H and V Z2 = V S1 = L are set. It goes without saying that the gradient can be switched by any function described below.

【0108】次に,図20の回路がブレーク・ポイント値
の設定に応じて9個のファジィ・メンバーシップ関数を
実現できることを示す。図4,図5および図22(A) を参
照して話を進める。
Next, it will be shown that the circuit of FIG. 20 can realize nine fuzzy membership functions according to the setting of break point values. Let us proceed with reference to FIGS. 4, 5 and 22 (A).

【0109】また,以下の説明でHI は入力電流の最大
値に上述のIO (たとえば10μA)を加えた値([最大
入力電流値]+IO )よりも大きな値に設定することを
意味し,LI は−IO 以下の値に設定することを意味す
る。D.C.はドント・ケア(Don't Care),すなわちいか
なる値でもよいことを示す。
Further, in the following description, H I means to be set to a value larger than a value ([maximum input current value] + I O ) obtained by adding the above-mentioned I O (for example, 10 μA) to the maximum value of input current. However, L I means setting to a value equal to or lower than −I O. DC indicates Don't Care, that is, any value.

【0110】図20の回路が9個の関数回路のそれぞれを
実現する条件は次の通りである。
The conditions under which the circuit of FIG. 20 realizes each of the nine function circuits are as follows.

【0111】φ関数 ZB1=LI ,SB1=HI ,SB2=HI , ZB2=D.C. または, ZB1=LI ,SB1=HI ,ZB2=LI , SB2=D.C. 1関数 ZB1=HI ,他(すなわちZB2,SB1,SB2)はD.C. (ここでZB1は,最大入力電流値よりも大きければよい
が,制御信号の種類を増大させないようにするために充
分条件としてZB1=HI とした。) または,SB1=LI ,他はD.C. (SB1は0A以下であればよいが,制御信号の種類の増
大を抑える意味でSB1=LI とした。) または,SB2=LI ,ZB2=HI ,他はD.C. (上記と同じように,SB2は0A以下であればよく,Z
B2は最大入力電流以上であればよい。) Z関数 SB1=HI ,SB2=HI ,ZB2=D.C. (この場合,ZB1がブレーク・ポイントとなる。) または,SB1=HI ,ZB2=LI ,SB2=D.C. (この場合もZB1がブレーク・ポイントとなる。) または,SB1=HI ,SB2=LI ,ZB1=LI (この場合,ZB2がブレーク・ポイントとなる。また,
B2は0A以下であればよい。) S関数 ZB1=LI ,ZB2=LI ,SB2=D.C. (この場合,SB1がブレーク・ポイントとなる。) または,ZB1=LI ,SB2=HI ,ZB2=D.C. (この場合もSB1がブレーク・ポイントとなる。) または,ZB1=LI ,SB1=HI ,ZB2=HI (この場合はSB2がブレーク・ポイントとなる。SB2
最大入力電流値よりも大きな値であればよい。) π関数 ZB1=LI ,SB1=HI ,SB2≦ZB2 (ブレーク・ポイントはSB2とZB2である。SB2=ZB2
の場合には,図4(E) に鎖線で示すように三角形状とな
る。) U関数 SB2=HI ,ZB2=D.C. ZB1+IO ≦SB1−IO (ブレーク・ポイントはZB1とSB1である。ZB1+IO
=SB1−IO の場合には,図5(F) に鎖線で示す形とな
る。) または,ZB2=LI ,SB2=D.C. ZB1+IO ≦SB1
O N関数 ZB1=LI ,SB2≦ZB2≦SB1−2IO (ブレーク・ポイントはSB2,ZB2,SB1である。) И関数 SB1=HI ,ZB1+2IO ≦SB2≦ZB2 (ブレーク・ポイントはZB1,SB2,ZB2である。) W関数 ZB1+2IO ≦SB2≦ZB2≦SB1−2IO (上述した通りである。)
[0111] φ function Z B1 = L I, S B1 = H I, S B2 = H I, Z B2 = DC or, Z B1 = L I, S B1 = H I, Z B2 = L I, S B2 = DC 1 function Z B1 = H I, other (i.e. Z B2, S B1, S B2 ) is DC (where Z B1, as may be larger than the maximum input current value does not increase the types of control signals was Z B1 = H I as sufficient conditions to.) or, S B1 = L I, others may be at less DC (S B1 is 0A but, S B1 in the sense of suppressing the increase in the types of control signals = L I ) or S B2 = L I , Z B2 = H I , others DC (same as above, S B2 should be 0 A or less, Z
B2 should just be more than the maximum input current. ) Z function S B1 = H I, S B2 = H I, Z B2 = DC ( in this case, Z B1 becomes breakpoint.) Or, S B1 = H I, Z B2 = L I, S B2 = DC (Again Z B1 becomes breakpoint.) or, S B1 = H I, S B2 = L I, Z B1 = L I ( in this case, Z B2 is breakpoint. Further,
S B2 may be 0 A or less. ) S function Z B1 = L I, Z B2 = L I, S B2 = DC ( in this case, S B1 becomes breakpoint.) Or, Z B1 = L I, S B2 = H I, Z B2 = DC (Again S B1 becomes breakpoint.) or, Z B1 = L I, S B1 = H I, Z B2 = H I (.S B2 in this case, S B2 becomes breakpoints if larger values than the maximum input current value may.) [pi function Z B1 = L I, S B1 = H I, S B2 ≦ Z B2 ( breakpoint is S B2 and Z B2 .S B2 = Z B2
In the case of, the shape becomes triangular as shown by the chain line in Fig. 4 (E). ) U function S B2 = H I, Z B2 = DC Z B1 + I O ≦ S B1 -I O ( breakpoint is Z B1 and S B1 .Z B1 + I O
In the case of = S B1 −I O, the shape shown by the chain line in FIG. ) Or Z B2 = L I , S B2 = DC Z B1 + I O ≦ S B1
I O N function Z B1 = L I, S B2 ≦ Z B2 ≦ S B1 -2I O ( breakpoint is S B2, Z B2, S B1 .) И function S B1 = H I, Z B1 + 2I O ≦ S B2 ≦ Z B2 (breakpoints Z B1, S B2, a Z B2.) W function Z B1 + 2I O ≦ S B2 ≦ Z B2 ≦ S B1 -2I O ( as described above.)

【0112】図20において,符号55で示された回路をMA
X 回路に,同56をMIN 回路にそれぞれ置きかえることに
よって,図4および図5の10関数のうちW関数を除く9
関数を実現できることは容易に理解できよう。
In FIG. 20, the circuit indicated by reference numeral 55 is an MA
By replacing the 56 in the X circuit with the MIN circuit, the W function is excluded from the 10 functions in FIGS. 4 and 5.
It can be easily understood that the function can be realized.

【0113】(9) MIN 回路とMAX 回路(図23〜図29) 図20のプログラマブル・マルチ・メンバーシップ関数回
路で用いられているMIN (ファジィ論理積)回路および
MAX (ファジィ論理和)回路の詳細は,出願人による出
願(たとえば特願昭59−57121)に記載されているが,こ
こに簡単に説明しておく。
(9) MIN circuit and MAX circuit (FIGS. 23 to 29) The MIN (fuzzy AND) circuit used in the programmable multi-membership function circuit of FIG. 20 and
Details of the MAX (fuzzy logical sum) circuit are described in an application filed by the applicant (for example, Japanese Patent Application No. 59-57121), which will be briefly described here.

【0114】MIN 演算は次のように定義されるThe MIN operation is defined as

【0115】[0115]

【数5】 [Equation 5]

【0116】ここでμX ,μY はメンバーシップ関数を
それぞれ表わしている。
Here, μ X and μ Y represent membership functions, respectively.

【0117】MIN 回路をMOS FET で実現した回路が図23
に示されている。入力電流は便宜的にμX ,μY で表わ
され,出力電流(MIN 演算結果)はμZ で与えられてい
る。
Figure 23 shows a circuit that implements the MIN circuit with a MOS FET.
Is shown in. For convenience, the input current is expressed in μ X and μ Y , and the output current (MIN calculation result) is given in μ Z.

【0118】入力電流μX は電流ミラー61でその向きが
反転される。入力電流μY は電流ミラー66と67とからな
るマルチ・ファンアウト回路に入力し,これによって等
しい値の2つの電流μY が生成される。
The direction of the input current μ X is inverted by the current mirror 61. The input current μ Y is input to the multi-fanout circuit consisting of the current mirrors 66 and 67, which produces two currents μ Y of equal value.

【0119】ワイヤードOR62には吐き出し入力電流μ
X と吸い込み入力電流μY とが与えられ,このワイヤー
ドOR62は電流ミラー63に接続されている。電流ミラー
63はダイオードとしても作用し,ワイヤードOR62と電
流ミラー63とによってファジィ限界差回路が構成されて
いる。したがって,電流ミラー63の吸い込み出力電流は
次式で与えられる。
The wired OR 62 has a discharge input current μ
Given the X and the sinking input current μ Y , this wired OR 62 is connected to the current mirror 63. Current mirror
63 also functions as a diode, and the wired OR 62 and the current mirror 63 form a fuzzy limit difference circuit. Therefore, the sinking output current of the current mirror 63 is given by the following equation.

【0120】[0120]

【数6】 [Equation 6]

【0121】同じように,ワイヤードOR64とダイオー
ド65とによって限界差回路が構成され,このMIN 回路の
吐き出し出力電流は次式で与えられる。
Similarly, the wired OR 64 and the diode 65 form a limit difference circuit, and the discharge output current of this MIN circuit is given by the following equation.

【0122】[0122]

【数7】 [Equation 7]

【0123】式7は式5と同じである。Equation 7 is the same as Equation 5.

【0124】MIN 回路をパイポーラ・トランジスタによ
って構成した例が図24に示されている。図23の回路との
対比から,図24の回路がMIN 演算を行なうことは容易に
理解できよう。
An example in which the MIN circuit is composed of bipolar transistors is shown in FIG. From the comparison with the circuit in Fig. 23, it can be easily understood that the circuit in Fig. 24 performs the MIN operation.

【0125】図25は図24の回路の入出力特性の測定結果
を示している。一方の入力μY がパラメータとして用い
られている。図24の回路において,PNP トランジスタと
してはTA57が,NPNトランジスタとしてはTA78がそれぞ
れ使用された。
FIG. 25 shows the measurement result of the input / output characteristic of the circuit of FIG. One input μ Y is used as a parameter. In the circuit of Fig. 24, TA57 was used as the PNP transistor and TA78 was used as the NPN transistor.

【0126】図20において,MAX 回路56の入力は3つで
ある。一般に2入力のMAX 回路は簡単に構成することが
できる。3入力のMAX 回路を構成するには,図26に示さ
れているように,2入力のMAX 回路56A,56Bを2段に
接続すればよい。
In FIG. 20, the MAX circuit 56 has three inputs. Generally, a 2-input MAX circuit can be easily constructed. To configure a 3-input MAX circuit, two-input MAX circuits 56A and 56B may be connected in two stages as shown in FIG.

【0127】図27は,2入力のMAX 回路(56Aまたは56
B)をMOS FET を用いて構成した例を示している。ファ
ジィMAX 演算は次式で定義される。
FIG. 27 shows a 2-input MAX circuit (56A or 56A).
An example in which B) is configured by using a MOS FET is shown. The fuzzy MAX operation is defined by the following equation.

【0128】[0128]

【数8】 [Equation 8]

【0129】入力電流μY は2出力電流ミラー71に入力
し,これによって入力電流と方向が逆の2つの電流μY
が生成され,一方はワイヤードOR72に入力し,他方は
電流ミラー75でその向きが再び反転されワイヤードOR
74に与えられる。
The input current μ Y is input to the 2-output current mirror 71, whereby two currents μ Y whose directions are opposite to those of the input current μ Y
Is generated, one of them is input to the wired OR 72, and the other is reversed in direction by the current mirror 75, and the wired OR 72 is generated.
Given to 74.

【0130】ワイヤードOR72には入力電流μX も入力
している。ワイヤードOR72とダイオード73とにより限
界差回路が構成されダイオード73からは次式で与えられ
る電流が出力され,ワイヤードOR74に流れていく。
The input current μ X is also input to the wired OR 72. A limit difference circuit is formed by the wired OR 72 and the diode 73, and a current given by the following equation is output from the diode 73 and flows to the wired OR 74.

【0131】[0131]

【数9】 [Equation 9]

【0132】ワイヤードOR74において,この電流μX
<BD>μY に電流μY が加算されるから,結局,出力
電流μZ は次のようになる。
In the wired OR74, this current μ X
Since the current μ Y is added to <BD> μ Y , the output current μ Z is as follows.

【0133】[0133]

【数10】 [Equation 10]

【0134】式10は式8と同じ内容を表わしている。Expression 10 represents the same contents as Expression 8.

【0135】図28は,MAX 回路をバイポーラ・トランジ
スタで構成した例を示している。図28において,図27に
示すものと対応するものには同じ符号にAを付けて示し
てある。図28の回路は図27の回路と全面的には対応して
いない。図27の2つの電流ミラー71,75が図28では3つ
の電流ミラー76,77,78によって置換されている。
FIG. 28 shows an example in which the MAX circuit is composed of bipolar transistors. In FIG. 28, components corresponding to those shown in FIG. 27 are designated by the same reference numerals with A added. The circuit of FIG. 28 does not entirely correspond to the circuit of FIG. The two current mirrors 71, 75 of FIG. 27 have been replaced in FIG. 28 by three current mirrors 76, 77, 78.

【0136】複数のコレクタをもつバイポーラ・トラン
ジスタによって多出力電流ミラーを構成した場合に,い
ずれか少なくとも1つの出力用コレクタが開放されると
そのコレクタに飽和が生じ,他の出力用コレクタの出力
電流に誤差が生じる。いかなる場合にも多出力電流ミラ
ーのコレクタに飽和を生じさせないようにするために
は,ある程度のコレクタ・エミッタ電圧を確保すること
が必要である。図28の回路は,電流ミラー78のような入
力抵抗の小さい回路を多出力電流ミラー77のコレクタに
接続することにより,コレクタの飽和を防止している。
多出力電流ミラーにおけるコレクタの飽和を回避するた
めの対策については,出願人による特許出願,特願昭59
−263386に詳述されている。
When a multi-output current mirror is composed of bipolar transistors having a plurality of collectors, if at least one of the output collectors is opened, saturation occurs in that collector, and the output currents of the other output collectors are increased. Error occurs. In order to prevent saturation of the collector of the multi-output current mirror in any case, it is necessary to secure a certain collector-emitter voltage. In the circuit of FIG. 28, the saturation of the collector is prevented by connecting a circuit having a small input resistance such as the current mirror 78 to the collector of the multi-output current mirror 77.
Regarding measures to avoid saturation of the collector in a multi-output current mirror, the applicant's patent application, Japanese Patent Application No. 59
-263386.

【0137】図28のMAX 回路のμY をパラメータとする
入出力特性の測定結果の一例が図29に示されている。
FIG. 29 shows an example of the measurement result of the input / output characteristics with μ Y of the MAX circuit of FIG. 28 as a parameter.

【0138】(10)簡略化されたプログラマブル・マルチ
・メンバーシップ関数回路(図30,図31) 図30は,S関数回路を基調として簡略化されたプログラ
マブル・マルチ・メンバーシップ関数回路を示してい
る。ここでは,P−MOS FET が使用されている。したが
って,図10に示すS関数回路とは電流の向きが逆になっ
ている。また,入力電流はxi ,出力電流はZで示され
ている。
(10) Simplified programmable multi-membership function circuit (FIGS. 30 and 31) FIG. 30 shows a simplified programmable multi-membership function circuit based on the S function circuit. There is. Here, a P-MOS FET is used. Therefore, the direction of current flow is opposite to that of the S-function circuit shown in FIG. The input current is indicated by x i and the output current is indicated by Z.

【0139】多出力電流ミラー81は1つの入力電流xi
からこれと同じ値でかつ向きが逆の3つの電流xi を生
成する。これらの電流xi は以下に述べる3つの回路の
入力電流となる。
The multi-output current mirror 81 has one input current x i
To generate three currents x i having the same value and opposite directions. These currents x i become the input currents of the three circuits described below.

【0140】第1のS関数回路は,ワイヤードOR84,
電流ミラー85,ワイヤードOR87およびダイオード接続
MOS FET 88から構成されている。図10と対比すると,こ
れらの素子はワイヤードOR34,電流ミラー35,ワイヤ
ードOR37およびダイオード接続MOS FET 38にそれぞれ
対応する。ワイヤードOR84にはブレーク・ポイントと
してx1 +1の値の吐き出し入力電流が与えられてい
る。図10との対比から,および図30の電流の向きを示す
矢印に対応して表わされたグラフから,この第1のS関
数回路の動作は容易に理解できよう。
The first S-function circuit is the wired OR84,
Current mirror 85, wired OR87 and diode connection
It consists of MOS FET 88. Compared with FIG. 10, these elements correspond to the wired OR 34, the current mirror 35, the wired OR 37 and the diode-connected MOS FET 38, respectively. The wired OR 84 is supplied with the discharge input current having a value of x 1 +1 as a break point. The operation of the first S-function circuit can be easily understood from the comparison with FIG. 10 and the graph shown in FIG. 30 corresponding to the arrow indicating the direction of the current.

【0141】第2のS関数回路は,ワイヤードOR94,
電流ミラー95,ワイヤードOR97および電流ミラー98か
ら構成されている。電流ミラー98はダイオード作用とと
もに電流の向きを反転する作用をもつ。ブレーク・ポイ
ントはx2 であり,説明の便宜上,x2 −1≧x1 +1
の条件を満たすものとする。
The second S-function circuit is a wired OR94,
It is composed of a current mirror 95, a wired OR 97 and a current mirror 98. The current mirror 98 has the function of inverting the direction of the current together with the diode function. The break point is x 2 , and for convenience of explanation, x 2 −1 ≧ x 1 +1
The condition of is satisfied.

【0142】さらに,ブレーク・ポイントx3 (x3
2 )から上り勾配(勾配は1)の値をもつ関数(以
下,これを上り勾配関数という)を発生する回路が設け
られ,この回路は,ワイヤードOR92とダイオード接続
MOS FET 93とから構成されている。ワイヤードOR92
に,x3 の値の吐き出し入力電流が与えられている。
Further, the break point x 3 (x 3
x 2) functions with the value of the ascending slope (gradient 1) (hereinafter, this circuit for generating a) of upslope function is provided, this circuit is wired OR92 and diode-connected
It consists of MOS FET 93. Wired OR92
The discharge input current of the value of x 3 is given to.

【0143】この上り勾配関数回路の出力電流は,ワイ
ヤードOR96において第2のS関数回路に入力してい
る。このワイヤードOR96では,上り勾配関数回路の出
力電流が減算され,かつ電流ミラー98によって逆方向電
流が阻止されるので,電流ミラー98の出力電流はπ関数
を表わすものとなる(ブレーク・ポイントx2
3 )。
The output current of the up-slope function circuit is input to the second S-function circuit in the wired OR96. In this wired OR 96, the output current of the up-slope function circuit is subtracted, and the reverse current is blocked by the current mirror 98, so that the output current of the current mirror 98 represents the π function (break point x 2
x 3 ).

【0144】このπ関数を表わす電流は,ワイヤードO
R86において第1のS関数回路に入力し,そこを流れる
電流から減算される。したがって,出力電流Zは,あた
かもS関数からπ関数が減算された形となり,これはN
関数を表わしている。
The current representing this π function is the wired O
It is input to the first S-function circuit at R86 and is subtracted from the current flowing there. Therefore, the output current Z is as if the π function is subtracted from the S function, which is N
Represents a function.

【0145】図30の回路において,ダイオード接続MOS
FET 99および89が追加されている。これらのFET は次の
ように働く。すなわち,電流ミラー81とダイオード接続
MOSFET 93のソース・ドレイン間には,電流ミラー98お
よびダイオード接続MOS FET99のソース・ゲート間のし
きい値電圧が加わり,これらの正常な動作を可能にす
る。また,ダイオード接続MOS FET 99と電流ミラー98の
ソース・ドレイン間には2個のダイオード接続MOS FET
88と89のソース・ドレイン間の電圧(すなわち,これら
のしきい値の和)が加わり,正常な動作を可能にしてい
る。
In the circuit of FIG. 30, diode-connected MOS
FETs 99 and 89 have been added. These FETs work as follows. That is, the current mirror 81 and the diode connection
A threshold voltage between the source and the gate of the current mirror 98 and the diode-connected MOS FET 99 is applied between the source and the drain of the MOSFET 93 to enable normal operation of these. Two diode-connected MOS FETs are connected between the diode-connected MOS FET 99 and the source / drain of the current mirror 98.
The voltage between the source and drain of 88 and 89 (that is, the sum of these thresholds) is added to enable normal operation.

【0146】図30の回路は,上述した10個の関数のうち
И関数,W関数およびM関数を除く7個の関数を,次の
ようにして実現することができる。
The circuit of FIG. 30 can realize the seven functions excluding the И function, the W function and the M function out of the ten functions described above as follows.

【0147】φ関数 x1 =HI ,x2 ,x3 =D.C. (HI は,[最大入力電流]+I0 に設定することを意
味する。I0 はグレード1に対応する電流値である。φ
関数の場合には,x1 ≧[最大入力電流]であればよ
い。) または,x2 =LI ,x3 =HI ,x1 =D.C. (L1 は−I0 に設定することを意味する。φ関数の場
合にはx2 ≦0であればよい。またx3 ≧[最大入力電
流]であればよい。) 1関数 x1 =LI ,x2 =HI ,x3=D.C. または,x1 =LI ,x3 =LI ,x2 =D.C. Z関数 x1 =LI ,x3 =HI (x3 ≧[最大入力電流]であればよい。x2 −1がブ
レーク・ポイントとなる。) S関数 x2 =HI ,x3 =D.C. (x1 +1がブレーク・ポイントとなる。) または,x1 =LI ,x2 =LI (x2 ≦0であればよい。x3 +1がブレーク・ポイン
トとなる。) π関数 x3 =HI (x3 ≧[最大入力電流]であればよい。x1 +1,x
2 −1がブレーク・ポイント。) U関数 x1 =LI (x2 ,x3 がブレーク・ポイント。) N関数 上述の条件,すなわち x1 +2≦x2 ≦x3 +2
[0147] φ function x 1 = H I, x 2 , x 3 = DC (H I , the .I 0, which means that the set to the maximum input current] + I 0 is the current value corresponding to Grade 1 Φ
In the case of a function, x 1 ≧ [maximum input current] may be satisfied. ) Or, x 2 = L I, x 3 = H I, x 1 = DC (L 1 may be any x 2 ≦ 0 in the case of .φ function means to set the -I 0. The x 3 ≧ may be a Max input current].) 1 function x 1 = L I, x 2 = H I, x 3 = DC , or, x 1 = L I, x 3 = L I, x 2 = DC Z function x 1 = L I, x 3 = H I (x 3 ≧ [ maximum input current] a long if it .x 2 -1 becomes breakpoint.) S function x 2 = H I, x 3 = DC (x 1 +1 becomes breakpoint.) or, x 1 = L I, x 2 = L I (x 2 ≦ 0 is long if it .x 3 +1 becomes breakpoint.) [pi function x 3 = H I (x 3 ≧ may be a maximum input current] .x 1 + 1, x
2 -1 break point. ) U function x 1 = L I (x 2 , x 3 is breakpoint.) N function above conditions, i.e., x 1 + 2 ≦ x 2 ≦ x 3 +2

【0148】図30の回路はS関数回路を基調としてい
る。Z関数回路を基調とすることによっても,簡略化さ
れたプログラマブル・マルチ・メンバーシップ関数回路
を実現することができる。すなわち,図31(A) に示すよ
うな値をもちかつx1 をブレーク・ポイントとするZ関
数回路を上述の第1のS関数回路に代えて設ける。そし
て,このZ関数から,図31(B) に示すようなπ関数を減
算すれば,図31(C) に示すようにИ関数出力が得られ
る。ただし,x2 ≦x3 ≦x1 −1が条件である。
The circuit of FIG. 30 is based on the S function circuit. A simplified programmable multi-membership function circuit can also be realized by using the Z function circuit as the keynote. That is, a Z function circuit having a value as shown in FIG. 31A and having a break point at x 1 is provided in place of the first S function circuit described above. Then, if the π function as shown in FIG. 31 (B) is subtracted from this Z function, the И function output is obtained as shown in FIG. 31 (C). However, the condition is x 2 ≤x 3 ≤x 1 -1.

【0149】このような回路においては,x1 ,x2
3 の条件を変えることにより,上記10関数のうちИ関
数,W関数およびM関数を除く7種類の関数が実現でき
るのは容易に理解できよう。
In such a circuit, x 1 , x 2 ,
It can be easily understood that by changing the condition of x 3 , 7 kinds of functions except the И function, W function and M function can be realized among the above 10 functions.

【0150】(11)拡張されたプログラマブル・マルチ・
メンバーシップ関数回路(図32〜図34) 図32は,図30のメンバーシップ関数回路を拡張したもの
である。拡張には2つの意味がある。その1つは,2種
類のグレードα,βを設けた点である。上述のすべての
回路においては,最大グレード(メンバーシップ関数値
の最大値)は常に1に固定されていたが,1〜0の間で
可変な値α,βが新たなグレード・パラメータとして用
意されている。もう1つは,図32の出力電流Zのグラフ
からも分るように,新たなグレード・パラメータの導入
にともなってM型の変形ともいうべき新しいメンバーシ
ップ関数形態を創設した点にある。
(11) Expanded programmable multi
Membership function circuit (Figs. 32 to 34) Fig. 32 is an expanded version of the membership function circuit of Fig. 30. Expansion has two meanings. One of them is that two grades α and β are provided. In all the circuits described above, the maximum grade (maximum membership function value) was always fixed at 1, but values α and β that are variable between 1 and 0 are prepared as new grade parameters. ing. The other is that, as can be seen from the graph of the output current Z in FIG. 32, with the introduction of new grade parameters, a new membership function form, which should be called M-type deformation, was created.

【0151】図32において,図30に示すものと同一素子
には同一符号にAを添えて示してある。以下,図30に示
すものと異なる点についてのみ説明する。
In FIG. 32, the same elements as those shown in FIG. 30 are designated by the same reference numerals with A added. Only the points different from those shown in FIG. 30 will be described below.

【0152】多出力電流ミラー81Aは4つの入力電流x
i を生成するものとなっている。
The multi-output current mirror 81A has four input currents x
It is supposed to generate i .

【0153】第1のS関数回路において,ワイヤードO
R84Aには値x1 の吐き出し入力電流が与えられてい
る。ワイヤードOR87Aには電流源(図示略)からαの
値の吐き出し入力電流が与えられている。
In the first S-function circuit, the wired O
A discharge input current of value x 1 is applied to R84A. The wired OR 87A is supplied with a discharge input current having a value of α from a current source (not shown).

【0154】第1のS関数回路の2つのワイヤードOR
87Aと86Aとの間に,新たにワイヤードOR89が設けら
れここに,新たに設けられた上り勾配関数回路(第1の
上り勾配関数回路)の出力電流が流入している。この第
1の上り勾配関数回路は,ワイヤードOR82とダイオー
ド接続MOSFET 83とからなり,そのブレーク・ポイント
はx4 である。
Two wired OR of the first S-function circuit
A wired OR 89 is newly provided between 87A and 86A, and the output current of the newly provided upslope function circuit (first upslope function circuit) flows into this. This first upslope function circuit consists of a wired OR 82 and a diode connected MOSFET 83, the break point of which is x 4 .

【0155】したがって,第1のS関数回路と第1の上
り勾配関数回路とによって,第1のπ関数(ブレーク・
ポイントx1 ,x4 ,グレードはα)が生成される。
Therefore, the first s-function circuit (break
Points x 1 , x 4 , grade α) are generated.

【0156】第2のS関数回路において,そのワイヤー
ドOR94Aにはx2 +βの吐き出し入力電流が与えら
れ,ワイヤードOR97Aにはβの吐き出し入力電流が与
えられている。
In the second S-function circuit, the wired OR94A is supplied with the x 2 + β discharge input current, and the wired OR97A is supplied with the β discharge input current.

【0157】このS関数回路に付属した上り勾配関数回
路(第2の上り勾配関数回路)のワイヤードOR92Aに
はx3 −βの吐き出し入力電流が与えられている。電流
ミラー99はβの吐き出し入力を吸い込み入力に反転する
ためのものである。
A wired OR 92A of an up-slope function circuit (second up-slope function circuit) attached to this S-function circuit is supplied with a discharge input current of x 3 -β. The current mirror 99 is for inverting the β output and the input.

【0158】ワイヤードOR94A,97Aおよび92Aに与
えられるβの値の3つの入力電流は,多出力電流ミラー
(図示略)によって生成することができるのはいうまで
もない。
It goes without saying that the three input currents of the value β given to the wired ORs 94A, 97A and 92A can be generated by a multi-output current mirror (not shown).

【0159】第2のS関数回路および第2の上り勾配回
路によって,x2 +βおよびx3 −βにブレーク・ポイ
ントをもちかつグレードがβの第2のπ関数が発生す
る。
The second S-function circuit and the second up-slope circuit generate a second π-function with break points at x 2 + β and x 3 -β and a grade of β.

【0160】上述の第1のπ関数から第2のπ関数がワ
イヤードOR86Aで減算される結果,最大グレードがα
で中央部にβのへこみをもつM関数が得られる。ただ
し,α≧β,x1 ≦x2 ,x2 +2β≦x3 ≦x4 の条
件が必要である。
As a result of subtracting the second π function from the above first π function by the wired OR86A, the maximum grade is α.
At, an M-function with a dent in β is obtained. However, the conditions of α ≧ β, x 1 ≦ x 2 , x 2 + 2β ≦ x 3 ≦ x 4 are required.

【0161】図32の回路は,上述の10関数のうちW関数
を除く9関数を生成するように制御することが可能であ
ることに加えて,αとβの設定によってそれらの変形を
つくることもできる。
The circuit shown in FIG. 32 can be controlled so as to generate 9 functions excluding the W function among the 10 functions described above, and in addition, it is possible to make modifications thereof by setting α and β. You can also

【0162】念のために,9関数からφ関数と1関数を
除く6つの関数を発生させる充分条件について示してお
く。
As a precaution, sufficient conditions for generating 6 functions except 9 functions and φ functions from 9 functions will be shown.

【0163】Z関数 x1 =x2 =x3 =LI ,α=1,β=D.C. (x4 がブレーク・ポイントとなる。) または,x1 =LI ,α=1,β=1,x3 =x4 =H
I (x2 がブレーク・ポイントとなる。) S関数 x2 =x3 =x4 =HI ,α=1,β=D.C. (x1 がブレーク・ポイントとなる。) または,x1 =x2 =LI ,α=β=1,x4 =HI (x3 がブレーク・ポイントとなる。) π関数 α=1,β=0,x2 ,x3 =D.C. (x1 ,x4 がブレーク・ポイントとなる。) または,x3 =x4 =HI ,α=β=1 (x1 ,x2 がブレーク・ポイントとなる。) または,x1 =x2 =LI ,α=β=1 (x3 ,x4 がブレーク・ポイントとなる。) U関数 x1 =LI ,x4 =HI ,α=β=1 (x2 ,x3 がブレーク・ポイントとなる。) N関数 x4 =HI ,α=β=1 (x1 ,x2 ,x3 がブレーク・ポイントとなる。) И関数 x1 =LI ,α=β=1 (x2 ,x3 ,x4 がブレーク・ポイントとなる。) M関数 α≦x1 ≦x2 ,x2 +2β≦x3 ≦x4 ,α=β=1 (x1 ,x2 ,x3 ,x4 がブレーク・ポイントとな
る。)
Z function x 1 = x 2 = x 3 = L I , α = 1, β = DC (x 4 becomes a break point) or x 1 = L I , α = 1, β = 1 , X 3 = x 4 = H
I (x 2 becomes breakpoint.) S function x 2 = x 3 = x 4 = H I, α = 1, β = DC (x 1 is the breakpoint.) Or, x 1 = x 2 = L I, α = β = 1, x 4 = H I (x 3 becomes breakpoint.) [pi function α = 1, β = 0, x 2, x 3 = DC (x 1, x 4 There the breakpoint.) or, x 3 = x 4 = H I, α = β = 1 (x 1, x 2 is the breakpoint.) or, x 1 = x 2 = L I, α = β = 1 (x 3, x 4 is the breakpoint.) U function x 1 = L I, is x 4 = H I, α = β = 1 (x 2, x 3 the breakpoint. ) N function x 4 = H I, α = β = 1 (x 1, x 2, x 3 is the breakpoint.) И function x 1 = L I, α = β = 1 (x 2, x 3 , x 4 is the break point.) M The number α ≦ x 1 ≦ x 2, x 2 + 2β ≦ x 3 ≦ x 4, α = β = 1 (x 1, x 2, x 3, x 4 is the breakpoint.)

【0164】上記において,α,βを1以外の値にして
もよいのはいうまでもない。すなわちメンバーシップ関
数をグレード・プログラマブルとすることができる。
It goes without saying that α and β may be values other than 1 in the above. That is, the membership function can be grade programmable.

【0165】図32の回路もまたS関数を基調としている
が,Z関数を基調とすることによっても,拡張されたプ
ログラマブル・マルチ・メンバーシップ関数回路を実現
できるのはいうまでもない。
The circuit of FIG. 32 is also based on the S function, but it is needless to say that the extended programmable multi-membership function circuit can be realized also by using the Z function as the basis.

【0166】図33は,図32の回路を変形し,勾配を1と
2との間で切換えることができるようにしたものであ
る。図32の電流ミラー85A,95Aは勾配切替可能な電流
ミラー85B,95Bでそれぞれ置換されている。これらの
電流ミラー85B,95Bは図16の電流ミラー25A,図18の
電流ミラー35Aと同じものである。
FIG. 33 shows a modification of the circuit of FIG. 32 so that the gradient can be switched between 1 and 2. The current mirrors 85A and 95A shown in FIG. 32 are replaced with current mirrors 85B and 95B capable of switching the gradient. These current mirrors 85B and 95B are the same as the current mirror 25A shown in FIG. 16 and the current mirror 35A shown in FIG.

【0167】ダイオード接続FET 83,93Aもまた,勾配
切替可能な電流ミラー83B,93Bで置きかえられかつ電
流の向きを修正するためにそれらの前段に電流ミラー83
C,93Cがそれぞれ設けられている。
The diode-connected FETs 83, 93A are also replaced by gradient switchable current mirrors 83B, 93B and in front of them to correct the direction of the current.
C and 93C are provided respectively.

【0168】ワイヤードOR94A,92Aには簡略化のた
めにそれぞれ電流x2 ,x3 が与えられている。
The wired ORs 94A and 92A are respectively provided with currents x 2 and x 3 for simplification.

【0169】電流ミラー85B,83B,95B,93BはP−
MOS FET で構成されているから,それらの制御電圧信号
C1〜VC4がLレベルになるとスイッチング用FET がオ
ンとなり,勾配が2または−2となり,出力電流Zは図
34に破線で示す形となる。もちろん,制御電圧VC1〜V
C4は相互に独立に調整できるのはいうまでもない。
The current mirrors 85B, 83B, 95B, 93B are P-
Since it is composed of MOS FETs, the switching FETs are turned on when the control voltage signals V C1 to V C4 become L level, the gradient becomes 2 or -2, and the output current Z is
It becomes the shape shown by the broken line at 34. Of course, the control voltage V C1 to V
It goes without saying that C4 can be adjusted independently of each other.

【0170】上述したパラメータのうちの値αはとくに
「重み」とも呼ばれ,この値αを変えることにより,ル
ールにおけるそのメンバーシップ関数の重みを表わして
いる。
The value α of the above-mentioned parameters is also called “weight”. By changing this value α, the weight of the membership function in the rule is expressed.

【0171】(12)クリスプ集合に適用可能なS関数回路
(図35,図36) 図35の回路は,S関数回路(図10または図33)をクリス
プ集合にも適用できるように改良したものである。また
ここでは,勾配の切替回路が設けられている。図10(ま
たは図33)との対比において,ワイヤードOR104 が同
34(または84A)に,切替可能な電流ミラー105 が電流
ミラー35(または85B)に,ワイヤードOR107 が同37
(または87A)に,ダイオード108 がダイオード接続FE
T 38(または88)にそれぞれ対応している。勾配の切替
は制御信号VC1によって行なわれる。
(12) S-function circuit applicable to crisp set (FIG. 35, FIG. 36) The circuit of FIG. 35 is obtained by modifying the S-function circuit (FIG. 10 or FIG. 33) so that it can be applied to crisp set. Is. Further, here, a gradient switching circuit is provided. In comparison with Fig. 10 (or Fig. 33), the wired OR104 is the same.
34 (or 84A), switchable current mirror 105 to current mirror 35 (or 85B), and wired OR107 to 37.
(Or 87A), diode 108 is diode-connected FE
Corresponds to T 38 (or 88) respectively. The gradient is switched by the control signal V C1 .

【0172】したがって,ワイヤードOR104 と電流ミ
ラー105 との間に接続されたスイッチング素子としての
P−MOS FET 106,およびワイヤードOR107 と値αの
電流源(図示略)との間に並列に接続されたスイッチン
グ素子としてのN−MOS FET101 ,P−MOS FET 102 が
新たに設けられている。FET 102 ,106 は制御信号VC2
によってオン,オフ制御される。FET 101 は,結節点10
9 の電位によって制御される。この結節点109 はワイヤ
ードOR104 と値x1 の電流源(図示略)との間に設け
られ,ここに流入,流出する電流の大小によってそのレ
ベルがHまたはLレベルに変化する。
Therefore, the P-MOS FET 106 as a switching element connected between the wired OR 104 and the current mirror 105, and the wired OR 107 and the current source (not shown) of the value α were connected in parallel. N-MOS FET 101 and P-MOS FET 102 as switching elements are newly provided. FETs 102 and 106 are control signals V C2
ON / OFF is controlled by. FET 101 has 10 nodes
Controlled by the potential of 9. The node 109 is provided between the wired OR 104 and a current source (not shown) having a value x 1 , and its level changes to H or L level depending on the magnitude of the current flowing in or out of the node.

【0173】ファジィ集合においては,あるものがファ
ジィ集合に属するかどうかは,属する度合いですなわち
1〜0の連続的な値で表わされる。したがって,この度
合いを表わすメンバーシップ関数は,上述してきたよう
に勾配のある部分をもっている。これに対して,クリス
プ集合では,あるものがクリスプ集合に属するかどうか
は1または0で明解に表わされる。クリスプ集合のメン
バーシップ関数は1から0または0から1に不連続に変
化する部分(無限大の勾配の部分)をもつ。
In a fuzzy set, whether or not a certain thing belongs to the fuzzy set is represented by a degree of belonging, that is, a continuous value of 1 to 0. Therefore, the membership function indicating this degree has a sloped portion as described above. On the other hand, in a crisp set, whether one belongs to the crisp set is clearly represented by 1 or 0. The membership function of the crisp set has a portion (infinite gradient portion) which changes discontinuously from 1 to 0 or from 0 to 1.

【0174】さて,図35において,制御電圧VC2がLレ
ベルの場合には,2つのFET 102 ,106 がオンである。
FET101 はFET 102 に並列に接続されているからそれが
オンであってもオフであっても,図35の回路はファジィ
集合メンバーシップS関数回路として働く。そして,制
御電圧VC1がHであれば勾配は1で,Lのときには勾配
が2となる。このときの入出力特性が図36に実線と破線
でそれぞれ示されている。
Now, in FIG. 35, when the control voltage V C2 is at L level, the two FETs 102 and 106 are on.
Since FET 101 is connected in parallel with FET 102, whether it is on or off, the circuit of FIG. 35 acts as a fuzzy set membership S-function circuit. When the control voltage V C1 is H, the gradient is 1, and when it is L, the gradient is 2. The input / output characteristics at this time are shown by a solid line and a broken line in FIG. 36, respectively.

【0175】制御電圧VC2がHレベルになると,FET 10
6 ,102 はともにオフとなる。したがって,FET 106 が
オフであると,入力電流xi は電流ミラー105 には流入
せず,ワイヤードOR104 から結節点109 に向って流れ
ることになる。FET 102 がオフであると,ワイヤードO
R107 に吐き出し入力電流αが与えられるかどうかはFE
T 101 の状態に依存する。
When the control voltage V C2 becomes H level, the FET 10
Both 6 and 102 are turned off. Therefore, when the FET 106 is off, the input current x i does not flow into the current mirror 105 but flows from the wired OR 104 toward the node 109. Wired O when FET 102 is off
Whether or not the discharge input current α is given to R107 is FE.
Depends on the state of T 101.

【0176】xi <x1 のときには,結節点109 の電位
はLレベルであって,FET 101 はオフである。したがっ
て,出力電流ZはOである。xi ≧x1 になると,結節
点109 がHレベルになり,FET 101 がオンとなる。電流
αはワイヤードOR107 からFET 101 を通って流れる。
電流ミラー105 の出力電流は0であるから,結局,出力
電流Zはαに等しくなる。このようにして,図6に鎖線
で示すように,xi =x1 において0から1に反転する
出力Zが得られる。制御電圧VC2がHレベルのときは,
制御電圧VC1のレベルはH,Lどちらでもよい。
When x i <x 1 , the potential at the node 109 is at L level and the FET 101 is off. Therefore, the output current Z is O. When x i ≧ x 1 , the node 109 becomes H level and the FET 101 is turned on. The current α flows from the wired OR 107 through the FET 101.
Since the output current of the current mirror 105 is 0, the output current Z eventually becomes equal to α. In this way, as shown by the chain line in FIG. 6, the output Z which is inverted from 0 to 1 at x i = x 1 is obtained. When the control voltage V C2 is at H level,
The level of the control voltage V C1 may be H or L.

【0177】S関数回路とZ関数回路の相違は,上述し
たようにブレーク・ポイントを定める電流の向きが異な
るのみである。したがって,図35の回路の考え方をその
まま適用し,構成要素としてのMOS FET をPタイプまた
はNタイプに適宜選択することにより,クリスプ集合に
適用可能なZ関数回路も同じように構成することができ
る。
The difference between the S-function circuit and the Z-function circuit is only the direction of the current that defines the break point as described above. Therefore, the Z-function circuit applicable to the crisp set can be similarly configured by directly applying the concept of the circuit in FIG. 35 and appropriately selecting the MOS FET as a constituent element to the P type or the N type. ..

【0178】(13)クリスプ集合に適用可能な上り勾配関
数回路(図37,図38) 図37の回路は,図33に示されている勾配切替機能をもつ
上り勾配関数回路(ワイヤードOR82,電流ミラー83C
および勾配切替可能な電流ミラー83Bからなる回路,ま
たはワイヤードOR92A,電流ミラー93Cおよび勾配切
替可能な電流ミラー93Bからなる回路)を,クリスプ集
合に適用できるように改良したものである。
(13) Upslope function circuit applicable to the crisp set (FIGS. 37 and 38) The circuit of FIG. 37 is an upslope function circuit (wired OR82, current) having the slope switching function shown in FIG. Mirror 83C
And a circuit composed of a gradient switchable current mirror 83B or a circuit composed of a wired OR 92A, a current mirror 93C and a gradient switchable current mirror 93B) so as to be applicable to a crisp set.

【0179】図33との対比において,ワイヤードOR10
2 は同82(または92A)に,電流ミラー 103Cが同83C
(または93C)に,勾配切替可能な電流ミラー103 Bが
同83B(または93B)にそれぞれ対応している。ただ,
電流ミラー103 Cと勾配切替可能な電流ミラー103 Bの
接続順序は,電流ミラー83C(または93C)と勾配切替
可能な電流ミラー83B(または93B)の接続順序と前後
が逆になっている。またこれらの電流ミラーを構成する
FET のPタイプとNタイプとが入れかえられている。そ
うして,勾配切替可能な電流ミラー103 Bは2つの出力
用ドレインをもつ電流ミラー108 とその出力用ドレイン
のうちの1つをスイッチングするFET 109 とから構成さ
れている。FET 109 は制御信号VC3によってオン,オフ
制御される。また,電流ミラー108 のゲート接続ドレイ
ンを開放するためのN−MOS FET107 が新たに加えられ
ている。このFET 107 は制御信号VC4によって制御され
る。
In comparison with FIG. 33, the wired OR10
2 is 82 (or 92A), current mirror 103C is 83C
(Or 93C), the gradient switchable current mirror 103B corresponds to the same 83B (or 93B). However,
The connection order of the current mirror 103 C and the gradient switchable current mirror 103 B is opposite to that of the current mirror 83 C (or 93 C) and the gradient switchable current mirror 83 B (or 93 B). Also configure these current mirrors
The FET's P type and N type have been replaced. Thus, the gradient switchable current mirror 103B comprises a current mirror 108 having two output drains and a FET 109 for switching one of the output drains. The FET 109 is on / off controlled by the control signal V C3 . Also, an N-MOS FET 107 for opening the gate connection drain of the current mirror 108 is newly added. This FET 107 is controlled by the control signal V C4 .

【0180】図37の回路は,図16と対比するとその構成
がよく分る。図16に示された回路に,FET 107 および電
流ミラー103 Cが追加されているだけである。
The configuration of the circuit of FIG. 37 is clearly understood when compared with that of FIG. Only FET 107 and current mirror 103 C are added to the circuit shown in FIG.

【0181】制御信号VC4がHレベルの場合には,この
回路は図33のファジィ集合のための上り勾配回路と同じ
働きをする。すなわち,VC4がHであれば,FET 107 が
オンとなる。このときには,出力電流Zの傾きは制御信
号VC3によって定まり,出力電流Zは図38に実線および
破線で示す入出力特性を示す。
When the control signal V C4 is at the H level, this circuit has the same function as the up-slope circuit for the fuzzy set shown in FIG. That is, when V C4 is H, the FET 107 is turned on. At this time, the slope of the output current Z is determined by the control signal V C3 , and the output current Z exhibits the input / output characteristics shown by the solid line and the broken line in FIG.

【0182】制御電圧VC4がLレベルになるとFET 107
はオフとなる。FET 107 がオフとなることによって,FE
T 108 はもはや電流ミラーとして働くことはなく,単な
る増幅器となる。
When the control voltage V C4 becomes L level, the FET 107
Turns off. By turning off FET 107, FE
T 108 no longer acts as a current mirror, it is just an amplifier.

【0183】xi <x1 の場合には,FET 108 のゲート
に流入する電流は0であるから,出力電流Zは当然に0
である。
When x i <x 1 , the output current Z is naturally 0 because the current flowing into the gate of the FET 108 is 0.
Is.

【0184】xi ≧x1 になり,わずかの値でもFET108
に流入しようとする電流があると,これがFET 108 に
よって増幅され,その出力側には急峻に増大する電流が
流れる。したがって,図38に鎖線で示すように,xi
1 でほぼ垂直に立上る出力電流Zの入出力特性が得ら
れる。
X i ≧ x 1 and even if the value is small, the FET 108
If there is a current that is about to flow into the FET 108, it will be amplified by the FET 108, and a sharply increasing current will flow to the output side. Therefore, as shown by the chain line in FIG. 38, x i =
An input / output characteristic of the output current Z that rises almost vertically at x 1 is obtained.

【0185】図37の回路は,図39において用いられるの
で,特に符号110 が付けられている。
Since the circuit of FIG. 37 is used in FIG. 39, reference numeral 110 is particularly attached.

【0186】(14)クリスプ集合に適用可能なプログラマ
ブル・マルチ・メンバーシップ関数回路(図39) 図39は,図35に示されたクリスプ集合に適用可能なS関
数回路の主要部100 および図37に示されたクリスプ集合
に適用可能な上り勾配関数回路110 を,図33に示された
拡張されたプログラマブル・マルチ・メンバーシップ関
数回路に適用してこれを改良することにより得られるク
リスプ集合に適用可能なプログラマブル・マルチ・メン
バーシップ関数回路を示している。
(14) Programmable multi-membership function circuit applicable to crisp set (FIG. 39) FIG. 39 is a main part 100 of the S function circuit applicable to the crisp set shown in FIG. 35 and FIG. The upslope function circuit 110 applicable to the crisp set shown in Fig. 33 is applied to the extended programmable multi-membership function circuit shown in Fig. 33 and applied to the crisp set obtained by improving it. Figure 3 shows a possible programmable multi-membership function circuit.

【0187】図39において,図33に示すものと同一物に
は同一符号が付けられている。また,図35の回路100 は
2つ用いられているのでこれを100 A,100 Bで示し,
同様に図37の回路110 もまた2つ用いられているのでこ
れらが110 A,110 Bで示されている。
In FIG. 39, the same components as those shown in FIG. 33 are designated by the same reference numerals. Also, since two circuits 100 in FIG. 35 are used, these are shown as 100 A and 100 B,
Similarly, two of the circuits 110 of FIG. 37 are also used, so these are designated 110 A and 110 B.

【0188】回路に流れる電流を示す矢印に対応して示
されたグラフから,図39の回路においては,パラメータ
1 〜x4 ,α,βを変えることによりM関数をはじめ
として多くのタイプのファジィ・メンバーシップ関数を
表わす出力電流Zが得られることは容易に理解できよ
う。また,制御電圧VC11 〜VC14 ,VC21 〜VC24
レベルを切替えることにより,勾配を変えることもでき
るし,多くのタイプのクリスプ・メンバーシップ関数を
発生させることも可能である。
From the graph shown corresponding to the arrow indicating the current flowing in the circuit, in the circuit of FIG. 39, by changing the parameters x 1 to x 4 , α, β, many types including M function can be obtained. It can be easily understood that the output current Z representing the fuzzy membership function can be obtained. The gradient can be changed by switching the levels of the control voltages V C11 to V C14 and V C21 to V C24 , and many types of crisp membership functions can be generated.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A) は一般的なメンバーシップ関数を示し,
(B) は直線で近似された実際的なメンバーシップ関数を
示している。
[Figure 1] (A) shows a general membership function,
(B) shows a practical membership function fitted with a straight line.

【図2】ファジィ制御システムの概念を示すものであ
る。
FIG. 2 shows the concept of a fuzzy control system.

【図3】学習機能を備えたファジィ・システムの概念を
示すブロック図である。
FIG. 3 is a block diagram showing a concept of a fuzzy system having a learning function.

【図4】(A) 〜(E) は種々のタイプのメンバーシップ関
数を示すグラフである。
4 (A) to (E) are graphs showing various types of membership functions.

【図5】(F) 〜(J) は種々のタイプのメンバーシップ関
数を示すグラフである。
5 (F)-(J) are graphs showing various types of membership functions.

【図6】MOS FET を用いて構成されたZ関数回路を示す
回路図である。
FIG. 6 is a circuit diagram showing a Z function circuit configured by using a MOS FET.

【図7】図6に示すZ関数回路の入出力特性を示すグラ
フである。
7 is a graph showing input / output characteristics of the Z-function circuit shown in FIG.

【図8】入出力特性の測定のためにバイポーラ・トラン
ジスタを用いて構成されたZ関数回路を示す回路図であ
る。
FIG. 8 is a circuit diagram showing a Z-function circuit configured using bipolar transistors for measuring input / output characteristics.

【図9】測定された入出力特性を示すグラフである。FIG. 9 is a graph showing measured input / output characteristics.

【図10】MOS FET を用いて構成されたS関数回路を示
す回路図である。
FIG. 10 is a circuit diagram showing an S function circuit configured by using a MOS FET.

【図11】S関数回路の入出力特性を示すグラフであ
る。
FIG. 11 is a graph showing the input / output characteristics of the S function circuit.

【図12】入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたS関数回路を示す。
FIG. 12 shows an S-function circuit configured with bipolar transistors for measuring input / output characteristics.

【図13】測定された入出力特性を示すグラフである。FIG. 13 is a graph showing measured input / output characteristics.

【図14】(A) ,(B) はメンバーシップ関数の実際的な
一例を示すグラフである。
14A and 14B are graphs showing a practical example of a membership function.

【図15】(A) 〜(C) はメンバーシップ関数およびその
変数と回路の入出力電流との対応のさせ方によって勾配
が任意に設定できる様子を示すグラフである。
15 (A) to (C) are graphs showing how the slope can be arbitrarily set depending on how the membership function and its variable are associated with the input / output current of the circuit.

【図16】勾配を2つに切替えることのできるZ関数回
路の一部を示す回路図である。
FIG. 16 is a circuit diagram showing a part of a Z-function circuit capable of switching the gradient to two.

【図17】図16に示す回路の入出力特性を示すグラフで
ある。
17 is a graph showing input / output characteristics of the circuit shown in FIG.

【図18】勾配を3つに切替えることのできるS関数回
路の一部を示す回路図である。
FIG. 18 is a circuit diagram showing a part of an S-function circuit capable of switching the gradient to three.

【図19】図18に示す回路の入出力特性を示すグラフで
ある。
19 is a graph showing input / output characteristics of the circuit shown in FIG.

【図20】プログラマブル・マルチ・メンバーシップ関
数回路の一例を示すブロック図である。
FIG. 20 is a block diagram showing an example of a programmable multi-membership function circuit.

【図21】マルチ・ファンアウト回路の一例を示す回路
図である。
FIG. 21 is a circuit diagram showing an example of a multi-fanout circuit.

【図22】(A) はZ関数とS関数のファジィMIN 演算お
よびファジィMAX 演算によってW関数が生成される様子
を示すものであり,(B) は勾配の切替えられたW関数を
示すグラフである。
FIG. 22 (A) shows how the W function is generated by the fuzzy MIN operation and the fuzzy MAX operation of the Z function and the S function, and (B) is a graph showing the W function with the gradient switched. is there.

【図23】MOS FET を用いて構成されたMIN 回路を示す
回路図である。
FIG. 23 is a circuit diagram showing a MIN circuit configured by using a MOS FET.

【図24】入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMIN 回路を示すものである。
FIG. 24 is a diagram showing a MIN circuit configured by using a bipolar transistor for input / output characteristic measurement.

【図25】測定された入出力特性を示すグラフである。FIG. 25 is a graph showing measured input / output characteristics.

【図26】2つの2入力MAX 回路を組合せることにより
構成された3入力MAX 回路を示すブロック図である。
FIG. 26 is a block diagram showing a 3-input MAX circuit configured by combining two 2-input MAX circuits.

【図27】MOS FET を用いて構成されたMAX 回路を示す
回路図である。
FIG. 27 is a circuit diagram showing a MAX circuit configured by using a MOS FET.

【図28】入出力特性測定のためにバイポーラ・トラン
ジスタを用いて構成されたMAX 回路を示すものである。
FIG. 28 shows a MAX circuit configured by using a bipolar transistor for input / output characteristic measurement.

【図29】測定された入出力特性を示すグラフである。FIG. 29 is a graph showing measured input / output characteristics.

【図30】S関数回路を基調とした簡略化されたプログ
ラマブル・マルチ・メンバーシップ関数回路の一例を示
す回路図である。
FIG. 30 is a circuit diagram showing an example of a simplified programmable multi-membership function circuit based on an S function circuit.

【図31】(A) 〜(C) はZ関数を基調として同様に簡略
化されたプログラマブル・マルチ・メンバーシップ関数
回路をつくることができることをグラフによって示すも
のである。
31A to 31C are graphs showing that a similarly simplified programmable multi-membership function circuit can be created based on a Z function.

【図32】拡張されたプログラマブル・マルチ・メンバ
ーシップ関数回路を示す回路図である。
FIG. 32 is a circuit diagram showing an extended programmable multi-membership function circuit.

【図33】勾配切替機能をもつ拡張されたプログラマブ
ル・マルチ・メンバーシップ関数回路を示す回路図であ
る。
FIG. 33 is a circuit diagram showing an extended programmable multi-membership function circuit having a gradient switching function.

【図34】図33に示す回路の入出力特性を示すグラフで
ある。
34 is a graph showing input / output characteristics of the circuit shown in FIG. 33.

【図35】クリスプ集合に適用可能なS関数回路を示す
回路図である。
FIG. 35 is a circuit diagram showing an S-function circuit applicable to a crisp set.

【図36】図35に示す回路の入出力特性を示すグラフで
ある。
36 is a graph showing input / output characteristics of the circuit shown in FIG. 35.

【図37】クリスプ集合に適用可能な上り勾配関数回路
を示す回路図である。
FIG. 37 is a circuit diagram showing an upslope function circuit applicable to a crisp set.

【図38】図37に示す回路の入出力特性を示すグラフで
ある。
38 is a graph showing input / output characteristics of the circuit shown in FIG.

【図39】クリスプ集合に適用可能なプログラマブル・
マルチ・メンバーシップ関数回路を示す回路図である。
FIG. 39 is a programmable program applicable to a crisp set.
It is a circuit diagram which shows a multi-membership function circuit.

【符号の説明】[Explanation of symbols]

12 メンバーシップ関数回路群 13 ファジィ論理回路網 16 制御,記憶回路 12 Membership function circuit group 13 Fuzzy logic circuit network 16 Control and memory circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 メンバーシップ関数の最大値を表わす重
み信号の発生回路,および上記発生回路の重み信号が与
えられ,所定の形状をもちかつ上記重み信号によって最
大値が規定されたメンバーシップ関数を表わす信号を出
力するメンバーシップ関数回路から構成され,上記発生
回路の重み信号によって表わされるメンバーシップ関数
の最大値が可変である,プログラマブル・メンバーシッ
プ関数装置。
1. A weight signal generation circuit that represents the maximum value of a membership function, and a membership function that is given a weight signal of the generation circuit and has a predetermined shape and whose maximum value is defined by the weight signal. A programmable membership function device comprising a membership function circuit that outputs a signal representing the maximum value of the membership function represented by the weight signal of the generation circuit.
【請求項2】 設定されたファジィ・ルールにしたがう
メンバーシップ関数を用い,入力信号を上記メンバーシ
ップ関数に作用させることにより上記ファジィ・ルール
にしたがうファジィ推論演算を行い,ファジィ推論演算
結果を参照値と比較し,比較結果に応じて上記メンバー
シップ関数の重みを変更する,ファジィ推論方法。
2. A membership function according to a set fuzzy rule is used, and a fuzzy inference operation according to the fuzzy rule is performed by acting an input signal on the membership function, and the fuzzy inference operation result is used as a reference value. A fuzzy inference method in which the weight of the membership function is changed according to the comparison result.
【請求項3】 設定されたルールにしたがうメンバーシ
ップ関数が設定されており,上記メンバーシップ関数の
入力に応じたグレードを出力するとともに,上記メンバ
ーシップ関数の少なくとも最大グレードを変えることが
可能なメンバーシップ関数値発生手段,上記メンバーシ
ップ関数値発生手段から出力されるグレードを用いて上
記ルールにしたがうファジィ推論演算を実行する手段,
および上記メンバーシップ関数値発生手段における上記
メンバーシップ関数の最大グレードを制御する手段,を
備えたファジィ推論装置。
3. A member having a membership function set according to the set rule, capable of outputting a grade corresponding to the input of the membership function and changing at least the maximum grade of the membership function. Ship function value generating means, means for executing a fuzzy inference operation according to the above rules using the grade output from the membership function value generating means,
And a means for controlling the maximum grade of the membership function in the membership function value generating means, a fuzzy inference apparatus.
JP4135721A 1992-04-30 1992-04-30 Programmable membership function device and fuzzy inference method and device using the same Expired - Fee Related JPH0679345B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4135721A JPH0679345B2 (en) 1992-04-30 1992-04-30 Programmable membership function device and fuzzy inference method and device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4135721A JPH0679345B2 (en) 1992-04-30 1992-04-30 Programmable membership function device and fuzzy inference method and device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60234643A Division JPH061498B2 (en) 1985-10-22 1985-10-22 Programmable multi-member ship function circuit

Publications (2)

Publication Number Publication Date
JPH05159085A true JPH05159085A (en) 1993-06-25
JPH0679345B2 JPH0679345B2 (en) 1994-10-05

Family

ID=15158333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4135721A Expired - Fee Related JPH0679345B2 (en) 1992-04-30 1992-04-30 Programmable membership function device and fuzzy inference method and device using the same

Country Status (1)

Country Link
JP (1) JPH0679345B2 (en)

Also Published As

Publication number Publication date
JPH0679345B2 (en) 1994-10-05

Similar Documents

Publication Publication Date Title
JPH0682396B2 (en) Membership function synthesizer and fuzzy system
US5004932A (en) Unit circuit for constructing a neural network and a semiconductor integrated circuit having the same
Li et al. The equivalence between fuzzy logic systems and feedforward neural networks
JPH0786893B2 (en) Fuzzy information processing equipment
JP2747104B2 (en) neural network
JPH02276310A (en) Logic circuit
JPH05159085A (en) Programarle membership function device and fuzzy inference method/device using it
JPH061498B2 (en) Programmable multi-member ship function circuit
JPH08297714A (en) Analog fuzzy logic controller
JPH0744640A (en) Fuzzy logic controller
JP2769163B2 (en) Center of gravity determination circuit
JPH061496B2 (en) Fuzzy member-ship Z-function circuit
JPH0682397B2 (en) Fuzzy member-ship function circuits applicable to crisp sets
JPH061497B2 (en) Fuzzy member-ship S function circuit
JPH0535470B2 (en)
Guo et al. A high-speed fuzzy co-processor implemented in analogue/digital technique
EP0372511A2 (en) Truth-valued-flow inference unit
Chan The interpolation property of fuzzy polynomial approximation
JP2779173B2 (en) Grade controllable membership function circuit, grade controllable membership function generation circuit, fuzzy computer and fuzzy controller using them
Wilamowski Methods of computational intelligence for nonlinear control systems
JP2735618B2 (en) Fuzzy processor and MAX circuit assembling apparatus
JPS6295680A (en) Programmable multi-membership function circuit
Nagrare et al. Adaptive neuro fuzzy inference system for modeling of electronics devices: A review
JP3476211B2 (en) Network type information processing system and its learning method
Conti et al. CMOS Analog Implementation of Multidimensional Membership Functions of a Neuro-Fuzzy Network

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees