JPH05343639A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JPH05343639A JPH05343639A JP4150254A JP15025492A JPH05343639A JP H05343639 A JPH05343639 A JP H05343639A JP 4150254 A JP4150254 A JP 4150254A JP 15025492 A JP15025492 A JP 15025492A JP H05343639 A JPH05343639 A JP H05343639A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon
- reaction
- capacitor
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 112
- 239000010703 silicon Substances 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims abstract description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 13
- 229910052723 transition metal Inorganic materials 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- -1 transition metal nitride Chemical class 0.000 claims description 18
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 132
- 239000010410 layer Substances 0.000 description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 63
- 239000010409 thin film Substances 0.000 description 61
- 230000003449 preventive effect Effects 0.000 description 58
- 229910002367 SrTiO Inorganic materials 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 238000000034 method Methods 0.000 description 25
- 239000000377 silicon dioxide Substances 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 13
- 229910000314 transition metal oxide Inorganic materials 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000002265 prevention Effects 0.000 description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 238000003980 solgel method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910004261 CaF 2 Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- YHWCPXVTRSHPNY-UHFFFAOYSA-N butan-1-olate;titanium(4+) Chemical compound [Ti+4].CCCC[O-].CCCC[O-].CCCC[O-].CCCC[O-] YHWCPXVTRSHPNY-UHFFFAOYSA-N 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- IKFRRAPBVFWHBT-UHFFFAOYSA-N strontium;1-methoxyethanolate Chemical compound [Sr+2].COC(C)[O-].COC(C)[O-] IKFRRAPBVFWHBT-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、結晶性金属酸化物を絶
縁膜に使用したコンデンサ部を有する電子部品に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having a capacitor section using a crystalline metal oxide as an insulating film.
【0002】[0002]
【従来の技術】従来より半導体の分野では、DRAM等
のメモリのメモリセル内に形成される記憶保持用のキャ
パシタや、半導体素子の外部に接続されるバイパスコン
デンサ等多くのコンデンサ部を回路中に有しており、こ
のようなコンデンサ部の絶縁膜としてはSiO2 が最も
一般的に使用されている。さらに近年の半導体装置の高
集積化に伴い、上述したようなコンデンサ部の大容量化
が要望されており、このような観点からSiO2 より一
段と高い誘電率を有するTa2 O5 等の非晶質の金属酸
化物を絶縁膜として使用することが試みられている。2. Description of the Related Art Conventionally, in the field of semiconductors, many capacitor parts such as a storage capacitor formed in a memory cell of a memory such as a DRAM and a bypass capacitor connected to the outside of a semiconductor element are incorporated in a circuit. In this case, SiO 2 is most commonly used as an insulating film for such a capacitor portion. Further, as the semiconductor device has been highly integrated in recent years, there is a demand for a large capacity of the capacitor portion as described above. From such a viewpoint, amorphous materials such as Ta 2 O 5 having a much higher dielectric constant than SiO 2 are used. Attempts have been made to use high quality metal oxides as insulating films.
【0003】ところで、このような金属酸化物はSiO
2 に比べ不安定なため、例えばシリコン基板やポリシリ
コンを下部電極としてこの上に前記金属酸化物を絶縁膜
としたコンデンサ部を形成した際、前記シリコン基板や
ポリシリコンと金属酸化物との反応が生ずるという問題
がある。すなわち上述したような反応が生じると、金属
酸化物中の酸素が不足することによって絶縁膜にピンホ
−ル等が発生し、絶縁膜のリ−ク電流が増大して信頼性
が著しく損なわれてしまう。By the way, such a metal oxide is SiO
Since it is more unstable than that of 2 , the reaction between the silicon substrate or polysilicon and the metal oxide occurs when, for example, a silicon substrate or polysilicon is used as the lower electrode and a capacitor portion having the metal oxide as an insulating film is formed thereon. There is a problem that occurs. That is, when the reaction as described above occurs, the oxygen in the metal oxide is insufficient, so that pinholes or the like are generated in the insulating film, the leak current of the insulating film increases, and the reliability is significantly impaired. I will end up.
【0004】上記したような問題に鑑み、前記金属酸化
物をコンデンサ部の絶縁膜に用いる場合、シリコン基板
と金属酸化物との間に反応防止層を設けることが検討さ
れている。例えば特開平2−36559号には、シリコ
ンよりなる電極と絶縁膜との間に窒化ケイ素や酸化チタ
ン等よりなる反応防止層を設け、コンデンサの絶縁膜に
おけるリ−ク電流を抑えた半導体装置が開示されてい
る。しかしながら、このような反応防止層を設けた場
合、窒化ケイ素またはシリコンと酸化チタンとの反応に
より生じた二酸化シリコンの層が金属酸化物よりなる絶
縁膜に隣接して低容量のコンデンサとしてふるまうた
め、コンデンサ部の実効的な容量が低下して大容量化が
充分には達成されないという不具合があった。In view of the above problems, when the metal oxide is used for the insulating film of the capacitor portion, it has been considered to provide a reaction preventive layer between the silicon substrate and the metal oxide. For example, JP-A-2-36559 discloses a semiconductor device in which a reaction preventive layer made of silicon nitride, titanium oxide, or the like is provided between an electrode made of silicon and an insulating film to suppress a leak current in an insulating film of a capacitor. It is disclosed. However, when such a reaction preventive layer is provided, the layer of silicon dioxide produced by the reaction of silicon nitride or silicon and titanium oxide behaves as a low-capacity capacitor adjacent to the insulating film made of metal oxide, There is a problem that the effective capacity of the capacitor part is lowered and the capacity cannot be sufficiently increased.
【0005】[0005]
【発明が解決しようとする課題】上述したように、従来
よりコンデンサ部の絶縁膜として非晶質の金属酸化物を
使用することによってコンデンサ部の大容量化が図られ
ているが、このようなコンデンサ部を有する電子部品で
は前記絶縁膜におけるリ−ク電流が大きく、実用化が困
難であった。本発明はこのような問題を解決して、リ−
ク電流が小さくかつ大容量のコンデンサ部を有する電子
部品を実現することを目的としている。As described above, it has been attempted to increase the capacity of the capacitor section by using an amorphous metal oxide as the insulating film of the capacitor section. In an electronic component having a capacitor portion, the leak current in the insulating film is large and it is difficult to put it into practical use. The present invention solves such a problem, and
It is an object of the present invention to realize an electronic component which has a large capacitance and has a small dc current.
【0006】[0006]
【課題を解決するための手段】本発明は、結晶性金属酸
化物を絶縁膜としたコンデンサ部を有する電子部品にお
いて、前記絶縁膜を介して対向配置された1対の電極の
少なくとも一方がシリコンよりなり、このシリコンより
なる電極と前記絶縁膜との間に窒化ケイ素、炭化ケイ素
及びフッ化物からなる群より選ばれた少なくとも1種ま
たは20atm%未満の酸素を含有する遷移金属窒化物
を介在せしめてなる電子部品である。すなわち本発明の
電子部品は、コンデンサ部の絶縁膜として結晶性金属酸
化物を使用し、さらにコンデンサ部を形成する際にシリ
コンと前記結晶性金属酸化物との反応を防止するための
反応防止層を設けたことを特徴としている。以下に、こ
のような反応防止層について詳細に説明する。According to the present invention, in an electronic component having a capacitor portion having a crystalline metal oxide as an insulating film, at least one of a pair of electrodes opposed to each other through the insulating film is made of silicon. And a transition metal nitride containing at least one selected from the group consisting of silicon nitride, silicon carbide and fluoride or containing less than 20 atm% oxygen is interposed between the electrode made of silicon and the insulating film. It is an electronic component. That is, the electronic component of the present invention uses a crystalline metal oxide as an insulating film of a capacitor part, and further, a reaction preventive layer for preventing a reaction between silicon and the crystalline metal oxide when the capacitor part is formed. It is characterized by the provision of. Hereinafter, such a reaction preventive layer will be described in detail.
【0007】本発明における反応防止層のうち、窒化ケ
イ素、炭化ケイ素及びフッ化物を使用する場合について
は、反応防止層が設けられる際の厚さを20オングスト
ロ−ム未満とすることが望ましい。これは上述したよう
な成分が絶縁性のため、反応防止層を厚く設けすぎる
と、これらの成分が絶縁膜の粒界中に拡散した後も電極
と絶縁膜との界面における残留量が多く、コンデンサ部
の実効的な容量の低下が問題となるおそれがあるからで
ある。さらに本発明では、上述したような反応防止層の
厚さを10オングストロ−ム以下、さらには5オングス
トロ−ム以下とすることがより望ましい。また本発明に
おいて、反応防止層が設けられる際の厚さの下限につい
ては特に限定されず、反応防止層を電極と絶縁膜との界
面に設けることができる程度の厚さが最低限あればよ
い。なお本発明では、前記反応防止層が電極と絶縁膜と
の界面に必ずしも一様に設けられなくてもよく、場合に
よっては、反応防止層中の窒素、炭素、フッ素により電
極表面のシリコンダングリングボンドをタ−ミネ−トす
るだけでも構わない。When silicon nitride, silicon carbide and fluoride are used in the reaction preventive layer in the present invention, it is desirable that the thickness when the reaction preventive layer is provided is less than 20 angstroms. This is because the components as described above are insulative, so if the reaction preventing layer is provided too thickly, a large amount remains at the interface between the electrode and the insulating film even after these components diffuse into the grain boundaries of the insulating film, This is because the effective reduction in the capacitance of the capacitor may pose a problem. Further, in the present invention, it is more preferable that the thickness of the reaction preventing layer as described above is 10 angstroms or less, and more preferably 5 angstroms or less. Further, in the present invention, the lower limit of the thickness when the reaction preventive layer is provided is not particularly limited, and it is sufficient that the reaction preventive layer can be provided at the interface between the electrode and the insulating film at a minimum thickness. .. In the present invention, the reaction prevention layer does not necessarily have to be uniformly provided at the interface between the electrode and the insulating film, and in some cases, nitrogen, carbon, or fluorine in the reaction prevention layer causes silicon dangling on the electrode surface. It is also possible to simply terminate the bond.
【0008】本発明において、上述したような反応防止
層を設ける方法としてはスパッタ法、反応性蒸着法、C
VD法等が挙げられる。さらに、反応防止層を下部電極
となるシリコン基板と絶縁膜との間に設けるときは、前
記絶縁膜をシリコン基板上に形成する前にシリコン基板
を窒素ガス、アンモニアガス、メタンガス、フッ素ガス
等に晒すことにより、前記反応防止層を設けることもで
きる。しかもこのような方法によれば、窒素ガス等のガ
スとシリコン基板との反応速度が飽和傾向を示すため、
非常に薄くかつ均一な厚さに反応防止層を制御すること
が可能である。In the present invention, as a method for providing the above-mentioned reaction preventive layer, a sputtering method, a reactive vapor deposition method, C
VD method etc. are mentioned. Further, when the reaction prevention layer is provided between the silicon substrate which will be the lower electrode and the insulating film, the silicon substrate is changed to nitrogen gas, ammonia gas, methane gas, fluorine gas or the like before forming the insulating film on the silicon substrate. The reaction preventive layer can also be provided by exposing. Moreover, according to such a method, the reaction rate between the gas such as nitrogen gas and the silicon substrate tends to be saturated,
It is possible to control the anti-reaction layer to a very thin and uniform thickness.
【0009】一方、本発明では20atm%未満の酸素
を含有する遷移金属窒化物を反応防止層に使用すること
もできる。このとき、遷移金属窒化物中の酸素の含有量
が20atm%以上になると、反応防止層中の酸素とシ
リコンとの間で反応が生じ、界面に二酸化シリコンが形
成されてコンデンサ部の実効的な容量が低下するおそれ
があるので、遷移金属窒化物中の酸素の含有量を20a
tm%未満とする。さらに遷移金属窒化物中の好ましい
酸素含有量は10〜15atm%である。この理由は、
遷移金属窒化物中にこの程度酸素が含有されていると、
仮に結晶性金属酸化物よりなる絶縁膜中で酸素が欠乏し
てもこの遷移金属窒化物から酸素が補われ、絶縁膜にお
けるリ−ク電流の増大を抑制することができるからであ
る。本発明においてこのような反応防止層は、例えばス
パッタ法、CVD法により形成された遷移金属酸化物層
を窒素ガス、アンモニアガス等の雰囲気中で熱窒化する
ことにより得ることができる。On the other hand, in the present invention, a transition metal nitride containing less than 20 atm% oxygen may be used in the reaction preventive layer. At this time, when the content of oxygen in the transition metal nitride is 20 atm% or more, a reaction occurs between oxygen in the reaction preventing layer and silicon, silicon dioxide is formed at the interface, and the effective capacitance of the capacitor portion is formed. Since the capacity may decrease, the oxygen content in the transition metal nitride should be 20a.
It is less than tm%. Further, the preferable oxygen content in the transition metal nitride is 10 to 15 atm%. The reason for this is
If the transition metal nitride contains oxygen to this extent,
Even if oxygen is deficient in the insulating film made of a crystalline metal oxide, oxygen is supplemented from the transition metal nitride, and an increase in leak current in the insulating film can be suppressed. In the present invention, such a reaction preventive layer can be obtained by thermally nitriding a transition metal oxide layer formed by, for example, a sputtering method or a CVD method in an atmosphere of nitrogen gas, ammonia gas or the like.
【0010】本発明において、上述したような遷移金属
窒化物としては、具体的にはTaN,NbN,TiN,
ZrN,HfN,YN等が挙げられる。またコンデンサ
部の絶縁膜に後述する遷移金属酸化物が使用される場合
は、反応防止層に前記遷移金属酸化物と同一の遷移金属
の窒化物を使用することが、層間の整合性の観点から望
ましい。In the present invention, the transition metal nitrides as described above are specifically TaN, NbN, TiN,
ZrN, HfN, YN etc. are mentioned. Further, when a transition metal oxide described below is used for the insulating film of the capacitor part, it is preferable to use the same transition metal nitride as the transition metal oxide for the reaction preventing layer from the viewpoint of interlayer compatibility. desirable.
【0011】なお本発明で、上記遷移金属窒化物を反応
防止層に使用する場合、反応防止層を設ける際の厚さを
5〜100オングストロ−ムとすることが望ましい。こ
の理由は、上記遷移金属窒化物は導電性であるものの、
抵抗値が比較的大きいため反応防止層を厚く設けすぎる
とシリコンよりなる電極との間の抵抗が大きくなるおそ
れがあるからであり、逆に厚さ5オングストロ−ム未満
の反応防止層を設けることは極めて困難だからである。In the present invention, when the above transition metal nitride is used for the reaction preventive layer, it is desirable that the thickness of the reaction preventive layer is 5 to 100 angstroms. The reason for this is that although the transition metal nitride is electrically conductive,
Since the resistance value is relatively large, if the reaction preventing layer is provided too thick, the resistance between the electrode made of silicon may increase, and conversely, the reaction preventing layer having a thickness of less than 5 angstroms should be provided. Is extremely difficult.
【0012】また、本発明で絶縁膜に使用される結晶性
金属酸化物としては、Ta2 O5 ,Nb2 O5 ,TiO
2 ,ZrO2 ,HfO2 ,Y2 O3 等の遷移金属酸化物
や、チタン酸カルシウム,チタン酸ストロンチウム,チ
タン酸ビスマス、ジルコン酸鉛等のペロブスカイト型酸
化物及びこれらの複合酸化物等を挙げることができる。
ただし遷移金属酸化物を使用する場合は、通常はこの遷
移金属酸化物を結晶化する必要があり、例えば絶縁膜の
形成後に窒素雰囲気中で650〜1000℃、10〜1
20分好ましくは15〜100分のアニ−ル等の処理を
施す。このとき、アニ−ルの条件が上述した範囲に限定
されるのは、アニ−ルの温度が低いかあるいは時間が短
いと、遷移金属酸化物が充分には結晶化されず、アニ−
ルの温度が高いかあるいは時間が長いと、遷移金属酸化
物に酸素欠乏等が生じるおそれがあるからである。さら
に、反応防止層を下部電極となるシリコン基板と絶縁膜
との間に設けるときは、アニ−ルの温度が高いかあるい
は時間が長いと、下部電極であるシリコン基板と遷移金
属酸化物とが反応防止層を通して反応してしまうおそれ
があるため、特に好ましくない。なお上記遷移金属酸化
物には、当該遷移金属よりもイオン化状態における正の
電荷数の小さい異種金属、好ましくは前記電荷数が遷移
金属よりも1小さい異種金属が最大限5atm%程度ま
で添加されてもよい。The crystalline metal oxide used for the insulating film in the present invention includes Ta 2 O 5 , Nb 2 O 5 and TiO 2.
2 , transition metal oxides such as ZrO 2 , HfO 2 and Y 2 O 3 , perovskite type oxides such as calcium titanate, strontium titanate, bismuth titanate and lead zirconate, and complex oxides thereof. be able to.
However, when the transition metal oxide is used, it is usually necessary to crystallize the transition metal oxide, and for example, after forming the insulating film, the transition metal oxide is 650 to 1000 ° C., 10 to 1 ° C. in a nitrogen atmosphere.
Treatment such as annealing for 20 minutes, preferably 15 to 100 minutes is performed. At this time, the condition of the anneal is limited to the above range because the transition metal oxide is not sufficiently crystallized when the temperature of the anneal is low or the time is short.
This is because if the temperature of the transition metal oxide is high or the time is long, oxygen deficiency or the like may occur in the transition metal oxide. Furthermore, when the reaction preventive layer is provided between the silicon substrate serving as the lower electrode and the insulating film, if the temperature of the anneal is high or the time is long, the silicon substrate serving as the lower electrode and the transition metal oxide are It is not particularly preferable because it may react through the reaction preventive layer. The transition metal oxide is added with a dissimilar metal having a smaller positive charge number in the ionized state than the transition metal, preferably a dissimilar metal having the charge number smaller than the transition metal by 1 to a maximum of about 5 atm%. Good.
【0013】本発明では、前記結晶性金属酸化物よりな
る絶縁膜を介して1対の電極を対向形成し、コンデンサ
部が構成される。この電極は少なくとも一方が単結晶シ
リコン、ポリシリコン等のシリコン、好ましくは比抵抗
値0.1Ω・cm以下のシリコンよりなればよく、他方
の電極については限定されない。シリコン以外に具体的
に使用可能なものとしては、Au,Pt,Cu、Ag,
Pd,Al,Wや遷移金属のシリサイド等が挙げられ、
さらに絶縁膜との密着性向上のために、絶縁膜と接する
側にTi,Ta,Mo等を配設したTi/Au,Ti/
Pt,Ta/Pt,Mo/Au等の多層の電極であって
もよい。このような電極はスパッタ法、蒸着法等により
容易に形成することができ、厚さは1μm以下であるこ
とが望ましい。また、シリコン基板をそのまま一方の電
極として使用する場合は、作動時に生じる熱応力等を考
慮すると0.3mm程度の厚さを有していることが望ま
しい。In the present invention, a pair of electrodes are formed opposite to each other with the insulating film made of the crystalline metal oxide interposed therebetween to form a capacitor section. At least one of the electrodes is made of silicon such as single crystal silicon or polysilicon, preferably silicon having a specific resistance value of 0.1 Ω · cm or less, and the other electrode is not limited. Specific examples of usable materials other than silicon include Au, Pt, Cu, Ag,
Examples include Pd, Al, W and silicides of transition metals,
Further, in order to improve the adhesiveness with the insulating film, Ti / Au, Ti /
It may be a multilayer electrode of Pt, Ta / Pt, Mo / Au, or the like. Such an electrode can be easily formed by a sputtering method, a vapor deposition method, or the like, and the thickness is preferably 1 μm or less. Further, when the silicon substrate is used as one electrode as it is, it is preferable that it has a thickness of about 0.3 mm in consideration of thermal stress generated during operation.
【0014】本発明は、メモリにおける記憶保持用のキ
ャパシタやバイパスコンデンサ等のコンデンサ部を回路
中に有する電子部品全般に亘って適用することができ
る。なお、本発明を前述したような記憶保持用のキャパ
シタに採用する場合、コンデンサ部の絶縁膜にはTa2
O5 ,PZT等の高い誘電率を有する結晶性金属酸化物
を用いることが好ましく、また本発明をバイパスコンデ
ンサに採用する場合は、Ta2 O5 ,SrTiO3 ,B
iTiO3 等の高周波帯域(100MHz〜10GH
z)において誘電率の周波数特性が良好で、温度係数が
小さい結晶性金属酸化物を用いることが望ましい。INDUSTRIAL APPLICABILITY The present invention can be applied to all electronic parts having a capacitor portion such as a storage capacitor and a bypass capacitor in a memory in a circuit. When the present invention is applied to the storage capacitor as described above, Ta 2 is used as the insulating film of the capacitor section.
It is preferable to use a crystalline metal oxide having a high dielectric constant such as O 5 or PZT, and when the present invention is applied to a bypass capacitor, Ta 2 O 5 , SrTiO 3 , or B is used.
High frequency band such as iTiO 3 (100MHz to 10GH
In z), it is desirable to use a crystalline metal oxide having a good frequency characteristic of permittivity and a small temperature coefficient.
【0015】[0015]
【作用】本発明では、シリコンよりなる電極と結晶性金
属酸化物よりなる絶縁膜との間に反応防止層が設けられ
るので、コンデンサ部形成時における前記シリコンと結
晶性金属酸化物との反応を防止することができる。しか
も、絶縁膜が粒界を有する結晶性金属酸化物よりなるた
め、反応防止層に窒化ケイ素、炭化ケイ素及びフッ化物
を使用しても、このような成分は、結晶性金属酸化物の
粒界中に漸次拡散される。従って、電極と絶縁膜との界
面に存在する上記の成分が著しく低減されるので、コン
デンサ部の実効的な容量の低下も実用上問題とならな
い。In the present invention, since the reaction preventive layer is provided between the electrode made of silicon and the insulating film made of crystalline metal oxide, the reaction between the silicon and crystalline metal oxide at the time of forming the capacitor portion is prevented. Can be prevented. Moreover, since the insulating film is made of a crystalline metal oxide having a grain boundary, even if silicon nitride, silicon carbide, or a fluoride is used for the reaction preventive layer, such a component is still present in the grain boundary of the crystalline metal oxide. It is gradually diffused in. Therefore, the above-mentioned components existing at the interface between the electrode and the insulating film are significantly reduced, so that the reduction in the effective capacitance of the capacitor portion is not a practical problem.
【0016】また、前記反応防止層に20atm%未満
の酸素を含有する遷移金属窒化物を使用する場合は、遷
移金属窒化物中に含有される酸素により、リ−ク電流増
大の原因となるコンデンサ部の絶縁膜における酸素欠乏
を補うことができる、しかもこのような遷移金属窒化物
は導電性であるうえに、遷移金属窒化物中の酸素含有量
が20atm%未満に制御されているのでこの遷移金属
窒化物中の酸素とシリコンとの反応による二酸化シリコ
ンの生成はほとんどなく、また生成した少量の二酸化シ
リコンも結晶性金属酸化物の粒界中に漸次拡散されるた
め、コンデンサ部の実効的な容量の低下が抑えられる。When a transition metal nitride containing less than 20 atm% oxygen is used in the reaction preventive layer, oxygen contained in the transition metal nitride causes an increase in leak current. The oxygen deficiency in the insulating film of the part can be compensated, and since such a transition metal nitride is electrically conductive and the oxygen content in the transition metal nitride is controlled to be less than 20 atm%, this transition metal nitride Almost no silicon dioxide is produced by the reaction between oxygen and silicon in the metal nitride, and the small amount of silicon dioxide that is produced is gradually diffused into the grain boundaries of the crystalline metal oxide. The decrease in capacity is suppressed.
【0017】さらに、コンデンサ部の絶縁膜が結晶性金
属酸化物よりなる場合、この結晶性金属酸化物に酸素欠
乏等の欠陥が存在しなければ、前記絶縁膜におけるリ−
ク電流は主として結晶性金属酸化物の粒界を通して流れ
るが、本発明では前述したように反応防止層に使用され
た成分が前記粒界中に拡散されるため、このようなリ−
ク電流を著しく低減することが可能となる。Further, when the insulating film of the capacitor portion is made of a crystalline metal oxide, if there is no defect such as oxygen deficiency in the crystalline metal oxide, the releasable film in the insulating film is formed.
The electric current mainly flows through the grain boundaries of the crystalline metal oxide, but in the present invention, the components used in the reaction preventive layer are diffused into the grain boundaries as described above.
It is possible to significantly reduce the peak current.
【0018】[0018]
【実施例】以下に実施例として、本発明をスタック型の
キャパシタを有するDRAMに適用した例を実施例1〜
4に、バイパスコンデンサ等に用いられるチップ型薄膜
コンデンサに適用した例を実施例5〜14に示す。 実施例1 図1(a)〜(d)は本実施例のDRAMの製造プロセ
スの一部を示す縦断面図であり、以下図1を参照しなが
ら前記DRAMの製造プロセスを説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The following is an example in which the present invention is applied to a DRAM having a stack type capacitor as a first embodiment.
In Examples 4 to 14, Examples applied to a chip type thin film capacitor used as a bypass capacitor or the like are shown in Examples 5 to 14. Embodiment 1 FIGS. 1A to 1D are vertical sectional views showing a part of a manufacturing process of a DRAM of this embodiment. The manufacturing process of the DRAM will be described below with reference to FIG.
【0019】まず、比抵抗値が10Ω・cmであり表面
が(100)面であるp型のシリコン基板(1)上を選
択的に熱酸化して、素子分離領域となる絶縁膜(2)を
形成する。続いて、素子領域上に薄い熱酸化膜及びn+
型のポリシリコン膜を成膜した後、通常のフォトリソグ
ラフィ−工程によりパタ−ニングして、ゲ−ト酸化膜
(3)及びゲ−ト電極(4)を形成する。この後、ゲ−
ト電極(4)をマスクとして素子領域に自己整合的にイ
オン注入し、n- 型のシリコンよりなるソ−ス、ドレイ
ン領域(5)を形成する(図1(a))。First, a p-type silicon substrate (1) having a specific resistance value of 10 Ω · cm and a (100) surface is selectively thermally oxidized to form an insulating film (2) to be an element isolation region. To form. Then, a thin thermal oxide film and n + are formed on the device region.
After forming the mold type polysilicon film, patterning is performed by a normal photolithography process to form a gate oxide film (3) and a gate electrode (4). After this,
Ion implantation is performed in a self-aligned manner in the device region using the gate electrode (4) as a mask to form a source and drain region (5) made of n-type silicon (FIG. 1A).
【0020】次いで、CVD法によりSiO2 よりなる
層間絶縁膜(6)を全面に形成し、通常のフォトリソグ
ラフィ−工程により所定の領域にコンタクトホ−ル
(7)を形成する(図1(b))。Next, an interlayer insulating film (6) made of SiO 2 is formed on the entire surface by the CVD method, and a contact hole (7) is formed in a predetermined region by a normal photolithography process (FIG. 1 (b). )).
【0021】次に、CVD法によりn+ 型のポリシリコ
ンを全面に堆積した後、通常のフォトリソグラフィ−工
程により所望の形状にパタ−ニングして、コンデンサ部
の下部電極(8)とする。この後、下部電極(8)であ
るn+ 型のポリシリコンの表面をアンモニアガス雰囲気
中で直接熱窒化して、厚さ10オングスト−ムの窒化ケ
イ素よりなる反応防止層(9)を形成する。さらに、窒
化ケイ素よりなる反応防止層(9)の上に、CVD法に
よりTa2 O5 よりなる絶縁膜(10)を形成した後、
窒素雰囲気中で700℃、30分のアニ−ルを施す(図
1(c))。なおこの絶縁膜(10)において、Ta2
O5 は前述したようなアニ−ルにより結晶化されている
ことがX線回折により確認されている。Next, after depositing n + type polysilicon on the entire surface by the CVD method, it is patterned into a desired shape by an ordinary photolithography process to form a lower electrode (8) of the capacitor section. Then, the surface of the n + -type polysilicon that is the lower electrode (8) is directly thermally nitrided in an ammonia gas atmosphere to form a reaction preventing layer (9) made of silicon nitride having a thickness of 10 Å. .. Further, after forming an insulating film (10) made of Ta 2 O 5 on the reaction prevention layer (9) made of silicon nitride by a CVD method,
Anneal at 700 ° C. for 30 minutes in a nitrogen atmosphere (FIG. 1C). In this insulating film (10), Ta 2
It has been confirmed by X-ray diffraction that O 5 is crystallized by the above-mentioned anneal.
【0022】続いて、CVD法によりタングステンを全
面に堆積した後、通常のフォトリソグラフィ−工程によ
りパタ−ニングして絶縁膜(10)上に上部電極(1
1)を形成することにより、本発明におけるコンデンサ
部に相当するスタック型のキャパシタを得た(図1
(d))。この後は、通常のDRAMの製造プロセスに
準じて駆動線となる配線やパッシベ−ション膜等を形成
し、本実施例のDRAMを製造した。Then, after depositing tungsten on the entire surface by the CVD method, patterning is performed by an ordinary photolithography process to form an upper electrode (1) on the insulating film (10).
By forming (1), a stack type capacitor corresponding to the capacitor section in the present invention was obtained (FIG. 1).
(D)). Thereafter, the wiring of the drive line, the passivation film, and the like were formed according to the usual DRAM manufacturing process, and the DRAM of this example was manufactured.
【0023】一方比較例として、下部電極であるn+ 型
のポリシリコンの熱窒化により窒化ケイ素を形成しなか
った以外は全く同様にして、下部電極と絶縁膜との間に
反応防止層が設けられていないDRAMを製造した。On the other hand, as a comparative example, a reaction preventive layer is provided between the lower electrode and the insulating film in the same manner except that silicon nitride is not formed by thermal nitridation of n + type polysilicon which is the lower electrode. An undeveloped DRAM was manufactured.
【0024】これらのDRAMについて、それぞれ上部
電極と下部電極との間に徐々に電界を印加し、このとき
のリ−ク電流を測定した。結果を図2に示す。図2中、
実線が本実施例のDRAMにおけるリ−ク電流、破線が
比較例のDRAMにおけるリ−ク電流である。図2から
明らかなように、本実施例のDRAMでは反応防止層を
設けたことにより、コンデンサ部におけるリ−ク電流が
著しく低減されていることが判る。またコンデンサ部の
容量についてもその低下は極めて小さいことが確認され
た。 実施例2With respect to these DRAMs, an electric field was gradually applied between the upper electrode and the lower electrode, and the leak current at this time was measured. The results are shown in Figure 2. In FIG.
The solid line shows the leak current in the DRAM of this embodiment, and the broken line shows the leak current in the DRAM of the comparative example. As is apparent from FIG. 2, in the DRAM of this embodiment, by providing the reaction prevention layer, the leak current in the capacitor portion is remarkably reduced. In addition, it was confirmed that the capacitance of the capacitor part was also extremely small. Example 2
【0025】まず、比抵抗値が10Ω・cmであり表面
が(100)面であるp型のシリコン基板表面を熱酸化
して、素子分離領域となる絶縁膜を形成し、以下実施例
1と同様にしてゲ−ト酸化膜及びゲ−ト電極、ソ−ス、
ドレイン領域を設ける。First, the surface of a p-type silicon substrate having a specific resistance value of 10 Ω · cm and a (100) surface is thermally oxidized to form an insulating film to be an element isolation region. Similarly, a gate oxide film, a gate electrode, a source,
Provide a drain region.
【0026】さらに実施例1と同様の方法により、層間
絶縁膜、下部電極、窒化ケイ素よりなる反応防止層、結
晶性のTa2 O5 よりなる絶縁膜を順次形成した後、T
a2O5 よりなる絶縁膜上に厚さ50オングストロ−ム
の窒化タンタルよりなる反応防止層を微量の酸素が存在
する雰囲気でのスパッタリング法により設ける。なお、
ガスフュ−ジョン分析法により測定された前記窒化タン
タル中の酸素含有量は、15atm%以下であった。Further, an interlayer insulating film, a lower electrode, a reaction preventive layer made of silicon nitride, and an insulating film made of crystalline Ta 2 O 5 were sequentially formed by the same method as in Example 1, and then T
A reaction preventing layer made of tantalum nitride having a thickness of 50 angstrom is provided on an insulating film made of a 2 O 5 by a sputtering method in an atmosphere containing a small amount of oxygen. In addition,
The oxygen content in the tantalum nitride as measured by the gas fusion analysis method was 15 atm% or less.
【0027】続いて、CVD法によりp+ 型のポリシリ
コンを全面に堆積した後、通常のフォトリソグラフィ−
工程によりパタ−ニングして上記窒化タンタルよりなる
反応防止層上に上部電極を形成することにより、本発明
におけるコンデンサ部に相当するスタック型のキャパシ
タを得た。この後は、通常のDRAMの製造プロセスに
準じて駆動線となる配線やパッシベ−ション膜等を形成
し、本実施例のDRAMを製造した。Subsequently, p + type polysilicon is deposited on the entire surface by the CVD method, and then the ordinary photolithography-
By patterning in the process, an upper electrode was formed on the reaction preventive layer made of tantalum nitride to obtain a stack type capacitor corresponding to the capacitor portion in the present invention. Thereafter, the wiring of the drive line, the passivation film, and the like were formed according to the usual DRAM manufacturing process, and the DRAM of this example was manufactured.
【0028】得られたDRAMについて、実施例1と同
様にしてリ−ク電流を測定したところ、ほぼ実施例1と
同様の電界−電流特性であり、上部電極にポリシリコン
を用いても絶縁膜との間に窒化タンタルよりなる反応防
止層を設けたことにより、リ−ク電流の増大が抑制でき
ることが確認された。 実施例3When the leak current of the obtained DRAM was measured in the same manner as in Example 1, the electric field-current characteristics were almost the same as in Example 1, and even if polysilicon was used for the upper electrode, the insulating film was formed. It was confirmed that the increase of the leak current can be suppressed by providing the reaction preventive layer made of tantalum nitride between and. Example 3
【0029】まず、比抵抗値が10Ω・cmであり表面
が(100)面であるp型のシリコン基板表面を熱酸化
して、素子分離領域となる絶縁膜を形成し、以下実施例
1と同様にしてゲ−ト酸化膜及びゲ−ト電極、ソ−ス、
ドレイン領域を設ける。First, the surface of a p-type silicon substrate having a specific resistance value of 10 Ω · cm and a (100) surface is thermally oxidized to form an insulating film serving as an element isolation region. Similarly, a gate oxide film, a gate electrode, a source,
Provide a drain region.
【0030】次に、CVD法によりSiO2 よりなる層
間絶縁膜を全面に形成し、通常のフォトリソグラフィ−
工程により所定の領域にコンタクトホ−ルを形成する。
次いで、前記コンタクトホ−ル内に薄い窒化チタンの層
をスパッタ法により形成した後、CVD法によりタング
ステンを全面に堆積し通常のフォトリソグラフィ−工程
により所望の形状にパタ−ニングして、コンデンサ部の
下部電極とする。さらに、前記下部電極上にスパッタ法
によりTa2 O5 よりなる絶縁膜を成膜し、実施例1と
同様のアニ−ルによりTa2 O5 を結晶化した後、この
絶縁膜の表面をアンモニアガス雰囲気中で直接熱窒化し
て、厚さ50オングストロ−ムの窒化タンタルよりなる
反応防止層を形成する。なお、ガスフュ−ジョン分析法
により測定された前記窒化タンタル中の酸素含有量は、
20atm%以下であった。Next, an interlayer insulating film made of SiO 2 is formed on the entire surface by the CVD method, and the ordinary photolithography-
A contact hole is formed in a predetermined region by a process.
Then, a thin titanium nitride layer is formed in the contact hole by a sputtering method, tungsten is deposited on the entire surface by a CVD method, and a desired shape is patterned by an ordinary photolithography process to form a capacitor portion. Of the lower electrode. Further, an insulating film made of Ta 2 O 5 is formed on the lower electrode by a sputtering method, Ta 2 O 5 is crystallized by the same annealing as in Example 1, and then the surface of this insulating film is covered with ammonia. Direct thermal nitriding is performed in a gas atmosphere to form a reaction preventing layer made of tantalum nitride having a thickness of 50 Å. The oxygen content in the tantalum nitride measured by the gas fusion analysis method is
It was 20 atm% or less.
【0031】続いて、CVD法によりn+ 型のポリシリ
コンを全面に堆積した後、通常のフォトリソグラフィ−
工程によりパタ−ニングして窒化タンタルよりなる反応
防止層上に上部電極を形成することにより、本発明にお
けるコンデンサ部に相当するスタック型のキャパシタを
得た。この後は、通常のDRAMの製造プロセスに準じ
て駆動線となる配線やパッシベ−ション膜等を形成し、
本実施例のDRAMを製造した。Then, n + -type polysilicon is deposited on the entire surface by the CVD method, and then the ordinary photolithography-
By patterning in the process, an upper electrode was formed on the reaction preventive layer made of tantalum nitride to obtain a stack type capacitor corresponding to the capacitor portion in the present invention. After that, the wiring to be the drive line, the passivation film, etc. are formed in accordance with the usual DRAM manufacturing process,
The DRAM of this example was manufactured.
【0032】一方比較例として、Ta2 O5 の熱窒化に
より窒化タンタルを形成しなかった以外は全く同様にし
て、絶縁膜と上部電極の間に反応防止層が設けられてい
ないDRAMを製造した。On the other hand, as a comparative example, a DRAM having no reaction prevention layer between the insulating film and the upper electrode was manufactured in exactly the same manner except that tantalum nitride was not formed by thermal nitriding of Ta 2 O 5 . ..
【0033】これらのDRAMについて、それぞれ上部
電極と下部電極との間に徐々に電界を印加し、このとき
のリ−ク電流を測定した。結果を図3に示す。図3から
明らかなように、本実施例のDRAMでは窒化タンタル
よりなる反応防止層を設けたことにより、コンデンサ部
におけるリ−ク電流が著しく低減されていることが判
る。またコンデンサ部の容量についてもその低下は極め
て小さいことが確認された。 実施例4With respect to these DRAMs, an electric field was gradually applied between the upper electrode and the lower electrode, and the leak current at this time was measured. Results are shown in FIG. As is apparent from FIG. 3, in the DRAM of this embodiment, the leakage current in the capacitor portion is remarkably reduced by providing the reaction preventing layer made of tantalum nitride. In addition, it was confirmed that the capacitance of the capacitor part was also extremely small. Example 4
【0034】下部電極と絶縁膜との間に、窒化ケイ素よ
りなる反応防止層の代わりに厚さ50オングスト−ムの
窒化チタンよりなる反応防止層を設けた以外は、実施例
1と同様のDRAMを製造した。なおこの窒化チタンよ
りなる反応防止層は、下部電極上にCVD法により酸化
チタンよりなる層を形成した後、アンモニアガス雰囲気
中で直接熱窒化することによって形成した。また、ガス
フュ−ジョン分析法により測定された前記窒化チタン中
の酸素含有量は、13atm%以下であった。The same DRAM as in Example 1 except that a reaction preventing layer made of titanium nitride having a thickness of 50 angstrom is provided between the lower electrode and the insulating film, instead of the reaction preventing layer made of silicon nitride. Was manufactured. The reaction preventing layer made of titanium nitride was formed by forming a layer made of titanium oxide on the lower electrode by a CVD method and then directly thermally nitriding it in an ammonia gas atmosphere. The oxygen content in the titanium nitride measured by gas fusion analysis was 13 atm% or less.
【0035】得られたDRAMについて、実施例1と同
様にしてリ−ク電流を測定したところ、ほぼ実施例1と
同様の電界−電流特性であり、リ−ク電流の小さいコン
デンサ部が形成されていることが確認された。 実施例5When the leak current of the obtained DRAM was measured in the same manner as in Example 1, the electric field-current characteristics were almost the same as in Example 1, and a capacitor section with a small leak current was formed. Was confirmed. Example 5
【0036】図4は、本実施例のチップ型薄膜コンデン
サを示す縦断面図であり、本実施例では以下に示すよう
なプロセスにより、下部電極(12)となるn型シリコ
ンウェハ上に、窒化ケイ素よりなる反応防止層(1
3)、SrTiO3 よりなる絶縁膜(14)、及びTi
/Ptよりなる上部電極(15)を形成し、さらに下部
電極の裏面には下部電極とのコンタクトをとるためのT
i/Pt膜(16)を設け、前記チップ型薄膜コンデン
サを作製した。FIG. 4 is a vertical cross-sectional view showing the chip type thin film capacitor of the present embodiment. In this embodiment, a nitride film is formed on the n-type silicon wafer to be the lower electrode (12) by the following process. Reaction prevention layer made of silicon (1
3), an insulating film (14) made of SrTiO 3 , and Ti
The upper electrode (15) made of / Pt is formed, and a T electrode for contacting the lower electrode is formed on the back surface of the lower electrode.
An i / Pt film (16) was provided to manufacture the chip type thin film capacitor.
【0037】まず、Asがド−プされたn型シリコンウ
ェハを1000℃のアンモニアガスに10分間晒すこと
により、n型シリコンウェハ表面に窒化ケイ素よりなる
反応防止層を形成した。この窒化ケイ素よりなる反応防
止層の厚さは、オ−ジェ分析により15オングスト−ム
であることが確認された。次いでこのn型シリコンウェ
ハ上に、RFマグネトロンスパッタ法によりSrTiO
3 よりなる絶縁膜を成膜した。なお、タ−ゲットはSr
TiO3 の焼結体で、成膜時の条件は基板温度400
℃,Ar/O2 (40sccm/10sccm)ガス雰
囲気,ガス圧0.58Pa,高周波電力400Wであ
り、成膜時間を変えることにより膜厚を調整して、それ
ぞれ膜厚が1000、1500、2000、2500オ
ングストロ−ムの4種類を得た。First, an n-type silicon wafer doped with As was exposed to ammonia gas at 1000 ° C. for 10 minutes to form a reaction preventive layer made of silicon nitride on the surface of the n-type silicon wafer. It was confirmed by Auger analysis that the thickness of the reaction preventive layer made of silicon nitride was 15 Å. Then, on this n-type silicon wafer, SrTiO 3 was formed by the RF magnetron sputtering method.
An insulating film of 3 was formed. The target is Sr.
It is a sintered body of TiO 3 and the film forming condition is a substrate temperature of 400.
℃, Ar / O 2 (40sccm / 10sccm) gas atmosphere, the gas pressure 0.58Pa, an RF power 400W, by adjusting the thickness by changing the deposition time, the thickness, respectively 1000,1500,2000, Four kinds of 2500 angstrom were obtained.
【0038】次に得られた絶縁膜上に、スパッタ法によ
りTi及びPtをそれぞれ700,2000オングスト
ロ−ムずつ堆積した。また、下部電極とのコンタクトを
とるため、n型シリコンウェハの裏面にもTi/Pt膜
を同様に700,2000オングストロ−ムずつ堆積し
た。さらに、絶縁膜上に堆積されたTi/Ptをフォト
リソグラフィ−工程により所定のパタ−ンにエッチング
して、1mm×2mmの上部電極を形成した。この後、
上述したような絶縁膜、上部電極等が形成されたn型シ
リコンウェハをダイシングして、概略1mm×2mmの
本実施例のチップ型薄膜コンデンサを4種類作製した。Next, Ti and Pt of 700 and 2000 angstroms were respectively deposited on the obtained insulating film by the sputtering method. Further, in order to make contact with the lower electrode, a Ti / Pt film was similarly deposited on the back surface of the n-type silicon wafer by 700 and 2000 angstroms, respectively. Further, Ti / Pt deposited on the insulating film was etched into a predetermined pattern by a photolithography process to form a 1 mm × 2 mm upper electrode. After this,
By dicing the n-type silicon wafer on which the insulating film, the upper electrode and the like as described above are formed, four types of chip type thin film capacitors of this example having a size of approximately 1 mm × 2 mm were manufactured.
【0039】これらのチップ型薄膜コンデンサにおい
て、下部電極であるn型シリコンウェハの表面近傍を断
面透過電子顕微鏡で観察したところ、いずれも二酸化シ
リコンの生成は全く確認されなかった。従って前記チッ
プ型薄膜コンデンサでは、下部電極のシリコンとSrT
iO3 との反応に起因する絶縁膜でのリ−ク電流の増大
が抑えられているものと考えられる。またSrTiO3
よりなる絶縁膜においては、窒化ケイ素よりなる反応防
止層の近傍でSrTiO3 の粒界中に少量の非晶質化合
物が観察され、前記反応防止層中の成分が前記粒界中に
拡散されていることが確認された。さらに、SrTiO
3 よりなる絶縁膜の膜厚が2000オングストロ−ムで
ある上記チップ型薄膜コンデンサについて、容量値とそ
の周波数依存性を測定した。結果を図5に示す。図5に
示されたように、このチップ型薄膜コンデンサでは高い
容量値及び優れた周波数特性が得られている。In the chip type thin film capacitors, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed by a cross-section transmission electron microscope, none of the generation of silicon dioxide was confirmed. Therefore, in the chip type thin film capacitor, the lower electrode silicon and SrT
It is considered that the increase in the leak current in the insulating film due to the reaction with iO 3 is suppressed. Also SrTiO 3
In the insulating film made of, a small amount of an amorphous compound was observed in the grain boundary of SrTiO 3 in the vicinity of the reaction preventive layer made of silicon nitride, and the components in the reaction preventive layer were diffused into the grain boundary. It was confirmed that Furthermore, SrTiO
The capacitance value and its frequency dependence were measured for the chip type thin film capacitor in which the thickness of the insulating film made of 3 was 2000 angstrom. Results are shown in FIG. As shown in FIG. 5, this chip type thin film capacitor has a high capacitance value and excellent frequency characteristics.
【0040】一方比較例として、n型シリコンウェハ表
面に窒化ケイ素を形成しなかった以外は全く同様にし
て、下部電極であるn型シリコンウェハと絶縁膜との間
に反応防止層が設けられていないチップ型薄膜コンデン
サを作製した。このチップ型薄膜コンデンサでは、断面
透過電子顕微鏡によりn型シリコンウェハと絶縁膜との
界面に、厚さ50オングストロ−ム程度の二酸化シリコ
ンの層が観察された。また、絶縁膜の膜厚が2000オ
ングストロ−ムであるときの容量は5nFであり、前述
したような二酸化シリコンの層の生成により著しく容量
が低下していた。 実施例6On the other hand, as a comparative example, a reaction preventive layer is provided between the n-type silicon wafer as the lower electrode and the insulating film in the same manner except that silicon nitride is not formed on the surface of the n-type silicon wafer. An unchip type thin film capacitor was prepared. In this chip type thin film capacitor, a silicon dioxide layer having a thickness of about 50 Å was observed at the interface between the n-type silicon wafer and the insulating film by a cross-section transmission electron microscope. Further, the capacitance was 5 nF when the thickness of the insulating film was 2000 angstrom, and the capacitance was remarkably reduced due to the formation of the silicon dioxide layer as described above. Example 6
【0041】下部電極であるn型シリコンウェハと絶縁
膜との間に、RTA(ラピッド・サ−マル・アニ−ル)
法により厚さ約6オングストロ−ムの窒化ケイ素よりな
る反応防止層を形成し、上部電極の大きさを1mm×1
mmとした以外は実施例5と同様にして、概略1mm×
1mmのチップ型薄膜コンデンサを作製した。RTA (Rapid Thermal Anneal) is provided between the n-type silicon wafer which is the lower electrode and the insulating film.
Then, a reaction preventive layer made of silicon nitride having a thickness of about 6 angstrom is formed by the method, and the size of the upper electrode is 1 mm × 1.
In the same manner as in Example 5 except that the thickness was set to 1 mm, approximately 1 mm ×
A 1 mm chip type thin film capacitor was produced.
【0042】このチップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って前記チップ型薄膜コンデ
ンサでは、シリコンよりなる電極とSrTiO3 との反
応に起因する絶縁膜でのリ−ク電流の増大が抑えられて
いるものと考えられる。またSrTiO3 よりなる絶縁
膜においては、窒化ケイ素よりなる反応防止層の近傍で
SrTiO3 の粒界中に少量の非晶質化合物が観察さ
れ、前記反応防止層中の成分が前記粒界中に拡散されて
いることが確認された。次いで、SrTiO3 よりなる
絶縁膜の膜厚が2500オングストロ−ムであるチップ
型薄膜コンデンサについて、容量を測定したところ、約
7nFと充分な値が得られていた。さらに図6は、前記
チップ型薄膜コンデンサの容量の周波数特性を示す特性
図であるが、このチップ型薄膜コンデンサは図示された
通り優れた周波数特性を有している。 実施例7In this chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed with a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, in the chip type thin film capacitor, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. In the insulating film made of SrTiO 3, a small amount of amorphous compounds are observed in the vicinity of the reaction preventing layer made of silicon nitride in the grain boundaries of SrTiO 3, wherein in the component of the reaction-preventing layer in said grain boundary It was confirmed that it was diffused. Next, when the capacitance of the chip type thin film capacitor in which the thickness of the insulating film made of SrTiO 3 is 2500 angstrom was measured, a sufficient value of about 7 nF was obtained. Further, FIG. 6 is a characteristic diagram showing the frequency characteristic of the capacitance of the chip type thin film capacitor, and this chip type thin film capacitor has excellent frequency characteristic as shown. Example 7
【0043】本実施例では、SrTiO3 よりなる絶縁
膜をゾル・ゲル法により成膜した以外は実施例5と全く
同様にして、概略1mm×2mmのチップ型薄膜コンデ
ンサを作製した。なお、SrTiO3 よりなる絶縁膜の
成膜に当たっては、チタンブトキシド及びストロンチウ
ムメトキシエトキシドの混合溶液を塗布した後、500
℃の熱処理を施す工程を5回繰り返して、絶縁膜の膜厚
は2000オングストロ−ムとした。In this example, a chip type thin film capacitor of approximately 1 mm × 2 mm was prepared in exactly the same manner as in Example 5 except that the insulating film made of SrTiO 3 was formed by the sol-gel method. In forming the insulating film made of SrTiO 3 , after coating a mixed solution of titanium butoxide and strontium methoxyethoxide, 500
The process of heat treatment at ℃ was repeated 5 times, and the thickness of the insulating film was set to 2000 angstrom.
【0044】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、窒化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図7に示す。図7に示されたよ
うに、本実施例のチップ型薄膜コンデンサでも高い容量
値及び優れた周波数特性が得られている。 実施例8In the chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed by a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. Also Sr
In the insulating film made of TiO 3 , a small amount of an amorphous compound was observed in the grain boundaries of SrTiO 3 in the vicinity of the reaction preventive layer made of silicon nitride, and the components in the reaction preventive layer were diffused into the grain boundaries. It was confirmed that it was done. Further, the result of measuring the capacitance value and its frequency dependence of this chip type thin film capacitor is shown in FIG. As shown in FIG. 7, the chip type thin film capacitor of this example also has a high capacitance value and excellent frequency characteristics. Example 8
【0045】本実施例では、SrTiO3 よりなる絶縁
膜をCVD法により成膜した以外は実施例5と全く同様
にして、概略1mm×2mmのチップ型薄膜コンデンサ
を作製した。なお、SrTiO3 よりなる絶縁膜の成膜
に当たっては、Sr(C11H19O2 )2 及びTi(C3
H7 O)4 を原料ガスとして、ガス温度がそれぞれ22
0℃,50℃、ガス流量がそれぞれ400sccm,5
0sccm、また基板温度が600℃の成膜条件で、2
000オングストロ−ムの膜厚の絶縁膜を形成した。In this example, a chip type thin film capacitor of approximately 1 mm × 2 mm was prepared in exactly the same manner as in Example 5 except that the insulating film made of SrTiO 3 was formed by the CVD method. In forming the insulating film made of SrTiO 3 , Sr (C 11 H 19 O 2 ) 2 and Ti (C 3
H 7 O) 4 as the source gas and the gas temperature is 22
0 ℃, 50 ℃, gas flow rate is 400sccm, 5 respectively
0 sccm and the substrate temperature of 600 ° C.
An insulating film having a film thickness of 000 angstrom was formed.
【0046】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、窒化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図8に示す。図8に示されたよ
うに、本実施例のチップ型薄膜コンデンサでも高い容量
値及び優れた周波数特性が得られている。 実施例9In the above chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed by a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. Also Sr
In the insulating film made of TiO 3 , a small amount of an amorphous compound was observed in the grain boundaries of SrTiO 3 in the vicinity of the reaction preventive layer made of silicon nitride, and the components in the reaction preventive layer were diffused into the grain boundaries. It was confirmed that it was done. Further, the result of measuring the capacitance value and its frequency dependence of this chip type thin film capacitor is shown in FIG. As shown in FIG. 8, the chip type thin film capacitor of this embodiment also has a high capacitance value and excellent frequency characteristics. Example 9
【0047】n型シリコンウェハを1000℃のアンモ
ニアガスに10分間晒して表面に窒化ケイ素よりなる反
応防止層を形成する代わりに、1000℃のメタンガス
に10分間晒して表面に炭化ケイ素よりなる反応防止層
を形成した以外は実施例5と全く同様にして、概略1m
m×2mmのチップ型薄膜コンデンサを作製した。な
お、この炭化ケイ素よりなる反応防止層の厚さは、オ−
ジェ分析により13オングストロ−ムであることが確認
された。Instead of exposing the n-type silicon wafer to 1000 ° C. ammonia gas for 10 minutes to form a reaction preventive layer made of silicon nitride on the surface, it is exposed to 1000 ° C. methane gas for 10 minutes to prevent the reaction made of silicon carbide on the surface. Except for forming the layer, the procedure was exactly the same as in Example 5, except that the thickness was approximately 1 m.
An m × 2 mm chip type thin film capacitor was produced. The thickness of the reaction preventing layer made of silicon carbide is
It was confirmed by J.A. analysis that it was 13 angstroms.
【0048】このチップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って前記チップ型薄膜コンデ
ンサでは、シリコンよりなる電極とSrTiO3 との反
応に起因する絶縁膜でのリ−ク電流の増大が抑えられて
いるものと考えられる。またSrTiO3 よりなる絶縁
膜においては、炭化ケイ素よりなる反応防止層の近傍で
SrTiO3 の粒界中に少量の非晶質化合物が観察さ
れ、前記反応防止層中の成分が前記粒界中に拡散されて
いることが確認された。さらに、SrTiO3 よりなる
絶縁膜の膜厚が2000オングストロ−ムであるチップ
型薄膜コンデンサについて、容量値とその周波数依存性
を測定した結果を図9に示す。図9に示されたように、
本実施例のチップ型薄膜コンデンサでも高い容量値及び
優れた周波数特性が得られている。 実施例10In this chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed with a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, in the chip type thin film capacitor, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. In the insulating film made of SrTiO 3, a small amount of amorphous compound in the grain boundary of SrTiO 3 in the vicinity of consisting of silicon carbide reaction preventing layer is observed, during said components of the reaction preventing layer is the grain boundary It was confirmed that it was diffused. Further, FIG. 9 shows the results of measuring the capacitance value and its frequency dependence with respect to a chip type thin film capacitor in which the insulating film made of SrTiO 3 has a film thickness of 2000 angstroms. As shown in FIG.
The chip-type thin film capacitor of this embodiment also has a high capacitance value and excellent frequency characteristics. Example 10
【0049】本実施例では、SrTiO3 よりなる絶縁
膜をゾル・ゲル法により成膜した以外は実施例9と全く
同様にして、概略1mm×2mmのチップ型薄膜コンデ
ンサを作製した。なお、ゾル・ゲル法による絶縁膜の成
膜は実施例7での工程に準じて行ない、膜厚は実施例7
と同様に2000オングストロ−ムとした。In this example, a chip type thin film capacitor of approximately 1 mm × 2 mm was prepared in exactly the same manner as in Example 9 except that an insulating film made of SrTiO 3 was formed by the sol-gel method. The insulating film was formed by the sol-gel method according to the process of Example 7, and the film thickness was set to Example 7.
And 2000 angstrom.
【0050】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、炭化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図10に示す。図10に示され
たように、本実施例のチップ型薄膜コンデンサでも高い
容量値及び優れた周波数特性が得られている。 実施例11In the above chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed by a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. Also Sr
In the insulating film made of TiO 3 , a small amount of an amorphous compound was observed in the grain boundary of SrTiO 3 in the vicinity of the reaction preventive layer made of silicon carbide, and the components in the reaction preventive layer were diffused into the grain boundary. It was confirmed that it was done. Further, the results of measuring the capacitance value and its frequency dependence of this chip type thin film capacitor are shown in FIG. As shown in FIG. 10, a high capacitance value and excellent frequency characteristics are obtained even with the chip type thin film capacitor of this embodiment. Example 11
【0051】本実施例では、SrTiO3 よりなる絶縁
膜をCVD法により成膜した以外は実施例9と全く同様
にして、概略1mm×2mmのチップ型薄膜コンデンサ
を作製した。なお、CVD法による絶縁膜の成膜は実施
例8での工程に準じて行ない、膜厚は実施例8と同様に
2000オングストロ−ムとした。In this example, a chip type thin film capacitor of approximately 1 mm × 2 mm was produced in exactly the same manner as in Example 9 except that an insulating film made of SrTiO 3 was formed by the CVD method. The insulating film was formed by the CVD method according to the process in Example 8, and the film thickness was set to 2000 angstroms as in Example 8.
【0052】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、炭化ケイ素よりな
る反応防止層の近傍でSrTiO3 の粒界中に少量の非
晶質化合物が観察され、前記反応防止層中の成分が前記
粒界中に拡散されていることが確認された。さらにこの
チップ型薄膜コンデンサについて、容量値とその周波数
依存性を測定した結果を図11に示す。図11に示され
たように、本実施例のチップ型薄膜コンデンサでも高い
容量値及び優れた周波数特性が得られている。 実施例12In the above chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer which is the lower electrode was observed by a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. Also Sr
In the insulating film made of TiO 3 , a small amount of an amorphous compound was observed in the grain boundary of SrTiO 3 in the vicinity of the reaction preventive layer made of silicon carbide, and the components in the reaction preventive layer were diffused into the grain boundary. It was confirmed that it was done. Further, the result of measuring the capacitance value and its frequency dependence of this chip type thin film capacitor is shown in FIG. As shown in FIG. 11, the chip type thin film capacitor of this example also has a high capacitance value and excellent frequency characteristics. Example 12
【0053】n型シリコンウェハを1000℃のアンモ
ニアガスに10分間晒して表面に窒化ケイ素よりなる反
応防止層を形成する代わりに、n型シリコンウェハ上に
スパッタ法によりフッ化物(CaF2 )よりなる反応防
止層を形成した以外は実施例5と全く同様にして、概略
1mm×2mmのチップ型薄膜コンデンサを作製した。
なお、このフッ化物よりなる反応防止層の厚さは、オ−
ジェ分析により15オングストロ−ムであることが確認
された。Instead of exposing the n-type silicon wafer to ammonia gas at 1000 ° C. for 10 minutes to form a reaction preventive layer made of silicon nitride on the surface, the n-type silicon wafer is made of fluoride (CaF 2 ) by a sputtering method. A chip type thin film capacitor of approximately 1 mm × 2 mm was prepared in exactly the same manner as in Example 5 except that the reaction preventive layer was formed.
The thickness of the reaction preventive layer made of this fluoride is
It was confirmed by J.A. analysis that the thickness was 15 angstroms.
【0054】このチップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って前記チップ型薄膜コンデ
ンサでは、シリコンよりなる電極とSrTiO3 との反
応に起因する絶縁膜でのリ−ク電流の増大が抑えられて
いるものと考えられる。またSrTiO3 よりなる絶縁
膜においては、フッ化物よりなる反応防止層の近傍でS
rTiO3 の粒界中に少量の非晶質化合物が観察され、
前記反応防止層中の成分が前記粒界中に拡散されている
ことが確認された。さらに、SrTiO3 よりなる絶縁
膜の膜厚が2000オングストロ−ムであるチップ型薄
膜コンデンサについて、容量値とその周波数依存性を測
定した結果を図12に示す。図12に示されたように、
本実施例のチップ型薄膜コンデンサでも高い容量値及び
優れた周波数特性が得られている。なお本実施例では、
フッ化物としてCaF2 を使用したが、この他LiF等
を使用しても同様の特性を得ることができる。 実施例13In the chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed by a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, in the chip type thin film capacitor, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. In the case of an insulating film made of SrTiO 3 , S is formed near the reaction preventive layer made of fluoride.
A small amount of amorphous compound was observed in the grain boundary of rTiO 3 ,
It was confirmed that the components in the reaction prevention layer were diffused into the grain boundaries. Further, FIG. 12 shows the results of measuring the capacitance value and its frequency dependence for a chip type thin film capacitor in which the insulating film made of SrTiO 3 has a film thickness of 2000 angstroms. As shown in FIG.
The chip-type thin film capacitor of this embodiment also has a high capacitance value and excellent frequency characteristics. In this example,
Although CaF 2 was used as the fluoride, similar characteristics can be obtained by using LiF or the like. Example 13
【0055】本実施例では、SrTiO3 よりなる絶縁
膜をゾル・ゲル法により成膜した以外は実施例12と全
く同様にして、概略1mm×2mmのチップ型薄膜コン
デンサを作製した。なお、ゾル・ゲル法による絶縁膜の
成膜は実施例7での工程に準じて行ない、膜厚は実施例
7と同様に2000オングストロ−ムとした。In this example, a chip type thin film capacitor of approximately 1 mm × 2 mm was prepared in exactly the same manner as in Example 12 except that an insulating film made of SrTiO 3 was formed by the sol-gel method. The insulating film was formed by the sol-gel method according to the process of Example 7, and the film thickness was 2000 angstroms as in Example 7.
【0056】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、フッ化物よりなる
反応防止層の近傍でSrTiO3 の粒界中に少量の非晶
質化合物が観察され、前記反応防止層中の成分が前記粒
界中に拡散されていることが確認された。さらにこのチ
ップ型薄膜コンデンサについて、容量値とその周波数依
存性を測定した結果を図13に示す。図13に示された
ように、本実施例のチップ型薄膜コンデンサでも高い容
量値及び優れた周波数特性が得られている。 実施例14In the chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed by a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. Also Sr
In the insulating film made of TiO 3 , a small amount of an amorphous compound was observed in the grain boundary of SrTiO 3 in the vicinity of the reaction preventive layer made of fluoride, and the components in the reaction preventive layer were diffused into the grain boundary. It was confirmed that it was done. Further, the results of measuring the capacitance value and its frequency dependence of this chip type thin film capacitor are shown in FIG. As shown in FIG. 13, the chip type thin film capacitor of this embodiment also has a high capacitance value and excellent frequency characteristics. Example 14
【0057】本実施例では、SrTiO3 よりなる絶縁
膜をCVD法により成膜した以外は実施例12と全く同
様にして、概略1mm×2mmのチップ型薄膜コンデン
サを作製した。なお、CVD法による絶縁膜の成膜は実
施例8での工程に準じて行ない、膜厚は実施例8と同様
に2000オングストロ−ムとした。In this example, a chip type thin film capacitor of approximately 1 mm × 2 mm was prepared in exactly the same manner as in Example 12 except that an insulating film made of SrTiO 3 was formed by the CVD method. The insulating film was formed by the CVD method according to the process in Example 8, and the film thickness was set to 2000 angstroms as in Example 8.
【0058】上記チップ型薄膜コンデンサにおいて、下
部電極であるn型シリコンウェハの表面近傍を断面透過
電子顕微鏡で観察したところ、二酸化シリコンの生成は
全く確認されなかった。従って、シリコンよりなる電極
とSrTiO3 との反応に起因する絶縁膜でのリ−ク電
流の増大が抑えられているものと考えられる。またSr
TiO3 よりなる絶縁膜においては、フッ化物よりなる
反応防止層の近傍でSrTiO3 の粒界中に少量の非晶
質化合物が観察され、前記反応防止層中の成分が前記粒
界中に拡散されていることが確認された。さらにこのチ
ップ型薄膜コンデンサについて、容量値とその周波数依
存性を測定した結果を図14に示す。図14に示された
ように、本実施例のチップ型薄膜コンデンサでも高い容
量値及び優れた周波数特性が得られている。In the chip type thin film capacitor, when the vicinity of the surface of the n-type silicon wafer as the lower electrode was observed by a cross-section transmission electron microscope, generation of silicon dioxide was not confirmed at all. Therefore, it is considered that the increase of the leak current in the insulating film due to the reaction between the electrode made of silicon and SrTiO 3 is suppressed. Also Sr
In the insulating film made of TiO 3 , a small amount of an amorphous compound was observed in the grain boundaries of SrTiO 3 in the vicinity of the reaction preventive layer made of fluoride, and the components in the reaction preventive layer were diffused into the grain boundaries. It was confirmed that it was done. Further, the results of measuring the capacitance value and its frequency dependence of this chip type thin film capacitor are shown in FIG. As shown in FIG. 14, the chip type thin film capacitor of this example also has a high capacitance value and excellent frequency characteristics.
【0059】[0059]
【発明の効果】以上詳述したように、本発明の電子部品
は大容量でリ−ク電流が小さいコンデンサ部を備えてお
り、その工業的価値は大なるものがある。As described above in detail, the electronic component of the present invention has a capacitor portion having a large capacity and a small leak current, and its industrial value is great.
【図1】 (a)〜(d)は本発明の1実施例であるD
RAMの製造プロセスの一部を示す縦断面図。1A to 1D are D showing an embodiment of the present invention.
FIG. 6 is a vertical cross-sectional view showing a part of the RAM manufacturing process.
【図2】 本発明の1実施例であるDRAMにおけるコ
ンデンサ部でのリ−ク電流を示す電界−電流特性図。FIG. 2 is an electric field-current characteristic diagram showing a leak current in a capacitor portion in a DRAM which is an embodiment of the present invention.
【図3】 本発明の他の実施例であるDRAMにおける
コンデンサ部でのリ−ク電流を示す電界−電流特性図。FIG. 3 is an electric field-current characteristic diagram showing a leak current in a capacitor portion in a DRAM which is another embodiment of the present invention.
【図4】 本発明の実施例で作製されるチップ型薄膜コ
ンデンサの縦断面図。FIG. 4 is a vertical cross-sectional view of a chip type thin film capacitor manufactured according to an example of the present invention.
【図5】 下部電極と絶縁膜との間に窒化ケイ素よりな
る反応防止層が設けられたチップ型薄膜コンデンサにお
ける容量の周波数特性図。FIG. 5 is a frequency characteristic diagram of capacitance in a chip type thin film capacitor in which a reaction preventive layer made of silicon nitride is provided between a lower electrode and an insulating film.
【図6】 下部電極と絶縁膜との間にRTA法により窒
化ケイ素よりなる反応防止層が設けられたチップ型薄膜
コンデンサにおける容量の周波数特性図。FIG. 6 is a frequency characteristic diagram of capacitance in a chip type thin film capacitor in which a reaction prevention layer made of silicon nitride is provided between a lower electrode and an insulating film by an RTA method.
【図7】 下部電極と絶縁膜との間に窒化ケイ素よりな
る反応防止層が設けられた他のチップ型薄膜コンデンサ
における容量の周波数特性図。FIG. 7 is a frequency characteristic diagram of capacitance in another chip type thin film capacitor in which a reaction preventive layer made of silicon nitride is provided between a lower electrode and an insulating film.
【図8】 下部電極と絶縁膜との間に窒化ケイ素よりな
る反応防止層が設けられたさらに別のチップ型薄膜コン
デンサにおける容量の周波数特性図。FIG. 8 is a frequency characteristic diagram of capacitance in still another chip type thin film capacitor in which a reaction preventive layer made of silicon nitride is provided between a lower electrode and an insulating film.
【図9】 下部電極と絶縁膜との間に炭化ケイ素よりな
る反応防止層が設けられたチップ型薄膜コンデンサにお
ける容量の周波数特性図。FIG. 9 is a frequency characteristic diagram of capacitance in a chip type thin film capacitor in which a reaction preventive layer made of silicon carbide is provided between a lower electrode and an insulating film.
【図10】 下部電極と絶縁膜との間に炭化ケイ素より
なる反応防止層が設けられた他のチップ型薄膜コンデン
サにおける容量の周波数特性図。FIG. 10 is a frequency characteristic diagram of capacitance in another chip type thin film capacitor in which a reaction preventive layer made of silicon carbide is provided between a lower electrode and an insulating film.
【図11】 下部電極と絶縁膜との間に炭化ケイ素より
なる反応防止層が設けられたさらに別のチップ型薄膜コ
ンデンサにおける容量の周波数特性図。FIG. 11 is a frequency characteristic diagram of capacitance in still another chip type thin film capacitor in which a reaction preventive layer made of silicon carbide is provided between a lower electrode and an insulating film.
【図12】 下部電極と絶縁膜との間にフッ化物よりな
る反応防止層が設けられたチップ型薄膜コンデンサにお
ける容量の周波数特性図。FIG. 12 is a frequency characteristic diagram of capacitance in a chip type thin film capacitor in which a reaction preventive layer made of a fluoride is provided between a lower electrode and an insulating film.
【図13】 下部電極と絶縁膜との間にフッ化物よりな
る反応防止層が設けられた他のチップ型薄膜コンデンサ
における容量の周波数特性図。FIG. 13 is a frequency characteristic diagram of capacitance in another chip type thin film capacitor in which a reaction preventive layer made of a fluoride is provided between a lower electrode and an insulating film.
【図14】 下部電極と絶縁膜との間にフッ化物よりな
る反応防止層が設けられたさらに別のチップ型薄膜コン
デンサにおける容量の周波数特性図。FIG. 14 is a frequency characteristic diagram of capacitance in still another chip type thin film capacitor in which a reaction preventive layer made of a fluoride is provided between a lower electrode and an insulating film.
1…シリコン基板、 8,12…下部電極、 9,13…反応防止層、 10,14…絶縁膜、 11,15…上部電極。 1 ... Silicon substrate, 8, 12 ... Lower electrode, 9, 13 ... Reaction prevention layer, 10, 14 ... Insulating film, 11, 15 ... Upper electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 齋田 繁彦 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shigehiko Saida 1 Komukai Toshiba-cho, Kouki-ku, Kawasaki-shi, Kanagawa Stock company Toshiba Research Institute
Claims (2)
サ部を有する電子部品において、前記絶縁膜を介して対
向配置された1対の電極の少なくとも一方がシリコンよ
りなり、このシリコンよりなる電極と前記絶縁膜との間
に窒化ケイ素、炭化ケイ素及びフッ化物からなる群より
選ばれた少なくとも1種を介在せしめたことを特徴とす
る電子部品。1. In an electronic component having a capacitor section having a crystalline metal oxide as an insulating film, at least one of a pair of electrodes opposed to each other with the insulating film being made of silicon, and the electrode being made of silicon. At least one selected from the group consisting of silicon nitride, silicon carbide and fluoride is interposed between the insulating film and the insulating film.
サ部を有する電子部品において、前記絶縁膜を介して対
向配置された1対の電極の少なくとも一方がシリコンよ
りなり、このシリコンよりなる電極と前記絶縁膜との間
に20atm%未満の酸素を含有する遷移金属窒化物を
介在せしめたことを特徴とする電子部品。2. An electronic component having a capacitor section using a crystalline metal oxide as an insulating film, at least one of a pair of electrodes facing each other with the insulating film being made of silicon, and the electrode being made of silicon. An electronic component, wherein a transition metal nitride containing less than 20 atm% oxygen is interposed between the insulating film and the insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4150254A JPH05343639A (en) | 1992-06-10 | 1992-06-10 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4150254A JPH05343639A (en) | 1992-06-10 | 1992-06-10 | Electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05343639A true JPH05343639A (en) | 1993-12-24 |
Family
ID=15492928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4150254A Pending JPH05343639A (en) | 1992-06-10 | 1992-06-10 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05343639A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053253A (en) * | 1999-07-02 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | Capacitor for semiconductor memory device and method of manufacturing the same |
US7326989B2 (en) | 2002-08-29 | 2008-02-05 | Fujitsu Limited | Thin film capacitor and its manufacture method |
US11031460B2 (en) | 2019-02-20 | 2021-06-08 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
-
1992
- 1992-06-10 JP JP4150254A patent/JPH05343639A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053253A (en) * | 1999-07-02 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | Capacitor for semiconductor memory device and method of manufacturing the same |
US7326989B2 (en) | 2002-08-29 | 2008-02-05 | Fujitsu Limited | Thin film capacitor and its manufacture method |
US11031460B2 (en) | 2019-02-20 | 2021-06-08 | Samsung Electronics Co., Ltd. | Integrated circuit device and method of manufacturing the same |
US12009387B2 (en) | 2019-02-20 | 2024-06-11 | Samsung Electronics, Co. Ltd. | Integrated circuit device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5882946A (en) | High-permittivity thin film capacitor for a semiconductor integrated circuit and a fabrication method thereof | |
US5729054A (en) | Conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
US6461931B1 (en) | Thin dielectric films for DRAM storage capacitors | |
US5793057A (en) | Conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes | |
US5504041A (en) | Conductive exotic-nitride barrier layer for high-dielectric-constant materials | |
US6156599A (en) | Method of making a semiconductor device with capacitor | |
EP0971392B1 (en) | Capacitor for an intergrated circuit and its fabrication method | |
US6596583B2 (en) | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers | |
US7732852B2 (en) | High-K dielectric materials and processes for manufacturing them | |
US6468875B2 (en) | Fabrication method of capacitor for integrated circuit | |
JP3319994B2 (en) | Semiconductor storage element | |
JP3396131B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100285066B1 (en) | Method of forming a capacitor having a high dielectric material | |
KR100522756B1 (en) | Semiconductor device having diffusion barrier contained chrome and method of fabricating the same | |
US20030132474A1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
JPH05343639A (en) | Electronic device | |
JPH06232344A (en) | Capacitor of semiconductor device | |
KR100293721B1 (en) | Capacitor manufacturing method having a tantalum oxide film as a dielectric film | |
US20040150108A1 (en) | Low resistance barrier for a microelectronic component and method for fabricating the same | |
JPH10335581A (en) | Semiconductor device and manufacture thereof | |
JPH08236719A (en) | Platinum thin film, semiconductor device and manufacturing method thereof | |
JPH0637257A (en) | Manufacture of semiconductor device | |
JPH07273220A (en) | Forming method of capacitor | |
KR20010004967A (en) | Method of manufacturing a capacitor in a semiconductor device | |
JPH1079483A (en) | Method for manufacturing semiconductor device |