JPH05308466A - Image sensor - Google Patents
Image sensorInfo
- Publication number
- JPH05308466A JPH05308466A JP4112551A JP11255192A JPH05308466A JP H05308466 A JPH05308466 A JP H05308466A JP 4112551 A JP4112551 A JP 4112551A JP 11255192 A JP11255192 A JP 11255192A JP H05308466 A JPH05308466 A JP H05308466A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- output
- switching transistor
- terminal
- resistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 15
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はイメージセンサ、特にア
ナログ画素信号の出力レベルが調整可能なイメージセン
サに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and more particularly to an image sensor whose output level of analog pixel signals can be adjusted.
【０００２】[0002]
【従来の技術】従来より、フォトトランジスタやフォト
ダイオード等の受光素子を複数個並設したイメージセン
サがＦＡＸ等に用いられている。このようなイメージセ
ンサにおいては、通常受光素子が並設された画素部、こ
の画素部からの信号を順次切り換えて出力するためのア
ナログスイッチ部、及びこのアナログスイッチの開閉制
御を行うための制御信号を供給するシフトレジスタ部が
１チップ上に形成される。2. Description of the Related Art Conventionally, an image sensor in which a plurality of light receiving elements such as phototransistors and photodiodes are arranged side by side has been used for FAX machines and the like. In such an image sensor, a pixel unit in which light receiving elements are normally arranged in parallel, an analog switch unit for sequentially switching and outputting signals from the pixel unit, and a control signal for controlling opening / closing of the analog switch. Is formed on one chip.
【０００３】イメージセンサにおいて正確な読み取りを
可能とするためには、同一光量を受光した場合に１チッ
プ内の各受光素子からの信号レベル及び各チップから出
力される信号レベル（チップ間の出力信号レベル）がほ
ぼ同一である必要があり、特に１チップは通常１ウエー
ハから作られるため、チップ間のばらつきを減少させる
ことは容易ではない。In order to enable accurate reading in the image sensor, when the same amount of light is received, the signal level from each light receiving element in one chip and the signal level output from each chip (output signal between chips) It is not easy to reduce the variation between chips because the levels must be almost the same and one chip is usually made from one wafer.
【０００４】従来において、このチップ間のばらつきを
減少させるためにはチップ間ばらつき量に応じてランク
付けし、同一ランク内にあるチップを選別して基板に実
装し、イメージセンサを構成していた。In the past, in order to reduce the variation between chips, the image sensor was constructed by ranking the chips in accordance with the amount of variation between chips and selecting the chips within the same rank and mounting them on a substrate. ..
【０００５】[0005]
【発明が解決しようとする課題】このように、従来にお
いてはチップ間の出力信号レベルのばらつきを低減する
ためにチップの選別工程が必要となるため、歩留まりの
向上を図ることが困難であり、センサチップのコスト増
加を招く一因となっていた。As described above, in the related art, it is difficult to improve the yield because a chip selection process is required to reduce the variation in the output signal level between chips. This has been one of the causes of increasing the cost of the sensor chip.
【０００６】本発明は上記従来技術の有する課題に鑑み
なされたものであり、その目的は、チップ間の出力信号
レベル、すなわち各チップからの出力画素信号レベルを
目標値に容易に設定することによりチップ間のばらつき
を抑制した高コストパフォーマンスのイメージセンサを
提供することにある。The present invention has been made in view of the above problems of the prior art, and an object thereof is to easily set an output signal level between chips, that is, an output pixel signal level from each chip to a target value. An object of the present invention is to provide an image sensor with high cost performance that suppresses variations among chips.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明は複数の受光素子を並設してなる画素部から
の信号を切り換え制御して出力し、この出力信号を増幅
回路で増幅し画素信号として出力するイメージセンサに
おいて、複数の抵抗が並列接続されてなる抵抗アレイの
一端が前記増幅回路に接続され、前記抵抗アレイの他端
がスイッチングトランジスタを介して接地され、前記ス
イッチングトランジスタのゲート端子にはトリムヒュー
ズを介して所定電圧が印加され、前記トリムヒューズの
いずれかを焼き切ることにより前記増幅回路の増幅率を
変化させることを特徴とする。In order to achieve the above object, the present invention switches and outputs a signal from a pixel portion in which a plurality of light receiving elements are arranged in parallel, and outputs this output signal by an amplifier circuit. In the image sensor which amplifies and outputs as a pixel signal, one end of a resistor array in which a plurality of resistors are connected in parallel is connected to the amplifier circuit, and the other end of the resistor array is grounded via a switching transistor, and the switching transistor A predetermined voltage is applied to the gate terminal of the amplifier through a trim fuse, and one of the trim fuses is burned to change the amplification factor of the amplifier circuit.
【０００８】[0008]
【作用】このように、本発明のイメージセンサは、チッ
プの出力画素信号レベルが目標値となるように抵抗アレ
イを用いて増幅回路の増幅率を調整するものである。As described above, the image sensor of the present invention adjusts the amplification factor of the amplifier circuit by using the resistor array so that the output pixel signal level of the chip becomes the target value.
【０００９】ここで、抵抗アレイの他端はスイッチング
トランジスタを介して接地されており、このスイッチン
グトランジスタのＯＮ／ＯＦＦをそのゲートに接続され
たトリムヒューズで制御することにより増幅率を調整す
る。Here, the other end of the resistor array is grounded via a switching transistor, and the amplification factor is adjusted by controlling ON / OFF of this switching transistor with a trim fuse connected to its gate.
【００１０】[0010]
【実施例】以下、図面を用いながら本発明に係るイメー
ジセンサの好適な実施例を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the image sensor according to the present invention will be described below with reference to the drawings.
【００１１】図１には本実施例におけるイメージセンサ
のセンサチップの回路図が示されている。画素部１０に
は複数の受光素子（フォトダイオードやフォトトランジ
スタ）が並設されており、これら受光素子には電圧Ｖdd
が印加されている。各受光素子に原稿の濃淡に応じた光
が入射すると、各受光素子は入射光量に応じた電圧を出
力する。そして、画素部１０からの信号はアナログスイ
ッチ部１２に入力される。このアナログスイッチ部１２
は各受光素子に接続された複数のトランジスタから構成
されており、これらのトランジスタを順次ＯＮ／ＯＦＦ
制御することにより各受光素子からの信号を切り換えて
シリアル出力とする。トランジスタのＯＮ／ＯＦＦ制御
はシフトレジスタ１４にて行われる。すなわち、シフト
レジスタ１４に制御信号ＳI 及びクロックＣＬＫを入力
し、この制御信号ＳI をトランジスタのベースに供給す
ることにより各トランジスタを順にＯＮ／ＯＦＦする。FIG. 1 shows a circuit diagram of a sensor chip of the image sensor in this embodiment. A plurality of light receiving elements (photodiodes and phototransistors) are arranged in parallel in the pixel section 10, and a voltage Vdd is applied to these light receiving elements.
Is being applied. When light corresponding to the light and shade of a document enters each light receiving element, each light receiving element outputs a voltage according to the amount of incident light. Then, the signal from the pixel unit 10 is input to the analog switch unit 12. This analog switch 12
Is composed of multiple transistors connected to each light-receiving element, and these transistors are turned on / off sequentially.
By controlling, the signal from each light receiving element is switched to serial output. The ON / OFF control of the transistor is performed by the shift register 14. That is, by inputting the control signal SI and the clock CLK to the shift register 14 and supplying the control signal SI to the base of the transistor, each transistor is turned ON / OFF in order.
【００１２】そして、アナログスイッチ部１２からの出
力信号はチップ内蔵のＯＰアンプ１６を含む非反転増幅
回路に入力する。ここで、本実施例においては、この増
幅回路での増幅率を調整するための抵抗アレイ１８がＯ
Ｐアンプ１６の出力端子に接続されており、この抵抗ア
レイ１８の他端はスイッチングトランジスタ群２０を介
して接地されている。従って、スイッチングトランジス
タ群のＯＮ／ＯＦＦにより抵抗アレイ１８のいずれの抵
抗が接地するかが決定され、ＯＰアンプ１６の増幅率が
決定される。スイッチングトランジスタ群２０にはそれ
ぞれのスイッチングトランジスタに対応して制御回路２
２，２４，２６，２８が接続され、スイッチングトラン
ジスタのＯＮ／ＯＦＦを制御する。The output signal from the analog switch section 12 is input to a non-inverting amplifier circuit including an OP amplifier 16 built in the chip. Here, in the present embodiment, the resistor array 18 for adjusting the amplification factor in this amplifier circuit is O.
It is connected to the output terminal of the P amplifier 16, and the other end of the resistor array 18 is grounded via the switching transistor group 20. Therefore, which of the resistors in the resistor array 18 is grounded is determined by ON / OFF of the switching transistor group, and the amplification factor of the OP amplifier 16 is determined. The switching transistor group 20 includes a control circuit 2 corresponding to each switching transistor.
2, 24, 26 and 28 are connected to control ON / OFF of the switching transistor.
【００１３】制御回路２２，２４，２６，２８はそれぞ
れ同一の回路構成を有しているため、以下制御回路２２
についてその回路構成及び動作を説明する。Since the control circuits 22, 24, 26 and 28 have the same circuit configuration, the control circuit 22 will be described below.
The circuit configuration and operation will be described.
【００１４】制御回路２２はインバータ２２ａ、トラン
ジスタ２２ｂ、トリムヒューズ２２ｃを含んで構成され
る。インバータ２２ａの出力端子はスイッチングトラン
ジスタのゲート端子に接続され、インバータの入力端子
とトランジスタ２２ｂのドレイン端子が接続されてい
る。また、インバータの入力端子には電源電圧Ｖddが印
加されている。一方、トランジスタのゲート端子はトリ
ムヒューズ２２ｃを介して接地され、ソース端子はワイ
ヤボンディング用端子Ｓ1 に接続されている。そして、
これらワイヤボンディング用端子Ｓ1 〜Ｓ4 はイメージ
センサ基板のＧＮＤ端子とワイヤボンディングされる。The control circuit 22 comprises an inverter 22a, a transistor 22b and a trim fuse 22c. The output terminal of the inverter 22a is connected to the gate terminal of the switching transistor, and the input terminal of the inverter is connected to the drain terminal of the transistor 22b. The power supply voltage Vdd is applied to the input terminal of the inverter. On the other hand, the gate terminal of the transistor is grounded via the trim fuse 22c, and the source terminal is connected to the wire bonding terminal S1. And
These wire bonding terminals S1 to S4 are wire bonded to the GND terminals of the image sensor substrate.
【００１５】制御回路２２，２４，２６，２８はこのよ
うな構成を有しており、ワイヤボンディング用端子Ｓ1
〜Ｓ4 がすべて接地されている状態では、インバータ２
２ａの入力端子はＬｏレベルであるため、スイッチング
トランジスタ群２０のすべてのスイッチングトランジス
タはＯＮとなり、抵抗アレイ１８のすべての抵抗Ｒ1〜
Ｒ4 の合成抵抗で増幅率が決定される。The control circuits 22, 24, 26 and 28 have such a structure, and the wire bonding terminal S1.
~ S4 is grounded, the inverter 2
Since the input terminal of 2a is at the Lo level, all the switching transistors of the switching transistor group 20 are turned on, and all the resistors R1 to
The amplification factor is determined by the combined resistance of R4.
【００１６】次に、端子Ｓ1 に所定電圧ａを印加すると
トランジスタ２２ｂがＯＮとなり、インバータ２２ａの
入力端子はＨｉレベルとなるため、スイッチングトラン
ジスタはＯＦＦとなり、従って抵抗アレイ１８の抵抗Ｒ
2 、Ｒ3 、Ｒ4 の合成抵抗で増幅率が決定される。Next, when a predetermined voltage a is applied to the terminal S1, the transistor 22b is turned on and the input terminal of the inverter 22a is set to the Hi level, so that the switching transistor is turned off and therefore the resistor R of the resistor array 18 is turned on.
The amplification factor is determined by the combined resistance of 2, R3 and R4.
【００１７】以下同様にして順次Ｓ2 、Ｓ3 、Ｓ4 を選
択して所定電圧ａを印加し、スイッチングトランジスタ
を順次ＯＦＦにして増幅率を変化させ、アナログ画素出
力をモニタする。そして、出力レベルが目標値に最も近
い値となる端子を選択する。仮に端子Ｓ1 に印加した場
合に最も近い値が得られた場合には、Ｓ1 端子に前記所
定電圧ａより大なる所定電圧ｂを印加してトリムヒュー
ズ２２ｃを焼き切る。トリムヒューズ２２ｃが焼き切ら
れた状態では、トランジスタ２２ｂは常にＯＮとなり、
インバータの入力端子はＨｉレベルとなるためスイッチ
ングトランジスタはＯＦＦで固定される。従って、ＯＰ
アンプ１６の増幅率は抵抗Ｒと抵抗アレイ１８の抵抗Ｒ
2 、Ｒ3 、Ｒ4 の合成抵抗で定まる増幅率で固定され
る。Similarly, S2, S3, and S4 are sequentially selected and a predetermined voltage a is applied, the switching transistors are sequentially turned off to change the amplification factor, and the analog pixel output is monitored. Then, the terminal whose output level is the closest to the target value is selected. If the closest value is obtained when it is applied to the terminal S1, the trim fuse 22c is burned by applying a predetermined voltage b, which is higher than the predetermined voltage a, to the S1 terminal. With the trim fuse 22c burned out, the transistor 22b is always ON,
Since the input terminal of the inverter becomes Hi level, the switching transistor is fixed at OFF. Therefore, OP
The amplification factor of the amplifier 16 is the resistance R and the resistance R of the resistance array 18.
It is fixed at an amplification factor that is determined by the combined resistance of 2, R3 and R4.
【００１８】このように、本実施例では増幅回路に抵抗
アレイを接続し、この抵抗アレイのなかの抵抗をトリム
ヒューズを焼き切る工程で選択して増幅率を変化させる
ことができるので、チップの選別工程を不要とすること
ができる。また、プロービング時にワイヤボンディング
端子を用いてプロービングを行うことができるので、増
幅率調整を容易に行うことができる。As described above, in this embodiment, since the resistor array is connected to the amplifier circuit and the resistance in the resistor array can be selected in the process of burning the trim fuse to change the amplification factor, the chips are selected. The process can be eliminated. Moreover, since the probing can be performed using the wire bonding terminal during probing, the amplification factor can be easily adjusted.
【００１９】なお、本実施例では抵抗アレイ１８は４個
の異なる抵抗で構成したが、本発明はもちろんこれに限
定されるものではなく、同一抵抗値を有する抵抗を用い
てもよく、またその個数も適宜増減することが可能であ
る（要求される増幅率調整の精度に応じて抵抗数が増減
する）ことは言うまでもない。In the present embodiment, the resistor array 18 is composed of four different resistors, but the present invention is not limited to this, and resistors having the same resistance value may be used, and the same. It goes without saying that the number of resistors can be appropriately increased or decreased (the number of resistors can be increased or decreased according to the required precision of amplification factor adjustment).
【００２０】[0020]
【発明の効果】以上説明したように、本発明に係るイメ
ージセンサによれば、チップ間の出力信号レベル、すな
わち各チップからの出力画素信号レベルのばらつきがな
い高コストパフォーマンスのイメージセンサが得られる
効果がある。As described above, according to the image sensor of the present invention, it is possible to obtain a high cost performance image sensor in which the output signal level between chips, that is, the output pixel signal level from each chip does not vary. effective.
【図１】本発明の一実施例のセンサチップの回路図であ
る。FIG. 1 is a circuit diagram of a sensor chip according to an embodiment of the present invention.
１０ 画素部 １２ アナログスイッチ部 １４ シフトレジスタ １６ ＯＰアンプ １８ 抵抗アレイ ２０ スイッチングトランジスタ群 ２２，２４，２６，２８ 制御回路 10 Pixel Section 12 Analog Switch Section 14 Shift Register 16 OP Amplifier 18 Resistor Array 20 Switching Transistor Group 22, 24, 26, 28 Control Circuit
Claims (1)
らの信号を切り換え制御して出力し、この出力信号を増
幅回路で増幅し画素信号として出力するイメージセンサ
において、 複数の抵抗が並列接続されてなる抵抗アレイの一端が前
記増幅回路に接続され、 前記抵抗アレイの他端がスイッチングトランジスタを介
して接地され、 前記スイッチングトランジスタのゲート端子にはトリム
ヒューズを介して所定電圧が印加され、 前記トリムヒューズのいずれかを焼き切ることにより前
記増幅回路の増幅率を変化させることを特徴とするイメ
ージセンサ。1. An image sensor in which a plurality of resistors are arranged in an image sensor in which a signal from a pixel portion in which a plurality of light receiving elements are arranged in parallel is switched and output, and the output signal is amplified by an amplifier circuit and output as a pixel signal. One end of a resistor array connected in parallel is connected to the amplifier circuit, the other end of the resistor array is grounded via a switching transistor, and a predetermined voltage is applied to the gate terminal of the switching transistor via a trim fuse. An image sensor, wherein the amplification factor of the amplifier circuit is changed by burning out any of the trim fuses.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112551A JPH05308466A (en) | 1992-05-01 | 1992-05-01 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112551A JPH05308466A (en) | 1992-05-01 | 1992-05-01 | Image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308466A true JPH05308466A (en) | 1993-11-19 |
Family
ID=14589498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4112551A Pending JPH05308466A (en) | 1992-05-01 | 1992-05-01 | Image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308466A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1143521A1 (en) * | 2000-04-05 | 2001-10-10 | Omnivision Technologies Inc. | CMOS image sensor having non-volatile memory |
-
1992
- 1992-05-01 JP JP4112551A patent/JPH05308466A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1143521A1 (en) * | 2000-04-05 | 2001-10-10 | Omnivision Technologies Inc. | CMOS image sensor having non-volatile memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501609B2 (en) | Image sensor with linearly mounted image sensor IC's | |
| US7659500B2 (en) | Column current source | |
| EP1081941A2 (en) | Self compensating correlated double sampling circuit | |
| JPH10308902A (en) | Image sensor array capable of testing pixel sensor circuit | |
| CN110519534B (en) | Current-driven pixel circuits and associated image sensors | |
| KR100206508B1 (en) | Power supply circuit for semiconductor integrated circuit driving | |
| US4763007A (en) | Image sensor driving circuit | |
| US7015449B2 (en) | Linear image sensor | |
| US6169279B1 (en) | Image sensor chip, method for manufacturing the same, and image sensor therefor | |
| JPH05308466A (en) | Image sensor | |
| US7485839B2 (en) | Image sensor with image signal shaping circuit | |
| US7091467B2 (en) | Image sensor | |
| EP1596578A1 (en) | Column current source | |
| JPH05300370A (en) | Picture processing unit | |
| JP2000324404A (en) | Solid-state image pickup unit | |
| WO1998016009A1 (en) | Charge measurement circuit | |
| KR20020077911A (en) | Video sensor chip circuit | |
| US20240414453A1 (en) | Image sensor with temperature sensing pixels | |
| JP3288293B2 (en) | Signal output device | |
| JP2868115B2 (en) | Power supply circuit for driving semiconductor integrated circuits | |
| JP4147782B2 (en) | Idling current control method and solid-state imaging device | |
| JPH05300308A (en) | Image sensor | |
| EP0951142A2 (en) | Cmos imager column buffer gain compensation circuit | |
| JP2591346B2 (en) | Image reading device | |
| JPH0624235B2 (en) | Image sensor chip |