[go: up one dir, main page]

JPH05303111A - Active matrix substrate and its production - Google Patents

Active matrix substrate and its production

Info

Publication number
JPH05303111A
JPH05303111A JP10623392A JP10623392A JPH05303111A JP H05303111 A JPH05303111 A JP H05303111A JP 10623392 A JP10623392 A JP 10623392A JP 10623392 A JP10623392 A JP 10623392A JP H05303111 A JPH05303111 A JP H05303111A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
gate electrode
electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10623392A
Other languages
Japanese (ja)
Inventor
Motohiro Katayama
元博 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP10623392A priority Critical patent/JPH05303111A/en
Publication of JPH05303111A publication Critical patent/JPH05303111A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 基板1上に透明導電膜2を形成して、この透
明導電膜2を画素電極2aとゲート電極3aの下地層2
bにパターニングし、このゲート電極の下地層2bを電
解メッキによって形成される金属薄膜3で被覆してゲー
ト電極3aを形成し、次いでゲート絶縁膜となる絶縁層
4、チャネル領域となる第一の半導体層5、オーミック
コンタクト層となる第二の半導体層6を形成して、第一
の半導体層5と第二の半導体層6を島状に形成し、次に
前記画素電極2a上の絶縁層4の一部を除去して、ソー
ス・ドレイン電極となる金属層7を形成してパターニン
グする。 【効果】 フォトプロセスの減少で製造工程が簡略化さ
れる。また、ゲート電極の電解メッキで量産性が増し、
またゲート電極を低抵抗な金属材料で形成するので、ト
ランジスタの特性が良くなり、表示が高精細化する。
(57) [Summary] (Modified) [Structure] The transparent conductive film 2 is formed on the substrate 1, and the transparent conductive film 2 is used as the base layer 2 for the pixel electrode 2a and the gate electrode 3a.
Then, the base layer 2b of the gate electrode is covered with a metal thin film 3 formed by electrolytic plating to form a gate electrode 3a, and then an insulating layer 4 to be a gate insulating film and a first layer to be a channel region. The semiconductor layer 5 and the second semiconductor layer 6 to be an ohmic contact layer are formed to form the first semiconductor layer 5 and the second semiconductor layer 6 in an island shape, and then the insulating layer on the pixel electrode 2a. A part of 4 is removed, and a metal layer 7 to be source / drain electrodes is formed and patterned. [Effect] The manufacturing process is simplified due to the reduction of the photo process. Also, mass productivity is increased by electrolytic plating of gate electrodes,
Further, since the gate electrode is formed of a metal material having a low resistance, the characteristics of the transistor are improved, and the display becomes high definition.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はアクティブマトリックス
基板の製造方法とその製造方法によって形成されるアク
ティブマトリックス基板に関し、特にアクティブマトリ
ックス型液晶表示装置などに用いられるアクティブマト
リックス基板の製造方法とアクティブマトリックス基板
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an active matrix substrate and an active matrix substrate formed by the method, and more particularly to a method of manufacturing an active matrix substrate and an active matrix substrate used for an active matrix type liquid crystal display device or the like. Regarding

【0002】[0002]

【従来の技術】従来のアクティブマトリックス基板の製
造方法を図2に基づいて説明する。
2. Description of the Related Art A conventional method of manufacturing an active matrix substrate will be described with reference to FIG.

【0003】まず、同図(a)に示すように、ガラス基
板1上に、画素電極となる透明導電膜2と、ゲート電極
(走査信号線)3aとなる金属膜3をスパッタリング法
などで形成する。
First, as shown in FIG. 1A, a transparent conductive film 2 to be a pixel electrode and a metal film 3 to be a gate electrode (scanning signal line) 3a are formed on a glass substrate 1 by a sputtering method or the like. To do.

【0004】次に、同図(b)に示すように、金属膜3
をゲート電極(走査信号線)3aが形成されるようにエ
ッチングなどによってパターニングする。
Next, as shown in FIG. 1B, the metal film 3
Is patterned by etching or the like so that the gate electrode (scanning signal line) 3a is formed.

【0005】次に、同図(c)に示すように、透明導電
膜2をゲート電極3aの下層部分2aと画素電極2bと
取り出し電極2cが形成されるようにエッチングなどに
よってパターニングする。
Next, as shown in FIG. 1C, the transparent conductive film 2 is patterned by etching or the like so that the lower layer portion 2a of the gate electrode 3a, the pixel electrode 2b and the extraction electrode 2c are formed.

【0006】次に、同図(d)に示すように、ゲート絶
縁膜となる絶縁層4、チャネル領域となる第一の半導体
層5、およびオーミックコンタクト層となる第二の半導
体層6を順次積層して形成する。なお、第一の半導体層
5は、チャネル領域となる下層側半導体層5aとエッチ
ングのストッパー層となる上層側半導体層5bで構成さ
れる。
Next, as shown in FIG. 3D, an insulating layer 4 which will be a gate insulating film, a first semiconductor layer 5 which will be a channel region, and a second semiconductor layer 6 which will be an ohmic contact layer will be sequentially formed. It is formed by stacking. The first semiconductor layer 5 is composed of a lower semiconductor layer 5a serving as a channel region and an upper semiconductor layer 5b serving as an etching stopper layer.

【0007】次に、同図(e)に示すように、ゲート電
極3a上の第一の半導体層5a、5bと第二の半導体層
6を島状に形成する。
Next, as shown in FIG. 1E, the first semiconductor layers 5a and 5b and the second semiconductor layer 6 on the gate electrode 3a are formed in an island shape.

【0008】次に、同図(f)に示すように、画素電極
2b上の絶縁層4の一部を除去する。
Next, as shown in FIG. 1F, a part of the insulating layer 4 on the pixel electrode 2b is removed.

【0009】次に、同図(g)に示すように、金属層7
を形成してパターニングすることによって、ソース・ド
レイン電極を形成すると共に、オーミックコンタクト層
6を分割する。この場合、第一の半導体層5の上層側半
導体層5bがオーミックコンタクト層6を分割する際に
用いられるエッチング液に対するストッパー層となる。
なお、金属層7を形成してパターニングする際に、取り
出し電極2c上の金属層7は残しておく。
Next, as shown in FIG.
Are formed and patterned to form the source / drain electrodes and divide the ohmic contact layer 6. In this case, the upper semiconductor layer 5b of the first semiconductor layer 5 serves as a stopper layer for the etching solution used when dividing the ohmic contact layer 6.
When forming and patterning the metal layer 7, the metal layer 7 on the extraction electrode 2c is left.

【0010】最後に、同図(h)に示すように、窒化シ
リコン(SiNx )などから成るパシベーション膜8を
形成して、取り出し電極2c部分が露出するようにパタ
ーニングして完成する。
Finally, as shown in FIG. 1H, a passivation film 8 made of silicon nitride (SiN x ) or the like is formed, and patterning is performed so that the extraction electrode 2c portion is exposed to complete the process.

【0011】[0011]

【発明が解決しようとする問題点】ところが、この従来
のアクティブマトリックス基板の製造方法では、(b)
(c)(e)(f)(g)(h)の各工程でフォトマス
クが必要であり、計六枚のフォトマスクが必要で、フォ
トプロセスに時間がかかるという問題があった。このよ
うにフォトプロセス工程が多くあると、製造歩留りが低
下する要因になる。
However, according to this conventional method for manufacturing an active matrix substrate, (b)
There is a problem that a photomask is required in each of the steps (c), (e), (f), (g), and (h), and a total of six photomasks are required, and the photoprocess takes time. If there are many photo process steps in this way, it becomes a factor of decreasing the manufacturing yield.

【0012】また、この従来のアクティブマトリックス
基板の製造方法では、ゲート電極3aとなる金属層3を
スッパタリングなどの真空系を必要とする成膜手法で形
成することから、量産性が悪いという問題があった。
Further, in this conventional method of manufacturing an active matrix substrate, the metal layer 3 to be the gate electrode 3a is formed by a film forming method requiring a vacuum system such as spattering, so that mass productivity is poor. was there.

【0013】さらに、この従来のアクティブマトリック
ス基板の製造方法では、ゲート電極3aとなる金属層3
をスパッタリングなどの真空系を必要とする成膜手法で
形成することから、その材料は、クロム(Cr)やアル
ミニウム(Al)やタンタル(Ta)などに限られ、信
号の遅延を防止するためには、ゲート電極3aの幅や厚
みを増して低抵抗にする必要があり、高精細化の妨げに
なるという問題があった。
Further, in this conventional method of manufacturing an active matrix substrate, the metal layer 3 to be the gate electrode 3a is formed.
Is formed by a film-forming method that requires a vacuum system such as sputtering, the material is limited to chromium (Cr), aluminum (Al), tantalum (Ta), etc., in order to prevent signal delay. However, there is a problem that it is necessary to increase the width and thickness of the gate electrode 3a to reduce the resistance, which hinders high definition.

【0014】[0014]

【問題点を解決するための手段】本発明は、このような
従来技術の問題点に鑑みてなされたものであり、その製
造方法の特徴とするところは、基板上に透明導電膜を形
成して、この透明導電膜を画素電極とゲート電極の下地
層にパターニングし、このゲート電極の下地層を電解メ
ッキによって形成される金属薄膜で被覆してゲート電極
を形成し、次いでゲート絶縁膜となる絶縁層、チャネル
領域となる第一の半導体層、オーミックコンタクト層と
なる第二の半導体層を順次積層して、第一の半導体層と
第二の半導体層を島状に形成し、次に前記画素電極上の
絶縁層の一部を除去して、ソース・ドレイン電極となる
金属層を形成してパターニングする点にある。
The present invention has been made in view of the above problems of the prior art, and is characterized by the manufacturing method thereof in which a transparent conductive film is formed on a substrate. Then, the transparent conductive film is patterned into a base layer for the pixel electrode and the gate electrode, the base layer for the gate electrode is covered with a metal thin film formed by electrolytic plating to form a gate electrode, and then a gate insulating film is formed. An insulating layer, a first semiconductor layer to be a channel region, and a second semiconductor layer to be an ohmic contact layer are sequentially laminated to form a first semiconductor layer and a second semiconductor layer in an island shape. The point is that a part of the insulating layer on the pixel electrode is removed, and a metal layer to be the source / drain electrodes is formed and patterned.

【0015】また、上記のような製造方法を用いれば、
基板上に透明導電膜から成る画素電極とゲート電極と取
り出し電極を設け、前記ゲート電極を金、銀、銅などの
低抵抗な金属材料で被覆し、このゲート電極上にゲート
絶縁膜となる絶縁層、チャネル領域となる第一の半導体
層、オーミックコンタクト層となる第二の半導体層、お
よびソース・ドレイン電極となる金属層を設けたアクテ
ィブマトリックス基板が得られる。
If the above manufacturing method is used,
A pixel electrode made of a transparent conductive film, a gate electrode, and a take-out electrode are provided on a substrate, and the gate electrode is covered with a low-resistance metal material such as gold, silver, or copper, and an insulating film that becomes a gate insulating film is formed on the gate electrode. An active matrix substrate having a layer, a first semiconductor layer to be a channel region, a second semiconductor layer to be an ohmic contact layer, and a metal layer to be source / drain electrodes is obtained.

【0016】[0016]

【作用】上記のように構成することにより、ゲート電極
を形成する際のフォトプロセスが従来よりも一回減少
し、製造工程が簡略化される。また、ゲート電極を形成
する際には、電解メッキで行うことから、量産性が増
す。さらに、電解メッキで行うと金、銀、銅など低抵抗
な金属材料でゲート電極を形成することができ、トラン
ジスタのオン電流の立ち上がりが良くなると共に、高精
細化できる。
With the above-described structure, the photo process for forming the gate electrode is reduced once compared with the conventional one, and the manufacturing process is simplified. Further, when the gate electrode is formed, electroplating is performed, so that mass productivity is increased. Further, when electrolytic plating is performed, the gate electrode can be formed of a metal material having a low resistance such as gold, silver, and copper, so that the on-state current of the transistor rises well and high definition can be achieved.

【0017】[0017]

【実施例】以下、本発明を添付図面に基づき詳細に説明
する。
The present invention will be described in detail below with reference to the accompanying drawings.

【0018】図1は、本発明に係るアクティブマトリッ
クス基板の製造工程を説明するための図である。
FIG. 1 is a diagram for explaining a manufacturing process of an active matrix substrate according to the present invention.

【0019】まず、同図(a)に示すように、ガラス基
板1上に、透明導電膜2をスパッタリング法などで形成
する。この透明導電膜2は、酸化インジウム錫(IT
O)や酸化錫(SnO2 )などで形成される。
First, as shown in FIG. 1A, the transparent conductive film 2 is formed on the glass substrate 1 by a sputtering method or the like. This transparent conductive film 2 is made of indium tin oxide (IT
O) or tin oxide (SnO 2 ).

【0020】次に、同図(b)に示すように、透明導電
膜2をゲート電極の下地層2a、画素電極2b、および
取り出し電極2cが形成されるようにパターニングす
る。このパターニングに際しては、ヨウ化水素酸と次亜
リン酸の混合液などのエッチング液を用いて不要な部分
をエッチング除去することにより行う。
Next, as shown in FIG. 3B, the transparent conductive film 2 is patterned so that the base layer 2a of the gate electrode, the pixel electrode 2b, and the extraction electrode 2c are formed. This patterning is performed by removing unnecessary portions by etching with an etching solution such as a mixed solution of hydroiodic acid and hypophosphorous acid.

【0021】次に、同図(c)に示すように、ゲート電
極の下地層2bを電解メッキで形成される金属薄膜で被
覆する。この金属材料としては、金(Au)、銀(A
g)、銅(Cu)などが好適である。このような金属材
料を電解メッキするには、金メッキの場合は、pHが3
〜6で液温が20〜60℃のシアン化金カリウムなどが
用いられ、銀メッキを行う場合は、pHが11〜13で
液温が20〜40℃のシアン化銀などが用いられ、銅メ
ッキを行う場合は、pHが11〜13で液温が50〜6
0℃のシアン化銅などが用いられる。また、ゲート電極
の下地層2aは、アクティブマトリックス基板の走査信
号線となるものであり、画素電極2bとは独立している
ことから、走査信号線のいずれか一箇所で相互に接続し
ておけば、このゲート電極の下地層2aと取り出し電極
2c部分だけを選択的に電解メッキすることができる。
また、金属材料として銅や金を用いるときは、耐蝕性・
耐薬品性に優れたチタン(Ti)やタンタル(Ta)な
どをさらにメッキしてもよい。
Next, as shown in FIG. 3C, the underlayer 2b of the gate electrode is covered with a metal thin film formed by electrolytic plating. This metal material includes gold (Au) and silver (A
g), copper (Cu), etc. are suitable. For electrolytic plating of such metal materials, the pH is 3 for gold plating.
In the case of silver plating, for example, potassium cyanide potassium having a liquid temperature of 20 to 60 ° C. and a liquid temperature of 20 to 40 ° C. is used for silver plating. When plating, the pH is 11-13 and the liquid temperature is 50-6.
Copper cyanide or the like at 0 ° C. is used. Further, since the underlying layer 2a of the gate electrode serves as a scanning signal line of the active matrix substrate and is independent of the pixel electrode 2b, it may be connected to any one of the scanning signal lines. For example, only the base layer 2a and the extraction electrode 2c portion of the gate electrode can be selectively electrolytically plated.
Also, when copper or gold is used as the metal material, corrosion resistance
Titanium (Ti) or tantalum (Ta), which has excellent chemical resistance, may be further plated.

【0022】以下、従来の製造方法と同一であり、同図
(d)に示すように、ゲート絶縁膜となる絶縁層4、チ
ャネル領域となる第一の半導体層5、およびオーミック
コンタクト層となる第二の半導体層6を順次積層して形
成する。絶縁層4は、例えば窒化シリコン膜(Si
X )などで形成され、第一の半導体層5と第二の半導
体層6は非晶質シリコンなどで形成され、いずれもプラ
ズマCVD法などで形成される。なお、第一の半導体層
5をチャネル領域となる下層側半導体層5aとエッチン
グのストッパー層となる上層側半導体層5bで形成する
と格別な工程でエッチングのストッパー層を設ける必要
がなく、工程が簡略化され、またチャネル長さを短くで
き、高精細化できる。この場合、上層側半導体層5bと
第二の半導体層6とにエッチングレートの差を持たせる
ために、上層側半導体層5bに、例えば窒素元素や炭素
元素を少量含有させると共に、第二の半導体層6を微結
晶半導体層で構成するのが望ましい。
This is the same as the conventional manufacturing method, and as shown in FIG. 3D, the insulating layer 4 to be the gate insulating film, the first semiconductor layer 5 to be the channel region, and the ohmic contact layer are to be formed. The second semiconductor layer 6 is sequentially laminated and formed. The insulating layer 4 is, for example, a silicon nitride film (Si
N X ), and the like, and the first semiconductor layer 5 and the second semiconductor layer 6 are formed of amorphous silicon or the like, and both are formed by a plasma CVD method or the like. When the first semiconductor layer 5 is formed of the lower semiconductor layer 5a that serves as a channel region and the upper semiconductor layer 5b that serves as an etching stopper layer, it is not necessary to provide the etching stopper layer in a special process, and the process is simplified. In addition, the channel length can be shortened and high definition can be achieved. In this case, in order to have a difference in etching rate between the upper semiconductor layer 5b and the second semiconductor layer 6, the upper semiconductor layer 5b contains, for example, a small amount of nitrogen element or carbon element, and the second semiconductor. It is desirable that the layer 6 be composed of a microcrystalline semiconductor layer.

【0023】次に、同図(e)に示すように、ゲート電
極3a上の第一の半導体層4と第二の半導体層5を島状
に形成する。この場合、フッ酸と硝酸などのエッチング
液が用いられる。
Next, as shown in FIG. 3E, the first semiconductor layer 4 and the second semiconductor layer 5 on the gate electrode 3a are formed in an island shape. In this case, an etching solution such as hydrofluoric acid and nitric acid is used.

【0024】次に、同図(f)に示すように、画素電極
2a上の絶縁層4の一部を除去する。この場合、フッ化
アンモニウムとフッ酸の混合液などのエッチング液が用
いられる。
Next, as shown in FIG. 3F, a part of the insulating layer 4 on the pixel electrode 2a is removed. In this case, an etching solution such as a mixed solution of ammonium fluoride and hydrofluoric acid is used.

【0025】次に、同図(g)に示すように、ソース・
ドレイン電極となる金属層7を形成してパターニングす
る。この金属層7は、アルミニウム、チタン、クロム、
タンタルなどで形成される。この場合、アルミニウムや
チタンをエッチングする場合は、リン酸と硝酸の混合液
が用いられ、クロムをエッチングする場合は、硝酸セリ
ウムアンモニウムと硝酸の混合液が用いられ、タンタル
をエッチングする場合は、CF4 ガスとO2 ガスによる
ケミカルドライエッチングなどでエッチングされる。ま
た、第二の半導体層6をフッ酸と硝酸の混合液などでエ
ッチングすることによって分割する。この場合、第一の
半導体層5の上層側半導体層5bがエッチング液に対す
るストッパー層となる。なお、オーミックコンタクト層
6と金属層7との間で、良好なオーミックコンタクトを
とるために、オーミックコンタクト層6と金属層7との
間に、モリブデンシリサイドなどの金属層を介在させて
もよい。
Next, as shown in FIG.
A metal layer 7 to be a drain electrode is formed and patterned. This metal layer 7 is made of aluminum, titanium, chrome,
It is made of tantalum. In this case, when etching aluminum or titanium, a mixed solution of phosphoric acid and nitric acid is used, when etching chromium, a mixed solution of cerium ammonium nitrate and nitric acid is used, and when etching tantalum, CF is used. Etching is performed by chemical dry etching using 4 gas and O 2 gas. The second semiconductor layer 6 is divided by etching with a mixed solution of hydrofluoric acid and nitric acid. In this case, the upper semiconductor layer 5b of the first semiconductor layer 5 serves as a stopper layer for the etching solution. A metal layer such as molybdenum silicide may be interposed between the ohmic contact layer 6 and the metal layer 7 in order to obtain a good ohmic contact between the ohmic contact layer 6 and the metal layer 7.

【0026】最後に、同図(h)に示すように、窒化シ
リコン(SiNx )などから成るパシベーション膜7を
形成して、取り出し電極2c部分が露出するようにパタ
ーニングして完成する。このようなパシベーション膜7
もプラズマCVD法で形成される。
Finally, as shown in FIG. 3H, a passivation film 7 made of silicon nitride (SiN x ) or the like is formed, and patterning is completed so that the extraction electrode 2c portion is exposed to complete the process. Such a passivation film 7
Is also formed by the plasma CVD method.

【0027】本発明に係るアクティブマトリックス基板
の製造方法では、工程(b)(e)(f)(g)(h)
の各工程でフォトマスクが必要となり、計五枚のフォト
マスクで済む。
In the method of manufacturing an active matrix substrate according to the present invention, steps (b) (e) (f) (g) (h) are performed.
A photomask is required in each step of, and a total of five photomasks are sufficient.

【0028】[0028]

【発明の効果】以上のように、本発明に係るアクティブ
マトリックス基板の製造方法によれば、基板上に透明導
電膜を形成して、この透明導電膜を画素電極とゲート電
極にパターニングし、このゲート電極を電解メッキによ
って形成される金属薄膜で被覆することから、ゲート電
極を形成する際のフォトプロセスが従来よりも一回減少
し、製造工程が簡略化され、製造歩留り低下の要因を減
少させることができる。また、ゲート電極を形成する際
には、電解メッキで行うことから、量産性が増す。ま
た、上記のように、ゲート電極を電解メッキによって形
成される金属薄膜で被覆すると、ゲート電極を金、銀、
銅など低抵抗な金属材料で形成することができ、トラン
ジスタのオン電流の立ち上がりが良くなると共に、高精
細化できる。
As described above, according to the method of manufacturing an active matrix substrate of the present invention, a transparent conductive film is formed on the substrate, and the transparent conductive film is patterned into pixel electrodes and gate electrodes. Since the gate electrode is covered with a metal thin film formed by electrolytic plating, the number of photo processes for forming the gate electrode is reduced once compared with the conventional method, the manufacturing process is simplified, and the factor of reduction in manufacturing yield is reduced. be able to. Further, when the gate electrode is formed, electroplating is performed, so that mass productivity is increased. Further, as described above, when the gate electrode is covered with a metal thin film formed by electrolytic plating, the gate electrode is covered with gold, silver,
It can be formed of a metal material having a low resistance such as copper, so that the on-state current of the transistor rises well and high definition can be achieved.

【0029】[0029]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るアクティブマトリックス基板の製
造方法を説明するための工程図である。
FIG. 1 is a process chart for explaining a method for manufacturing an active matrix substrate according to the present invention.

【図2】従来のアクティブマトリックス基板の製造方法
を説明するための工程図である。
FIG. 2 is a process chart for explaining a conventional method of manufacturing an active matrix substrate.

【符号の簡単な説明】[Simple explanation of symbols]

1・・・基板、2・・・透明導電膜、3a・・・ゲート
電極、4・・・絶縁膜、5・・・第一の半導体層、6・
・・第二の半導体層、7・・・金属層。
1 ... Substrate, 2 ... Transparent conductive film, 3a ... Gate electrode, 4 ... Insulating film, 5 ... First semiconductor layer, 6 ...
..Second semiconductor layer, 7 ... Metal layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に透明導電膜を形成して、この透
明導電膜を画素電極とゲート電極の下地層にパターニン
グし、このゲート電極の下地層を電解メッキによって形
成される金属薄膜で被覆してゲート電極を形成し、次い
でゲート絶縁膜となる絶縁層、チャネル領域となる第一
の半導体層、オーミックコンタクト層となる第二の半導
体層を順次積層して、第一の半導体層と第二の半導体層
を島状に形成し、次に前記画素電極上の絶縁層の一部を
除去して、ソース・ドレイン電極となる金属層を形成し
てパターニングするアクティブマトリックス基板の製造
方法。
1. A transparent conductive film is formed on a substrate, the transparent conductive film is patterned on a base layer of a pixel electrode and a gate electrode, and the base layer of the gate electrode is covered with a metal thin film formed by electrolytic plating. To form a gate electrode, and then an insulating layer to be a gate insulating film, a first semiconductor layer to be a channel region, and a second semiconductor layer to be an ohmic contact layer are sequentially laminated to form a first semiconductor layer and a first semiconductor layer. A method for manufacturing an active matrix substrate, comprising forming two semiconductor layers in an island shape, then removing a part of the insulating layer on the pixel electrode to form a metal layer to be a source / drain electrode and patterning the metal layer.
【請求項2】 基板上に透明導電膜から成る画素電極と
ゲート電極と取り出し電極を設け、前記ゲート電極と取
り出し電極を金、銀、銅などの低抵抗な金属材料で被覆
し、このゲート電極上にゲート絶縁膜となる絶縁層、チ
ャネル領域となる第一の半導体層、オーミックコンタク
ト層となる第二の半導体層、およびソース・ドレイン電
極となる金属層を設けて成るアクティブマトリックス基
板。
2. A pixel electrode made of a transparent conductive film, a gate electrode and a take-out electrode are provided on a substrate, and the gate electrode and the take-out electrode are covered with a low resistance metal material such as gold, silver or copper. An active matrix substrate comprising an insulating layer to be a gate insulating film, a first semiconductor layer to be a channel region, a second semiconductor layer to be an ohmic contact layer, and a metal layer to be source / drain electrodes, which are provided on the top.
JP10623392A 1992-04-24 1992-04-24 Active matrix substrate and its production Pending JPH05303111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10623392A JPH05303111A (en) 1992-04-24 1992-04-24 Active matrix substrate and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10623392A JPH05303111A (en) 1992-04-24 1992-04-24 Active matrix substrate and its production

Publications (1)

Publication Number Publication Date
JPH05303111A true JPH05303111A (en) 1993-11-16

Family

ID=14428409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10623392A Pending JPH05303111A (en) 1992-04-24 1992-04-24 Active matrix substrate and its production

Country Status (1)

Country Link
JP (1) JPH05303111A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467545B1 (en) * 2000-06-27 2005-01-24 인터내셔널 비지네스 머신즈 코포레이션 Thin film transistor and multilayer film structure and manufacturing method of same
JP2005078051A (en) * 2003-08-28 2005-03-24 Ind Technol Res Inst Thin film transistor liquid crystal display array panel manufacturing method
KR100744396B1 (en) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 Manufacturing method of array substrate of liquid crystal display device
KR100848100B1 (en) * 2002-05-21 2008-07-24 삼성전자주식회사 Thin film transistor substrate and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467545B1 (en) * 2000-06-27 2005-01-24 인터내셔널 비지네스 머신즈 코포레이션 Thin film transistor and multilayer film structure and manufacturing method of same
KR100848100B1 (en) * 2002-05-21 2008-07-24 삼성전자주식회사 Thin film transistor substrate and manufacturing method thereof
JP2005078051A (en) * 2003-08-28 2005-03-24 Ind Technol Res Inst Thin film transistor liquid crystal display array panel manufacturing method
KR100744396B1 (en) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 Manufacturing method of array substrate of liquid crystal display device

Similar Documents

Publication Publication Date Title
US6081308A (en) Method for manufacturing liquid crystal display
US6445004B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
CN100498481C (en) Active matrix substrate, display device and method of manufacturing active matrix substrate
JPH0553147A (en) Liquid crystal display device and production thereof
JPH1093102A (en) Method for manufacturing thin film transistor
JP3239504B2 (en) Method of manufacturing thin film transistor matrix
JP2625585B2 (en) Thin film transistor array substrate and method of manufacturing the same
JPH1195256A (en) Active matrix substrate
JPH05175500A (en) Manufacture of active matrix substrate
JPH0766417A (en) Semiconductor device and manufacturing method and processing method thereof
JPH06301054A (en) Production of thin-film transistor array substrate for liquid crystal display device
JPH05303111A (en) Active matrix substrate and its production
JP2866516B2 (en) Active matrix substrate and manufacturing method thereof
JPH05175503A (en) Thin film transistor and manufacturing method thereof
JPH05113580A (en) Production of active matrix substrate
JP2809153B2 (en) Liquid crystal display device and method of manufacturing the same
JPS60169891A (en) Liquid crystal display operated by amorphous silicon alloy diode
JPH0640585B2 (en) Thin film transistor
US20020197875A1 (en) Method for controlling profile formation of low taper angle in metal thin film electorde
JPH11274505A (en) Thin film transistor structure and its manufacture
JPS628569A (en) Manufacture of thin film transistor
JPS6347981A (en) Thin film transistor and manufacture thereof
JPH06294973A (en) Array substrate for liquid crystal display device
JPH0323429A (en) Thin-film transistor
TW464777B (en) Methods of forming liquid crystal display devices