JPH0528824Y2 - - Google Patents
Info
- Publication number
- JPH0528824Y2 JPH0528824Y2 JP1983193835U JP19383583U JPH0528824Y2 JP H0528824 Y2 JPH0528824 Y2 JP H0528824Y2 JP 1983193835 U JP1983193835 U JP 1983193835U JP 19383583 U JP19383583 U JP 19383583U JP H0528824 Y2 JPH0528824 Y2 JP H0528824Y2
- Authority
- JP
- Japan
- Prior art keywords
- base
- transistor
- resistor
- emitter
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000008054 signal transmission Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
(1) 考案の技術分野
この考案は、バイポーラトランジスタにより入
力信号をオン、オフするアナログスイツチを用い
た信号切換回路に関し、前記バイポーラトランジ
スタのベースに入力信号でブートストラツプをか
けることにより、入力信号によるベース電流の変
動をなくして低歪率化を図るとともに、許容入力
を大きくするようにしたものである。[Detailed description of the invention] (1) Technical field of the invention This invention relates to a signal switching circuit using an analog switch that turns an input signal on and off using a bipolar transistor, and bootstraps the base of the bipolar transistor with an input signal. By applying this, it is possible to eliminate fluctuations in the base current due to the input signal, thereby lowering the distortion rate and increasing the allowable input.
(2) 従来技術
従来におけるアナログスイツチとして、例えば
C−MOSゲートを利用したものがあるが、これ
は入力信号に対する耐圧が低い(10V以下)の
で、用途が限られ、また、歪特性があまり良くな
い次点があつた。(2) Prior art There are conventional analog switches that use, for example, C-MOS gates, but this has a low withstand voltage for input signals (10V or less), so its uses are limited, and its distortion characteristics are not very good. There was a runner-up.
また、別のアナログスイツチとして、第1図に
示すバイポーラトランジスタTrを用いたものが
考えられていた。これは、トランジスタTrのエ
ミツタを信号入力、コレクタを信号出力とし、ベ
ースを抵抗Rを介して電源+VCCに接続し、ま
た同ベースをスイツチSWを介して電源−VEEに
接続して、スイツチSWのオン時はトランジスタ
Trをオフ、スイツチSWのオフ時はトランジスタ
Trをオンするようにしたものである。このアナ
ログスイツチにおいては、耐圧はトランジスタ
Trの特性によるので充分大きくできるが、トラ
ンジスタTrがオンのとき信号電圧に応じてトラ
ンジスタTrのベース電流が変化するので、この
影響がトランジスタのコレクタ出力電圧に歪とし
て発生する次点があつた。また、トランジスタ
Trがオンするためには電圧VBE(略0.6V)が必
要なので、+VCC以上のレベルの信号を入力する
ことができず電圧利用率が悪かつた。 Further, as another analog switch, one using a bipolar transistor Tr shown in FIG. 1 has been considered. This is done by connecting the emitter of the transistor Tr to the signal input, the collector to the signal output, the base to the power supply +VCC via the resistor R, and the base to the power supply -VEE via the switch SW. Transistor when on
When the Tr is turned off and the switch SW is turned off, the transistor is turned off.
This is to turn on the Tr. In this analog switch, the withstand voltage is the transistor
This depends on the characteristics of the Tr, so it can be made sufficiently large, but when the transistor Tr is on, the base current of the transistor Tr changes depending on the signal voltage, so this effect causes distortion in the transistor's collector output voltage. Also, transistor
Since the voltage VBE (approximately 0.6V) is required for the Tr to turn on, it was not possible to input a signal with a level higher than +VCC, resulting in poor voltage utilization.
そこで、第1図のアナログスイツチを改良し
て、第2図に示すように、抵抗Rに置き代えて定
電流源1を用いたものが考えられていたが、この
第2図のアナログスイツチにおいては、ベース電
流の変動による歪の発生は防止できるものの、+
VCC以上の信号を入力できない点では第1図の
ものと同様であり、依然として電圧利用率が悪い
欠点があつた。また、定電流源1の作成のために
コストアツプとなつていた。 Therefore, it has been considered to improve the analog switch shown in Fig. 1 by using a constant current source 1 instead of the resistor R, as shown in Fig. 2. Although distortion due to base current fluctuation can be prevented, +
It is similar to the one in Figure 1 in that it cannot input signals higher than VCC, and still has the drawback of poor voltage utilization. In addition, the production of the constant current source 1 increases the cost.
(3) 考案の目的
この考案は前述の点に鑑みてなされたもので、
前記第1図、第2図のものを改良して、低歪率
で、かつ許容入力が大きく電源利用率が高い信号
切換回路を提供しようとするものである。(3) Purpose of the invention This invention was made in view of the above points.
The present invention is intended to provide a signal switching circuit which has a low distortion factor, a large allowable input, and a high power utilization rate by improving the circuits shown in FIGS. 1 and 2.
(4) 考案の構成
この考案は、バイポーラトランジスタのエミツ
タを信号が入力される入力端子に接続し、同バイ
ポーラトランジスタのコレクタを負荷が直結可能
な出力端子に接続し、同バイポーラトランジスタ
のベースを第1の抵抗および第2の抵抗を順次介
し、当該ベースに順方向電流を流し得る極性の第
1の電圧源に接続し、前記第1の抵抗と第2の抵
抗との中間接続点と前記エミツタとの間にコンデ
ンサを接続し、前記ベースを信号切換用のオンオ
フスイツチ手段を介して前記第1の電圧源とは逆
極性の第2の電圧源に接続してなり、前記オンオ
フスイツチ手段がオンのとき、前記バイポーラト
ランジスタのベース電圧を強制的に前記第2の電
圧源電圧として該ベースとエミツタ間を逆バイア
スし前記エミツタと前記コレクタ間の導通を遮断
して前記入力端子から出力端子への信号伝達を不
可とするとともに、前記オンオフスイツチ手段が
オフのとき、前記バイポーラトランジスタのエミ
ツタ、ベース、前記第1の抵抗および第2の抵抗
を順次介してベース電流を供給し前記エミツタと
前記コレクタ間を導通状態として前記入力端子か
ら出力端子への信号伝達を可能とし、かつ前記コ
ンデンサにより前記バイポーラトランジスタのエ
ミツタとベース間および前記第1の抵抗を流れる
電流値が前記入力端子に入力される信号に拘らず
ほぼ一定となるようにしたことを特徴とするもの
である。(4) Structure of the device In this device, the emitter of a bipolar transistor is connected to an input terminal into which a signal is input, the collector of the bipolar transistor is connected to an output terminal to which a load can be directly connected, and the base of the bipolar transistor is connected to a terminal. 1 resistor and a second resistor in order to a first voltage source having a polarity that allows a forward current to flow through the base, and connects an intermediate connection point between the first resistor and the second resistor to the emitter terminal. and the base is connected to a second voltage source having a polarity opposite to that of the first voltage source through an on-off switch means for signal switching, and the on-off switch means is turned on. At this time, the base voltage of the bipolar transistor is forcibly set to the second voltage source voltage, and the base and emitter are reverse biased to interrupt the conduction between the emitter and the collector, and the connection is made from the input terminal to the output terminal. While signal transmission is disabled, when the on-off switch means is off, a base current is supplied sequentially through the emitter, the base, the first resistor, and the second resistor of the bipolar transistor, and the current is supplied between the emitter and the collector. is in a conductive state to enable signal transmission from the input terminal to the output terminal, and the capacitor causes the current value flowing between the emitter and base of the bipolar transistor and through the first resistor to become a signal input to the input terminal. This feature is characterized in that it remains almost constant regardless of the situation.
(5) 考案の実施例
以下、この考案の実施例を添付図面を参照して
説明する。(5) Examples of the invention Examples of the invention will be described below with reference to the attached drawings.
第3図において、トランジスタTrは、エミツ
タが入力端子10に接続され、コレクタが出力端
子11に接続されている。入力端子10には入力
信号が入力され、出力端子11には負荷ZLが接
続される。入力信号は、DC電位が重畳されてい
るものでも、重畳されていないものでも入力する
ことができる。トランジスタTrのベースは抵抗
R1第1の抵抗,R2第2の抵抗を介して電源+
VCC第1の電圧電源に接続されている。また、
スイツチSWオンオフスイツチ手段を介して電源
−VEE第2の電圧源に接続されている。抵抗R1,
R2の接続点とトランジスタTrのエミツタとの間
にはコンデンサCが接続されている。 In FIG. 3, the transistor Tr has an emitter connected to an input terminal 10 and a collector connected to an output terminal 11. An input signal is input to the input terminal 10, and a load ZL is connected to the output terminal 11. The input signal can be input with or without a DC potential superimposed. The base of the transistor Tr is a resistor
Power supply + through R1 first resistor, R2 second resistor
VCC is connected to the first voltage power supply. Also,
Power supply -VEE is connected to the second voltage source via switch SW on-off switch means. Resistance R 1 ,
A capacitor C is connected between the connection point of R2 and the emitter of the transistor Tr.
この回路においては、スイツチSWがオンのと
きは、第1図、第2図に示す従来のものと同様
に、直ちにトランジスタTrはオフするので、(コ
ンデンサCの電荷でトランジスタTrがオンし続
けようとしても、ベース電位は強制的に−VEE
に落とされるので、トランジスタTrは瞬時にオ
フする。)入力端子10から出力端子11への信
号の伝達はない。スイツチSWがオフのときは、
トランジスタTrは電源+VCCから抵抗R1,R2を
介してベースバイアスが印加されるのでオンとな
り、入力信号は出力端子11に伝達される。 In this circuit, when the switch SW is on, the transistor Tr is immediately turned off, similar to the conventional ones shown in Figures 1 and 2. Even if the base potential is forced to −VEE
The transistor Tr turns off instantly. ) There is no signal transmission from input terminal 10 to output terminal 11. When the switch SW is off,
The transistor Tr is turned on because a base bias is applied from the power supply +VCC via the resistors R 1 and R 2 , and the input signal is transmitted to the output terminal 11 .
一方、入力信号Viについては、一般の音楽信
号(交流)ではその平均値(積分値)がゼロ電位
にあるので、抵抗R1によつてコンデンサCに充
電される電荷は、コンデンサCの両極間電圧VC
が
VC≒(VCC)・R2/R1+R2
となる値で定常化する。この両極間電圧VCは、
時定数R1・Cを入力される音楽信号の最低周波
数(20Hz)より充分大きい値に設定しておけば、
入力信号電圧Viにかかわらず、前述の値でほぼ
一定値をとる。したがつて、入力信号電圧Viの
変化につれて、抵抗R1,R2の接続点の電位は同
様に変化することになる。このときトランジスタ
Trのベース電流IBは、
IB=VC−VBE/R2
で一定となるので、入力信号電圧Viによらず、
トランジスタTrの動作状態(オン抵抗)は一定
となり、トランジスタTrの出力が歪むことがな
くなる。また、たとえ入力信号電圧Viが瞬間的
に+VCCを超えることがあつても、トランジス
タTrのベース電位はコンデンサCによるブート
ストラツプ動作によつて瞬間的に+VCCよりも
引き上げられるのでランジスタTrは変化なく導
通し続け、電圧利用率も極めて良好になる。この
ブートストラツプの効果は入力信号の正負のいず
れの極性についても効く。また、トランジスタ
Trのベース電流IBは前述の式のように一義的に
決定されるのでこのトランジスタTrの導通状態
は完全に設定でき、歪率の改善とともに、オン抵
抗を充分小さくするとができ、これにより、トラ
ンジスタTrで発生する雑音を低減し得るので、
結果としてS/Nを高めることができる。 On the other hand, regarding the input signal Vi, since its average value (integral value) is at zero potential in a general music signal (alternating current), the electric charge charged to the capacitor C by the resistor R1 is between the two poles of the capacitor C. Voltage VC
becomes steady at a value where V C ≒ (VCC)・R 2 /R 1 + R 2 . This voltage between poles VC is
If you set the time constant R1・C to a value sufficiently larger than the lowest frequency (20Hz) of the input music signal,
Regardless of the input signal voltage Vi, the above-mentioned value is approximately constant. Therefore, as the input signal voltage Vi changes, the potential at the connection point between the resistors R 1 and R 2 changes in the same way. At this time the transistor
The base current I B of the Tr is constant as I B = V C − V BE /R 2 , so it is independent of the input signal voltage Vi.
The operating state (on resistance) of the transistor Tr becomes constant, and the output of the transistor Tr is not distorted. Furthermore, even if the input signal voltage Vi momentarily exceeds +VCC, the base potential of the transistor Tr is momentarily raised above +VCC by the bootstrap operation by the capacitor C, so the transistor Tr remains conductive without any change. The voltage utilization rate is also extremely good. This bootstrap effect is effective for both positive and negative polarities of the input signal. Also, transistor
Since the base current I B of the transistor Tr is uniquely determined as shown in the above equation, the conduction state of the transistor Tr can be set completely, and the on-resistance can be made sufficiently small while improving the distortion factor. Since it can reduce the noise generated by the transistor Tr,
As a result, the S/N can be increased.
次に、第3図に示した回路を応用して、2チヤ
ンネルの信号経路を切り換える場合の具体例につ
いて、第4図を参照して説明する。 Next, a specific example of switching two channel signal paths by applying the circuit shown in FIG. 3 will be described with reference to FIG. 4.
第4図において、入力端子20,21はそれぞ
れ第1チヤンネルCH−1、第2チヤンネルCH
−2の信号の入力端子である。第1チヤンネル
CH−1の入力端子20はバツフアアンプ22を
介してトランジスタTr1のエミツタに接続され
ている。トランジスタTr1のコレクタは、出力
端子23に接続されている。トランジスタTr1
のベースは、抵抗R1a(第1の抵抗),R2a(第2の
抵抗)を介して電源+VCC(第1の電圧源)に接
続されている。また、トランジスタTr1のベー
スは、トランジスタTr3オンオフスイツチ手段
を介して電源−VEE(第2の電圧源)に接続され
ている。トランジスタTr3はフリツプフロツプ
回路24の出力Qによりオン、オフされる。抵抗
R1a,R2aの接続点とトランジスタTr1のエミツ
タとの間にはコンデンサC1が接続されている。 In Fig. 4, the input terminals 20 and 21 are the first channel CH-1 and the second channel CH-1, respectively.
-2 signal input terminal. 1st channel
The input terminal 20 of CH-1 is connected via a buffer amplifier 22 to the emitter of the transistor Tr1. The collector of the transistor Tr1 is connected to the output terminal 23. Transistor Tr1
The base of is connected to the power supply +VCC (first voltage source) via resistors R 1a (first resistor) and R 2a (second resistor). Further, the base of the transistor Tr1 is connected to the power supply -VEE (second voltage source) via the transistor Tr3 on/off switch means. The transistor Tr3 is turned on and off by the output Q of the flip-flop circuit 24. resistance
A capacitor C1 is connected between the connection point of R 1a and R 2a and the emitter of the transistor Tr1.
第2チヤンネルCH−2の入力端子21はバツ
フアアンプ25を介してトランジスタTr2のエ
ミツタに接続されている。トランジスタTr2の
コレクタは、出力端子23に接続されている。ト
ランジスタTr2のベースは、抵抗R1b(第1の抵
抗),R2b(第2の抵抗)を介して電源+Vccに接
続されている。また、トランジスタTr2のベー
スは、トランジスタTr4(オンオフスイツチ手
段)を介して電源+VEEに接続されている。ト
ランジスタTr4はフリツプフロツプ回路24の
出力によりオン、オフされる。抵抗R1b,R2b
の接続点とトランジスタTr2のエミツタの間に
はコンデンサC2が接続されている。 The input terminal 21 of the second channel CH-2 is connected to the emitter of the transistor Tr2 via a buffer amplifier 25. The collector of the transistor Tr2 is connected to the output terminal 23. The base of the transistor Tr2 is connected to the power supply +Vcc via resistors R 1b (first resistor) and R 2b (second resistor). Further, the base of the transistor Tr2 is connected to the power supply +VEE via a transistor Tr4 (on/off switch means). The transistor Tr4 is turned on and off by the output of the flip-flop circuit 24. Resistance R 1b , R 2b
A capacitor C2 is connected between the connection point of the transistor Tr2 and the emitter of the transistor Tr2.
スイツチSW1,SW2はそれぞれ第1チヤン
ネル、第2チヤンネルの選択スイツチでフリツプ
フロツプ回路24を駆動して、トランジスタTr
3,Tr4をオン、オフする。第1チヤンネルCH
−1の選択スイツチSW1を投入した場合には、
フリツプフロツプ回路24の出力は、Q0“0”,
Q=“1”となつて、トランジスタTr3がオフ、
トランジスタTr4がオンとなる。したがつて、
トランジスタTr1がオントランジスタTr2がオ
フとなり、第1チヤンネルCH−1の信号が出力
端子23に伝達される。第2チヤンネルCH−2
の選択スイツチSW2を投入した場合には、フリ
ツプフロツプ回路24の出力は、Q=“1”,Q=
“0”となつて、トランジスタTr3がオン、トラ
ンジスタTr4がオフとなる。したがつて、トラ
ンジスタTr1がオフ、トランジスタTr2がオン
となり、第2チヤンネルCH−2の信号が出力端
子23に伝達される。以上のようにして、第1チ
ヤンネルCH−1と第2チヤンネルCH−2の信
号の切換えが実現される。 Switches SW1 and SW2 are selection switches for the first channel and second channel, respectively, and drive the flip-flop circuit 24 to drive the transistor Tr.
3.Turn Tr4 on and off. 1st channel CH
-1 selection switch SW1 is turned on,
The output of the flip-flop circuit 24 is Q0 “0”,
Q=“1” and transistor Tr3 is turned off.
Transistor Tr4 is turned on. Therefore,
The transistor Tr1 is turned on and the transistor Tr2 is turned off, and the signal of the first channel CH-1 is transmitted to the output terminal 23. 2nd channel CH-2
When the selection switch SW2 is turned on, the output of the flip-flop circuit 24 is Q=“1”, Q=
The signal becomes "0", turning on the transistor Tr3 and turning off the transistor Tr4. Therefore, the transistor Tr1 is turned off, the transistor Tr2 is turned on, and the signal of the second channel CH-2 is transmitted to the output terminal 23. In the manner described above, switching between the signals of the first channel CH-1 and the second channel CH-2 is realized.
(6) 考案の効果
以上説明したように、この考案によれば、バイ
ポーラトランジスタによるアナログスイツチにお
いて、トランジスタのベースに入力信号でブート
ストラツプをかけるようにしたので、入力信号に
かかわらずベース電流を一定化でき、歪の発生を
防止することができる。また、入力信号がトラン
ジスタのベースに供給されている電源電圧を超え
た場合でも、一定のベース電流によりトランジス
タをオンし続けることができるので、電源利用率
を高めることができる。また、ベースをオンオフ
スイツチ手段で強制的に第2の電圧源に接続して
バイポーラトランジスタをオフするので、ブート
ストラツプ用コンデンサの電荷の影響を受けず
に、瞬時にバイポーラトランジスタをオフするこ
とができ、複数信号の切換を行なう場合にも別途
ミユーテイング回路を設けることなく切換時の混
信を防止することができる。また、入力信号は
DC電位が重畳されているものでも重畳されてい
ないものでも入力することができ、かつブートス
トラツプの効果は入力信号の正負のいずれの極性
についても効かせることができる。(6) Effects of the invention As explained above, according to this invention, in an analog switch using a bipolar transistor, the base of the transistor is bootstrapped with an input signal, so that the base current remains constant regardless of the input signal. It is possible to prevent distortion from occurring. Further, even if the input signal exceeds the power supply voltage supplied to the base of the transistor, the transistor can be kept turned on with a constant base current, so that the power utilization rate can be increased. In addition, since the bipolar transistor is turned off by forcibly connecting the base to the second voltage source using the on/off switch means, the bipolar transistor can be turned off instantly without being affected by the charge of the bootstrap capacitor. Even when switching a plurality of signals, it is possible to prevent interference at the time of switching without providing a separate muting circuit. Also, the input signal is
The input signal can be input with or without superimposed DC potential, and the bootstrap effect can be applied to either positive or negative polarity of the input signal.
第1図は従来の信号切換回路の一例を示す回路
図、第2図は第1図の回路を改良した従来の信号
切換回路を示す回路図、第3図はこの考案の一実
施例を示す回路図、第4図はこの考案を利用して
2チヤンネルの信号を切り換えるようにした信号
切換回路の具体例を示した回路図である。
10,20,21……入力端子、11,23…
…出力端子、Tr,Tr1,Tr2……バイポーラトラ
ンジスタ、ZL……負荷、R1,R1aR1b……第1の
抵抗、R2,R2a,R2b……第2の抵抗、+VCC……
第1の電圧源、−VEE……第2の電圧源、C,C
1,C2……コンデンサ、SW,Tr3,Tr4……オ
ンオフスイツチ手段。
Fig. 1 is a circuit diagram showing an example of a conventional signal switching circuit, Fig. 2 is a circuit diagram showing a conventional signal switching circuit improved from the circuit in Fig. 1, and Fig. 3 shows an embodiment of this invention. FIG. 4 is a circuit diagram showing a specific example of a signal switching circuit that switches between two channels of signals using this invention. 10,20,21...input terminal, 11,23...
...output terminal, T r , T r1 , T r2 ... bipolar transistor, ZL ... load, R 1 , R 1a R 1b ... first resistor, R 2 , R 2a , R 2b ... second resistor , +VCC...
First voltage source, -VEE...Second voltage source, C, C
1, C2...Capacitor, SW, T r3 , T r4 ...On/off switch means.
Claims (1)
力される入力端子に接続し、同バイポーラトラン
ジスタのコレクタを負荷が直結可能な出力端子に
接続し、同バイポーラトランジスタのベースを第
1の抵抗および第2の抵抗を順次介し、当該ベー
スに順方向電流を流し得る極性の第1の電圧源に
接続し、前記第1の抵抗と第2の抵抗との中間接
続点と前記エミツタとの間にコンデンサを接続
し、前記ベースを信号切換用のオンオフスイツチ
手段を介して前記第1の電圧源とは逆極性の第2
の電圧源に接続してなり、 前記オンオフスイツチ手段がオンのとき、前記
バイポーラトランジスタのベース電圧を強制的に
前記第2の電圧源電圧として該ベースとエミツタ
間を逆バイアスし前記エミツタと前記コレクタ間
の導通を遮断して前記入力端子から出力端子への
信号伝達を不可とするとともに、 前記オンオフスイツチ手段がオフのとき、前記
バイポーラトランジスタのエミツタ、ベース、前
記第1の抵抗および第2の抵抗を順次介してベー
ス電流を供給し前記エミツタと前記コレクタ間を
導通状態として前記入力端子から出力端子への信
号伝達を可能とし、かつ前記コンデンサにより前
記バイポーラトランジスタのエミツタとベース間
および前記第1の抵抗を流れる電流値が前記入力
端子に入力される信号に拘らずほぼ一定となるよ
うにしたことを特長とする信号切換回路。[Claims for Utility Model Registration] The emitter of a bipolar transistor is connected to an input terminal into which a signal is input, the collector of the bipolar transistor is connected to an output terminal to which a load can be directly connected, and the base of the bipolar transistor is connected to a first terminal. The base is connected to a first voltage source having a polarity that allows a forward current to flow through a resistor and a second resistor in order, and the intermediate connection point between the first resistor and the second resistor is connected to the emitter. A capacitor is connected between them, and the base is connected to a second voltage source having a polarity opposite to that of the first voltage source through an on/off switch means for signal switching.
when the on/off switch means is on, the base voltage of the bipolar transistor is forcibly set to the second voltage source voltage to reverse bias between the base and the emitter, and the emitter and the collector are connected to the voltage source of the bipolar transistor. disabling signal transmission from the input terminal to the output terminal by cutting off conduction between the emitter, the base, the first resistor, and the second resistor of the bipolar transistor when the on-off switch means is off; A base current is sequentially supplied between the emitter and the collector to enable signal transmission from the input terminal to the output terminal, and between the emitter and the base of the bipolar transistor and between the first A signal switching circuit characterized in that the value of the current flowing through the resistor is approximately constant regardless of the signal input to the input terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19383583U JPS60101831U (en) | 1983-12-16 | 1983-12-16 | Signal switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19383583U JPS60101831U (en) | 1983-12-16 | 1983-12-16 | Signal switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60101831U JPS60101831U (en) | 1985-07-11 |
JPH0528824Y2 true JPH0528824Y2 (en) | 1993-07-23 |
Family
ID=30416804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19383583U Granted JPS60101831U (en) | 1983-12-16 | 1983-12-16 | Signal switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60101831U (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215168U (en) * | 1975-07-21 | 1977-02-02 |
-
1983
- 1983-12-16 JP JP19383583U patent/JPS60101831U/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215168U (en) * | 1975-07-21 | 1977-02-02 |
Also Published As
Publication number | Publication date |
---|---|
JPS60101831U (en) | 1985-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000223966A (en) | Power amplifier device | |
JPH0132684B2 (en) | ||
JPH0528824Y2 (en) | ||
JPS592433A (en) | Sampling circuit | |
JPH0620167B2 (en) | Spurious signal reduction circuit | |
JPH0519323B2 (en) | ||
JPS596033Y2 (en) | remote control heating pad | |
JPS6112632Y2 (en) | ||
JPS61251214A (en) | Power supply circuit | |
JPH0233384Y2 (en) | ||
TW361009B (en) | Variable gain amplifier circuit | |
KR900000376Y1 (en) | Window comparator circuit | |
JPH0648990Y2 (en) | Trigger signal generation circuit | |
JPH03759Y2 (en) | ||
JP2651865B2 (en) | Nonlinear signal compression circuit | |
JPH0332111Y2 (en) | ||
JPH0633713Y2 (en) | Analog switch circuit | |
JPS6155200B2 (en) | ||
JPH0139014Y2 (en) | ||
JPH0595276A (en) | Or circuit | |
JPH0445199Y2 (en) | ||
JP3044257B2 (en) | Driving device for switching element | |
JP2600890B2 (en) | Pulse edge extension circuit | |
JPH056640Y2 (en) | ||
JP2797694B2 (en) | Electronic switch circuit |