JPH05234370A - 画像メモリのデータ転送方法 - Google Patents
画像メモリのデータ転送方法Info
- Publication number
- JPH05234370A JPH05234370A JP4072534A JP7253492A JPH05234370A JP H05234370 A JPH05234370 A JP H05234370A JP 4072534 A JP4072534 A JP 4072534A JP 7253492 A JP7253492 A JP 7253492A JP H05234370 A JPH05234370 A JP H05234370A
- Authority
- JP
- Japan
- Prior art keywords
- data
- page mode
- row address
- dram
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 画像メモリのブロック転送にＤＲＡＭのペー
ジモードサイクルを使用し、高速にデータの転送を行う
ことができる方法を提供する。 【構成】 まず、主走査方向の１つのラインのラインバ
ッファ８を設けておく。現アドレス演算器１が現ロウア
ドレスについてＤＲＡＭのページモードを使用してデー
タを読み出し、ラインバッファ８に記憶する。そして、
現アドレス演算器１と次アドレス演算器２が現及び次ロ
ウアドレスのＲＡＳ信号、ＣＡＳ信号をロウアドレス比
較器３に供給する。そして、ＲＡＳ・ＣＡＳ発生器４が
ロウアドレス比較器３からの前記信号を基に、ページモ
ードを使用してラインバッファ８に記憶されたデータを
他の領域へ転送する。
ジモードサイクルを使用し、高速にデータの転送を行う
ことができる方法を提供する。 【構成】 まず、主走査方向の１つのラインのラインバ
ッファ８を設けておく。現アドレス演算器１が現ロウア
ドレスについてＤＲＡＭのページモードを使用してデー
タを読み出し、ラインバッファ８に記憶する。そして、
現アドレス演算器１と次アドレス演算器２が現及び次ロ
ウアドレスのＲＡＳ信号、ＣＡＳ信号をロウアドレス比
較器３に供給する。そして、ＲＡＳ・ＣＡＳ発生器４が
ロウアドレス比較器３からの前記信号を基に、ページモ
ードを使用してラインバッファ８に記憶されたデータを
他の領域へ転送する。
Description
【０００１】
【産業上の利用分野】本発明は、ビットマップメモリ等
の画像メモリのデータ転送方法に関する。
の画像メモリのデータ転送方法に関する。
【０００２】
【従来の技術】大容量の主記憶装置を構成する主な記憶
素子であるＤＲＡＭ（ダイナミック・ランダム・アクセ
ス・メモリ）では、そのサイクル時間が長いので、通
常、ＲＡＳ（Ｒａｗ Ａｄｄｒｅｓｓ Ｓｅｌｅｃｔ）
信号とＣＡＳ（Ｃｏｌｕｍ Ａｄｄｒｅｓｓ Ｓｅｌｅ
ｃｔ）信号を順番に与えるアクセスモードに、データを
連続して高速にアクセスするためのページモード等を使
用してデータの転送を行っている。通常のアクセスがロ
ウアドレス及びコラムアドレスを変化させることにより
ＤＲＡＭのアドレスを指定するのに対し、このページモ
ードは、一つのロウアドレスに対しコラムアドレスだけ
を変化させて、ロウアドレスが同じである領域へのアク
セスを高速にしている。一方、ビットマップメモリは、
一般的に、この比較的安価なＤＲＡＭが使用され、１画
素単位に書込み、読み込みができる構成となっている。
これにより、任意の形の文字や図形をメモリ内に作成す
ることができる。これに対応して、表示画面上も高解像
度の表示が可能となっている。ところが、このビットマ
ップメモリの制御では、１画素単位で処理するのでは効
率が悪いので、通常、複数の画素のブロックを１つの操
作で処理を行うブロック転送が行われている。
素子であるＤＲＡＭ（ダイナミック・ランダム・アクセ
ス・メモリ）では、そのサイクル時間が長いので、通
常、ＲＡＳ（Ｒａｗ Ａｄｄｒｅｓｓ Ｓｅｌｅｃｔ）
信号とＣＡＳ（Ｃｏｌｕｍ Ａｄｄｒｅｓｓ Ｓｅｌｅ
ｃｔ）信号を順番に与えるアクセスモードに、データを
連続して高速にアクセスするためのページモード等を使
用してデータの転送を行っている。通常のアクセスがロ
ウアドレス及びコラムアドレスを変化させることにより
ＤＲＡＭのアドレスを指定するのに対し、このページモ
ードは、一つのロウアドレスに対しコラムアドレスだけ
を変化させて、ロウアドレスが同じである領域へのアク
セスを高速にしている。一方、ビットマップメモリは、
一般的に、この比較的安価なＤＲＡＭが使用され、１画
素単位に書込み、読み込みができる構成となっている。
これにより、任意の形の文字や図形をメモリ内に作成す
ることができる。これに対応して、表示画面上も高解像
度の表示が可能となっている。ところが、このビットマ
ップメモリの制御では、１画素単位で処理するのでは効
率が悪いので、通常、複数の画素のブロックを１つの操
作で処理を行うブロック転送が行われている。
【０００３】
【発明が解決しようとする課題】しかしながら、転送元
のデータの読み出しと転送先のデータの書き込みとが交
互に行われているビットマップメモリのブロック転送で
は、ＤＲＡＭのページモードサイクルは使用できない。
これは、転送元と転送先のアドレスは一般的に離れてい
るため同一ロウアドレスでないためである。そこで、本
発明は、ビットマップメモリのブロック転送に、従来使
用できなったＤＲＡＭのページモードサイクルを使用す
ることができるようにし、高速にデータの転送を行うこ
とができる画像メモリのデータ転送方法を提供すること
にある。
のデータの読み出しと転送先のデータの書き込みとが交
互に行われているビットマップメモリのブロック転送で
は、ＤＲＡＭのページモードサイクルは使用できない。
これは、転送元と転送先のアドレスは一般的に離れてい
るため同一ロウアドレスでないためである。そこで、本
発明は、ビットマップメモリのブロック転送に、従来使
用できなったＤＲＡＭのページモードサイクルを使用す
ることができるようにし、高速にデータの転送を行うこ
とができる画像メモリのデータ転送方法を提供すること
にある。
【０００４】
【課題を解決するための手段】請求項１記載の発明で
は、画像メモリの制御において、主走査方向の１ライン
分の記憶手段を設け、ＤＲＡＭのページモードを使用し
てデータを読み出し、この読み出したデータを前記記憶
手段に記憶し、この記憶手段に記憶させたデータにＤＲ
ＡＭのページモードを使用してデータを転送することと
して前記目的を達成する。請求項２記載の発明では、画
像メモリの制御において、主走査方向の複数のライン分
の記憶手段を設け、ＤＲＡＭのページモードを使用して
データを読み出し、この読み出したデータを前記記憶手
段に記憶し、この記憶手段に記憶させたデータにＤＲＡ
Ｍのページモードを使用してデータを転送することとと
して前記目的を達成する。
は、画像メモリの制御において、主走査方向の１ライン
分の記憶手段を設け、ＤＲＡＭのページモードを使用し
てデータを読み出し、この読み出したデータを前記記憶
手段に記憶し、この記憶手段に記憶させたデータにＤＲ
ＡＭのページモードを使用してデータを転送することと
して前記目的を達成する。請求項２記載の発明では、画
像メモリの制御において、主走査方向の複数のライン分
の記憶手段を設け、ＤＲＡＭのページモードを使用して
データを読み出し、この読み出したデータを前記記憶手
段に記憶し、この記憶手段に記憶させたデータにＤＲＡ
Ｍのページモードを使用してデータを転送することとと
して前記目的を達成する。
【０００５】
【作用】請求項１記載の画像メモリのデータ転送方法で
は、主走査方向の１つのラインの記憶手段を設けてお
き、ＤＲＡＭのページモードを使用してデータを読み出
し、この記憶手段に記憶する。そして、他の領域へ書き
込みができるようにＤＲＡＭのページモードを使用して
データを転送することにより制御を行う。請求項２記載
のビットマップメモリのデータ転送方法では、主走査方
向の複数のラインの記憶手段を設けておき、ＤＲＡＭの
ページモードを使用してデータを読み出し、この記憶手
段に記憶する。そして、他の領域へ書き込みができるよ
うにＤＲＡＭのページモードを使用してデータを転送す
ることにより制御を行う。
は、主走査方向の１つのラインの記憶手段を設けてお
き、ＤＲＡＭのページモードを使用してデータを読み出
し、この記憶手段に記憶する。そして、他の領域へ書き
込みができるようにＤＲＡＭのページモードを使用して
データを転送することにより制御を行う。請求項２記載
のビットマップメモリのデータ転送方法では、主走査方
向の複数のラインの記憶手段を設けておき、ＤＲＡＭの
ページモードを使用してデータを読み出し、この記憶手
段に記憶する。そして、他の領域へ書き込みができるよ
うにＤＲＡＭのページモードを使用してデータを転送す
ることにより制御を行う。
【０００６】
【実施例】以下、本発明の画像メモリのデータ転送方法
における一実施例を図１ないし図３を参照して詳細に説
明する。図１は、本発明の一実施例におけるＤＲＡＭの
ページモードサイクル間の切り換わりを制御するブロッ
ク構成を示したものである。このＤＲＡＭのページモー
ドサイクル間の切り換わりの制御は、現アドレス演算器
１、次アドレス演算器２、ＲＯＷアドレス比較器３、Ｒ
ＡＳ・ＣＡＳ発生器４、ビットマップメモリ５、ライン
バッファカウンタ６、演算器７、ラインバッファ８とに
より処理される。
における一実施例を図１ないし図３を参照して詳細に説
明する。図１は、本発明の一実施例におけるＤＲＡＭの
ページモードサイクル間の切り換わりを制御するブロッ
ク構成を示したものである。このＤＲＡＭのページモー
ドサイクル間の切り換わりの制御は、現アドレス演算器
１、次アドレス演算器２、ＲＯＷアドレス比較器３、Ｒ
ＡＳ・ＣＡＳ発生器４、ビットマップメモリ５、ライン
バッファカウンタ６、演算器７、ラインバッファ８とに
より処理される。
【０００７】現アドレス演算器１、次アドレス演算器
２、演算器７にはＣＰＵ（中央処理装置）、ＲＡＭ（ラ
ンダム・アクセス・メモリ）、ＲＯＭ（リード・オンリ
・メモリ）、がそれぞれ備えており、以下の処理を行う
ようになっている。現アドレス演算器１は、領域αのデ
ータをＤＲＡＭのページモードにより読み出すようにな
っている。即ち、ＲＡＳ信号が与えられたとき、ロウア
ドレスとして図３に示した領域αの横一ラインのデータ
の読み出しを行う。次に、ＣＡＳ信号が与えられたと
き、カラムアドレスとして領域αの横一ラインの１ビッ
トのデータを読みだす。そして、現アドレス演算器１は
領域αの横一ラインのデータをラインバッファカウンタ
６に供給するとともに、ＲＡＳ、ＣＡＳ信号をロウアド
レス比較器３に供給する。次アドレス演算器２が次アド
レスを監視し、次ＲＯＷアドレスのＲＡＳ、ＣＡＳ信号
をＲＯＷアドレス比較器３に供給するようになってい
る。ＲＯＷアドレス比較器３が、この現アドレス演算器
１と次アドレス演算器２からの情報とを常に比較し、そ
の情報をＲＡＳ、ＣＡＳ発生器４に供給する。この情報
に基づいてＲＡＳ・ＣＡＳ発生器４が、領域αのデータ
を領域βへ書き込みができるように、ＤＲＡＭのページ
モードを使用する。即ち、領域βのビットマップメモリ
へ書き込みできるようにＲＡＳ、ＣＡＳ信号を発生させ
る。そして、ラインバッファ８の領域αの横一ラインの
データを、ＲＡＳ・ＣＡＳ発生器４のＲＡＳ、ＣＡＳ信
号を基にして、領域βのビットマップメモリ５にデータ
ライン９を介して転送するようになっている。
２、演算器７にはＣＰＵ（中央処理装置）、ＲＡＭ（ラ
ンダム・アクセス・メモリ）、ＲＯＭ（リード・オンリ
・メモリ）、がそれぞれ備えており、以下の処理を行う
ようになっている。現アドレス演算器１は、領域αのデ
ータをＤＲＡＭのページモードにより読み出すようにな
っている。即ち、ＲＡＳ信号が与えられたとき、ロウア
ドレスとして図３に示した領域αの横一ラインのデータ
の読み出しを行う。次に、ＣＡＳ信号が与えられたと
き、カラムアドレスとして領域αの横一ラインの１ビッ
トのデータを読みだす。そして、現アドレス演算器１は
領域αの横一ラインのデータをラインバッファカウンタ
６に供給するとともに、ＲＡＳ、ＣＡＳ信号をロウアド
レス比較器３に供給する。次アドレス演算器２が次アド
レスを監視し、次ＲＯＷアドレスのＲＡＳ、ＣＡＳ信号
をＲＯＷアドレス比較器３に供給するようになってい
る。ＲＯＷアドレス比較器３が、この現アドレス演算器
１と次アドレス演算器２からの情報とを常に比較し、そ
の情報をＲＡＳ、ＣＡＳ発生器４に供給する。この情報
に基づいてＲＡＳ・ＣＡＳ発生器４が、領域αのデータ
を領域βへ書き込みができるように、ＤＲＡＭのページ
モードを使用する。即ち、領域βのビットマップメモリ
へ書き込みできるようにＲＡＳ、ＣＡＳ信号を発生させ
る。そして、ラインバッファ８の領域αの横一ラインの
データを、ＲＡＳ・ＣＡＳ発生器４のＲＡＳ、ＣＡＳ信
号を基にして、領域βのビットマップメモリ５にデータ
ライン９を介して転送するようになっている。
【０００８】次に、このように構成された実施例の動作
について図２及び図３を参照して説明する。図２は、画
像メモリのデータ転送方法の１実施例であるブロック転
送時にページモードを使用した処理手順を示したもので
ある。まず、領域αの横一ラインをページモードでライ
ンバッファに入れる（ステップ１）。次に、ラインバッ
ファのデータを領域βのラインにページモードで書き込
む（ステップ２）。そして、次のライン分の転送に移る
（ステップ３）。このようにして、横一ライン分を連続
的にアクセスするために、領域αのデータの読み出し時
と、領域Βのデータの書き込み時にＤＲＡＭのページモ
ードを使用することができる。最終ラインまで以上の処
理を繰り返し（ステップ４；Ｎ）、最終ラインまで処理
が終了した場合（ステップ４；Ｙ）、ビットマップメモ
リのデータ転送の処理を終了する。
について図２及び図３を参照して説明する。図２は、画
像メモリのデータ転送方法の１実施例であるブロック転
送時にページモードを使用した処理手順を示したもので
ある。まず、領域αの横一ラインをページモードでライ
ンバッファに入れる（ステップ１）。次に、ラインバッ
ファのデータを領域βのラインにページモードで書き込
む（ステップ２）。そして、次のライン分の転送に移る
（ステップ３）。このようにして、横一ライン分を連続
的にアクセスするために、領域αのデータの読み出し時
と、領域Βのデータの書き込み時にＤＲＡＭのページモ
ードを使用することができる。最終ラインまで以上の処
理を繰り返し（ステップ４；Ｎ）、最終ラインまで処理
が終了した場合（ステップ４；Ｙ）、ビットマップメモ
リのデータ転送の処理を終了する。
【０００９】以上説明した実施例によれば、ロウアドレ
スが同一でなくともビットマップメモリの画像処理にお
いて、ＤＲＡＭのページモードを使用することができ
る。これにより、データの転送を高速に行うことができ
る。以上説明した実施例では、ラインバッファを１本使
用した場合について説明したが、複数本ラインバッファ
を使用してもよい。これにより、ライン間の演算も高速
に行うことができる。
スが同一でなくともビットマップメモリの画像処理にお
いて、ＤＲＡＭのページモードを使用することができ
る。これにより、データの転送を高速に行うことができ
る。以上説明した実施例では、ラインバッファを１本使
用した場合について説明したが、複数本ラインバッファ
を使用してもよい。これにより、ライン間の演算も高速
に行うことができる。
【００１０】
【発明の効果】請求項１記載の画像メモリのデータ転送
方法では、高速にデータの転送が可能となる。請求項２
記載の画像メモリのデータ転送方法では、ライン間の演
算も高速に行うことができ、高速にデータの転送が可能
となる。
方法では、高速にデータの転送が可能となる。請求項２
記載の画像メモリのデータ転送方法では、ライン間の演
算も高速に行うことができ、高速にデータの転送が可能
となる。
【図１】本発明の一実施例におけるＤＲＡＭのページモ
ードサイクル間の切り換わりを制御する各装置のブロッ
ク構成図である。
ードサイクル間の切り換わりを制御する各装置のブロッ
ク構成図である。
【図２】画像メモリのデータ転送方法の１実施例である
ブロック転送時にページモードを使用した処理手順を示
した説明図である。
ブロック転送時にページモードを使用した処理手順を示
した説明図である。
【図３】画像メモリのデータ転送方法の１実施例である
ブロック転送時にページモードを使用した処理手順の補
足説明図である。
ブロック転送時にページモードを使用した処理手順の補
足説明図である。
１ 現アドレス演算器 ２ 次アドレス演算器 ３ ＲＯＷアドレス比較器 ４ ＲＡＳ・ＣＡＳ発生器 ５ ビットマップメモリ ６ ラインバッファカウンタ ７ 演算器 ８ ラインバッファ ９ データライン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/38 9177−5Ｇ
Claims (2)
- 【請求項１】 画像メモリの制御において、 主走査方向の１ライン分の記憶手段を設け、 ＤＲＡＭのページモードを使用してデータを読み出し、 この読み出したデータを前記記憶手段に記憶し、 この記憶手段に記憶させたデータにＤＲＡＭのページモ
ードを使用してデータを転送することを特徴とする画像
メモリのデータ転送方法。 - 【請求項２】 画像メモリの制御において、 主走査方向の複数のライン分の記憶手段を設け、 ＤＲＡＭのページモードを使用してデータを読み出し、 この読み出したデータを前記記憶手段に記憶し、 この記憶手段に記憶させたデータにＤＲＡＭのページモ
ードを使用してデータを転送することを特徴とする画像
メモリのデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072534A JPH05234370A (ja) | 1992-02-20 | 1992-02-20 | 画像メモリのデータ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072534A JPH05234370A (ja) | 1992-02-20 | 1992-02-20 | 画像メモリのデータ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234370A true JPH05234370A (ja) | 1993-09-10 |
Family
ID=13492114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4072534A Pending JPH05234370A (ja) | 1992-02-20 | 1992-02-20 | 画像メモリのデータ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301189B1 (en) | 1999-06-28 | 2001-10-09 | Hyundai Electronics Industries Co., Ltd. | Apparatus for generating write control signals applicable to double data rate SDRAM |
-
1992
- 1992-02-20 JP JP4072534A patent/JPH05234370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301189B1 (en) | 1999-06-28 | 2001-10-09 | Hyundai Electronics Industries Co., Ltd. | Apparatus for generating write control signals applicable to double data rate SDRAM |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819334B1 (en) | Information processing apparatus and its display controller | |
| US5940087A (en) | Graphic processing apparatus and method | |
| JPH02208690A (ja) | 表示メモリとそれを備えた画像処理装置 | |
| JPH06251166A (ja) | 画像処理装置 | |
| JPH0141994B2 (ja) | ||
| JP2892176B2 (ja) | フォントメモリアクセス方式 | |
| US4924432A (en) | Display information processing apparatus | |
| JPH05234370A (ja) | 画像メモリのデータ転送方法 | |
| JPS647393Y2 (ja) | ||
| JPH04199975A (ja) | 画像形成装置 | |
| JPH0361199B2 (ja) | ||
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPH1027130A (ja) | 画像処理装置およびその処理方法 | |
| JP2624667B2 (ja) | 図形処理装置 | |
| JPH10162131A (ja) | 画像処理装置 | |
| JPS6122391A (ja) | 表示装置の複写制御方式 | |
| JPH076087A (ja) | フレームバッファのアクセス方法 | |
| JPH0651751A (ja) | 画像表示装置 | |
| JPH07118006B2 (ja) | 画像処理装置 | |
| JP2002117397A (ja) | カラーデータの画像メモリへのアクセス方法 | |
| JPS6364474A (ja) | 画像メモリ制御装置 | |
| JPH0316037B2 (ja) | ||
| JPS60162287A (ja) | 画像メモリのアクセス処理装置 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPS60129786A (ja) | 画像メモリ装置 |