JPH05232149A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH05232149A JPH05232149A JP3334192A JP3334192A JPH05232149A JP H05232149 A JPH05232149 A JP H05232149A JP 3334192 A JP3334192 A JP 3334192A JP 3334192 A JP3334192 A JP 3334192A JP H05232149 A JPH05232149 A JP H05232149A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- holding capacitor
- channel mos
- terminal
- peak hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 信号に対し短時間の雑音が入っても雑音によ
る出力変化が小さく、従って雑音の影響が少ないピーク
ホールド回路を実現する。 【構成】 演算増幅器２の非反転入力端子は入力端子１
に、反転入力端子はＮチャンネルＭＯＳトランジスタ４
のソースとピークホールド回路出力端子３と保持コンデ
ンサ５と放電用抵抗６に、出力端子はＮチャンネルＭＯ
Ｓトランジスタ４のゲートに、それぞれ接続され、保持
コンデンサ５と放電用抵抗６の他端は接地されている。
ＮチャンネルＭＯＳトランジスタ４のドレインに定電流
源７が接続され、定電流源７の他端は電源端子８と外部
電源９に接続されている。
る出力変化が小さく、従って雑音の影響が少ないピーク
ホールド回路を実現する。 【構成】 演算増幅器２の非反転入力端子は入力端子１
に、反転入力端子はＮチャンネルＭＯＳトランジスタ４
のソースとピークホールド回路出力端子３と保持コンデ
ンサ５と放電用抵抗６に、出力端子はＮチャンネルＭＯ
Ｓトランジスタ４のゲートに、それぞれ接続され、保持
コンデンサ５と放電用抵抗６の他端は接地されている。
ＮチャンネルＭＯＳトランジスタ４のドレインに定電流
源７が接続され、定電流源７の他端は電源端子８と外部
電源９に接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、ピークホールド回路に
関し、特に、半導体集積回路に適したピークホールド回
路に関する。
関し、特に、半導体集積回路に適したピークホールド回
路に関する。
【０００２】
【従来の技術】従来のピークホールド回路は、図４に示
すように、非反転入力端子が入力端子１に、反転入力端
子が保持コンデンサ５にそれぞれ接続された演算増幅器
２と、ゲートが演算増幅器２の出力に、ソースが保持コ
ンデンサ５に、ドレインが定電圧源９に接続されたＮチ
ャンネルＭＯＳトランジスタ４と、他方の端子が接地さ
れた保持コンデンサ５と、保持コンデンサ５と並列に接
続された抵抗６とを有する。８は電源端子、３はピーク
ホールド回路出力端子である。入力端子１の電圧が保持
コンデンサ５の電圧より低いと、演算増幅器２の出力電
圧が低くなり、ＮチャンネルＭＯＳトランジスタ４は
“オフ”し、保持コンデンサ５の電圧は保持される。入
力端子１の電圧が保持コンデンサ５の電圧より高いと、
演算増幅器２の出力電圧が高くなり、ＮチャンネルＭＯ
Ｓトランジスタ４は“オン”し、保持コンデンサ５に充
電電流が流れ、保持コンデンサ５の電圧が入力端子１の
電圧に等しくなるまで充電が続く。保持コンデンサ５と
並列に接続された抵抗６は放電時定数を決める抵抗であ
る。
すように、非反転入力端子が入力端子１に、反転入力端
子が保持コンデンサ５にそれぞれ接続された演算増幅器
２と、ゲートが演算増幅器２の出力に、ソースが保持コ
ンデンサ５に、ドレインが定電圧源９に接続されたＮチ
ャンネルＭＯＳトランジスタ４と、他方の端子が接地さ
れた保持コンデンサ５と、保持コンデンサ５と並列に接
続された抵抗６とを有する。８は電源端子、３はピーク
ホールド回路出力端子である。入力端子１の電圧が保持
コンデンサ５の電圧より低いと、演算増幅器２の出力電
圧が低くなり、ＮチャンネルＭＯＳトランジスタ４は
“オフ”し、保持コンデンサ５の電圧は保持される。入
力端子１の電圧が保持コンデンサ５の電圧より高いと、
演算増幅器２の出力電圧が高くなり、ＮチャンネルＭＯ
Ｓトランジスタ４は“オン”し、保持コンデンサ５に充
電電流が流れ、保持コンデンサ５の電圧が入力端子１の
電圧に等しくなるまで充電が続く。保持コンデンサ５と
並列に接続された抵抗６は放電時定数を決める抵抗であ
る。
【０００３】
【発明が解決しようとする課題】従来のピークホールド
回路は、入力信号よりも大きな雑音が入るとトランジス
タ４の“オン”抵抗で決まる充電電流が流れ、図５の破
線で示すように雑音のピークレベルを保持してしまう。
これは、信号のピークレベルを保持する妨げとなるの
で、対策として例えば図６のようにトランジスタ４のソ
ースと端子３の間に抵抗６１を接続すると、雑音のピー
クレベルを保持する問題は改善されるが、集積回路内の
抵抗を使うとそのばらつきが代表例として±２０％と大
きく、充電電流の精度の要求を満足できない場合があ
る。抵抗６１を外付けの抵抗にすると、精度が上がる
が、端子を一つ増やす必要があり、ピークホールド回路
を多数持つ場合には端子数の増加が特に問題になる。
回路は、入力信号よりも大きな雑音が入るとトランジス
タ４の“オン”抵抗で決まる充電電流が流れ、図５の破
線で示すように雑音のピークレベルを保持してしまう。
これは、信号のピークレベルを保持する妨げとなるの
で、対策として例えば図６のようにトランジスタ４のソ
ースと端子３の間に抵抗６１を接続すると、雑音のピー
クレベルを保持する問題は改善されるが、集積回路内の
抵抗を使うとそのばらつきが代表例として±２０％と大
きく、充電電流の精度の要求を満足できない場合があ
る。抵抗６１を外付けの抵抗にすると、精度が上がる
が、端子を一つ増やす必要があり、ピークホールド回路
を多数持つ場合には端子数の増加が特に問題になる。
【０００４】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なピーク
ホールド回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規なピーク
ホールド回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係るピークホールド回路は、入力端子と、
保持コンデンサと、前記入力端子に非反転入力端子が接
続され前記保持コンデンサに反転入力端子が接続された
演算増幅器と、この演算増幅器の出力で制御され前記保
持コンデンサに出力端子が接続されたスイッチを有する
ピークホールド回路において、前記スイッチの入力端子
に接続された定流源を備えて構成される。
に、本発明に係るピークホールド回路は、入力端子と、
保持コンデンサと、前記入力端子に非反転入力端子が接
続され前記保持コンデンサに反転入力端子が接続された
演算増幅器と、この演算増幅器の出力で制御され前記保
持コンデンサに出力端子が接続されたスイッチを有する
ピークホールド回路において、前記スイッチの入力端子
に接続された定流源を備えて構成される。
【０００６】
【実施例】次に本発明をその好ましい一実施例について
図面を参照して具体的に説明する。
図面を参照して具体的に説明する。
【０００７】図１は本発明によるピークホールド半導体
集積回路の第１の実施例を示す回路構成図である。
集積回路の第１の実施例を示す回路構成図である。
【０００８】図１を参照するに、入力端子１は、演算増
幅器２の非反転入力端子に、演算増幅器２の出力端子は
ＮチャンネルＭＯＳトランジスタ４のゲートに、反転入
力端子はＮチャンネルＭＯＳトランジスタ４のソースと
ピークホールド回路出力端子３にそれぞれ接続されてい
る。ＮチャンネルＭＯＳトランジスタ４のドレインは定
電流源７の出力端子に、定電流源７の入力端子は電源端
子８に、電源端子８には外部電源９が、ピークホールド
回路出力端子３に他端が接地された保持コンデンサ５と
放電用抵抗６が、それぞれ接続されている。
幅器２の非反転入力端子に、演算増幅器２の出力端子は
ＮチャンネルＭＯＳトランジスタ４のゲートに、反転入
力端子はＮチャンネルＭＯＳトランジスタ４のソースと
ピークホールド回路出力端子３にそれぞれ接続されてい
る。ＮチャンネルＭＯＳトランジスタ４のドレインは定
電流源７の出力端子に、定電流源７の入力端子は電源端
子８に、電源端子８には外部電源９が、ピークホールド
回路出力端子３に他端が接地された保持コンデンサ５と
放電用抵抗６が、それぞれ接続されている。
【０００９】次に図１に示した回路の動作について図５
の波形図に基づいて説明する。
の波形図に基づいて説明する。
【００１０】入力端子１の入力電圧が保持コンデンサ５
の電圧より高くなると、演算増幅器２の出力電圧が高く
なり、トランジスタ４が“オン”し、定電流源７の電流
が保持コンデンサ５に流れる。保持コンデンサ５の電圧
即ちピークホールド回路出力電圧は、定電流源７の電流
をＩ、保持コンデンサ５の容量をＣとおくと、ｄＶ／ｄ
Ｔ＝Ｉ／Ｃの傾きで上昇する。信号と雑音の継続時間を
それぞれＴ１、Ｔ２とおき、Ｔ１《Ｔ２の場合、信号と
雑音によるピークホールド回路出力電圧をそれぞれＶ
１、Ｖ２とおくと、Ｖ１》Ｖ２なので、信号と比較して
短時間の雑音が入っても、図５の破線で示すように、出
力電圧はわずかしか上昇しないので、雑音が入ってもピ
ークレベルを保持する妨げにならない。
の電圧より高くなると、演算増幅器２の出力電圧が高く
なり、トランジスタ４が“オン”し、定電流源７の電流
が保持コンデンサ５に流れる。保持コンデンサ５の電圧
即ちピークホールド回路出力電圧は、定電流源７の電流
をＩ、保持コンデンサ５の容量をＣとおくと、ｄＶ／ｄ
Ｔ＝Ｉ／Ｃの傾きで上昇する。信号と雑音の継続時間を
それぞれＴ１、Ｔ２とおき、Ｔ１《Ｔ２の場合、信号と
雑音によるピークホールド回路出力電圧をそれぞれＶ
１、Ｖ２とおくと、Ｖ１》Ｖ２なので、信号と比較して
短時間の雑音が入っても、図５の破線で示すように、出
力電圧はわずかしか上昇しないので、雑音が入ってもピ
ークレベルを保持する妨げにならない。
【００１１】図２は、図１の定電流源７のかわりに、Ｐ
チャンネルＭＯＳトランジスタ２１及び２２からなるカ
レントミラーと定電流源２３を使った場合の本発明によ
る第２の実施例を示す回路構成図であり、この第２の実
施例の動作は図１と同じである。図１と図２の回路で
は、定電流源を集積回路の内部に持っているので、充電
電流の精度の要求が厳しい場合には、トリミング等を使
って、抵抗のばらつきによる定電流のばらつきを補正す
る必要がある。
チャンネルＭＯＳトランジスタ２１及び２２からなるカ
レントミラーと定電流源２３を使った場合の本発明によ
る第２の実施例を示す回路構成図であり、この第２の実
施例の動作は図１と同じである。図１と図２の回路で
は、定電流源を集積回路の内部に持っているので、充電
電流の精度の要求が厳しい場合には、トリミング等を使
って、抵抗のばらつきによる定電流のばらつきを補正す
る必要がある。
【００１２】図３は本発明の第３の実施例を示す回路構
成図である。
成図である。
【００１３】図３を参照するに、入力端子１は演算増幅
器２の非反転入力端子に、演算増幅器２の出力端子はＮ
チャンネルＭＯＳトランジスタ３１のゲートに、反転入
力端子はＰチャンネルＭＯＳトランジスタ３３のドレイ
ンとピークホールド回路出力端子３にそれぞれ接続され
ている。ＮチャンネルＭＯＳトランジスタ３１のドレイ
ンは抵抗３２の一端とＰチャンネルＭＯＳトランジスタ
３３のゲートに、ＰチャンネルＭＯＳトランジスタ３３
のソースはＰチャンネルＭＯＳトランジスタ３４のドレ
インに、それぞれ接続されている。演算増幅器３６の反
転入力端子に定電圧源３７が、非反転入力端子に外付け
抵抗用端子３８とＰチャンネルＭＯＳトランジスタ３５
のドレインが、出力端子にＰチャンネルＭＯＳトランジ
スタ３４及び３５のゲートが、それぞれ接続されてい
る。外付け抵抗用端子３８に接地された外付け抵抗３９
が、電源端子８に抵抗３２の他端とＰチャンネルＭＯＳ
トランジスタ３４及び３５のソースと外部電源９が、そ
れぞれ接続されている。ピークホールド回路出力端子３
に他端が接地された保持コンデンサ５と放電用抵抗６
が、それぞれ接続されている。
器２の非反転入力端子に、演算増幅器２の出力端子はＮ
チャンネルＭＯＳトランジスタ３１のゲートに、反転入
力端子はＰチャンネルＭＯＳトランジスタ３３のドレイ
ンとピークホールド回路出力端子３にそれぞれ接続され
ている。ＮチャンネルＭＯＳトランジスタ３１のドレイ
ンは抵抗３２の一端とＰチャンネルＭＯＳトランジスタ
３３のゲートに、ＰチャンネルＭＯＳトランジスタ３３
のソースはＰチャンネルＭＯＳトランジスタ３４のドレ
インに、それぞれ接続されている。演算増幅器３６の反
転入力端子に定電圧源３７が、非反転入力端子に外付け
抵抗用端子３８とＰチャンネルＭＯＳトランジスタ３５
のドレインが、出力端子にＰチャンネルＭＯＳトランジ
スタ３４及び３５のゲートが、それぞれ接続されてい
る。外付け抵抗用端子３８に接地された外付け抵抗３９
が、電源端子８に抵抗３２の他端とＰチャンネルＭＯＳ
トランジスタ３４及び３５のソースと外部電源９が、そ
れぞれ接続されている。ピークホールド回路出力端子３
に他端が接地された保持コンデンサ５と放電用抵抗６
が、それぞれ接続されている。
【００１４】次に図３に示した回路の動作について説明
する。定電圧源３７の電圧をＶ、外付け抵抗３９の抵抗
値をＲとおき、ＰチャンネルＭＯＳトランジスタ３４及
び３５を同じ形状のトランジスタとすると、保持コンデ
ンサに流れる電流は、Ｖ／Ｒとなる。定電圧源の電圧
は、ばらつきを小さくすることができ、外付け抵抗３９
も集積回路内の抵抗よりも精度がよいので、定電流のば
らつきを小さくでき、従って充電電流の精度を高くする
ことができる。さらに、ピークホールド回路が多数あっ
ても、カレントミラー回路の出力の数を増やすことによ
り、一つの外付け抵抗で済ますことができるので、ピン
数は増加しない。またこの第３の実施例では、トランジ
スタ３１で演算増幅器２の信号を反転して保持コンデン
サ５への充電電流を制御するトランジスタ３３をＰチャ
ンネルＭＯＳトランジスタにすることにより、基板バイ
アス効果によるしきい値電圧ＶＴの増加を防ぎ、ピーク
ホールド回路のダイナミックレンジを広げている。
する。定電圧源３７の電圧をＶ、外付け抵抗３９の抵抗
値をＲとおき、ＰチャンネルＭＯＳトランジスタ３４及
び３５を同じ形状のトランジスタとすると、保持コンデ
ンサに流れる電流は、Ｖ／Ｒとなる。定電圧源の電圧
は、ばらつきを小さくすることができ、外付け抵抗３９
も集積回路内の抵抗よりも精度がよいので、定電流のば
らつきを小さくでき、従って充電電流の精度を高くする
ことができる。さらに、ピークホールド回路が多数あっ
ても、カレントミラー回路の出力の数を増やすことによ
り、一つの外付け抵抗で済ますことができるので、ピン
数は増加しない。またこの第３の実施例では、トランジ
スタ３１で演算増幅器２の信号を反転して保持コンデン
サ５への充電電流を制御するトランジスタ３３をＰチャ
ンネルＭＯＳトランジスタにすることにより、基板バイ
アス効果によるしきい値電圧ＶＴの増加を防ぎ、ピーク
ホールド回路のダイナミックレンジを広げている。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
保持コンデンサの充電を定電流源で行うことにより信号
に対して短時間の雑音が入っても、雑音によるピークホ
ールド回路出力の変化が小さく、従って雑音による影響
の小さなピークホールド回路を実現することができる。
保持コンデンサの充電を定電流源で行うことにより信号
に対して短時間の雑音が入っても、雑音によるピークホ
ールド回路出力の変化が小さく、従って雑音による影響
の小さなピークホールド回路を実現することができる。
【図１】本発明に係るピークホールド回路の第１の実施
例を示す回路構成図である。
例を示す回路構成図である。
【図２】本発明に係るピークホールド回路の第２の実施
例を示す回路構成図である。
例を示す回路構成図である。
【図３】本発明に係るピークホールド回路の第３の実施
例を示す回路構成図である。
例を示す回路構成図である。
【図４】従来におけるピークホールド回路の第１の例を
示す回路図である。
示す回路図である。
【図５】ピークホールド回路の入出力波形図である。
【図６】従来におけるピークホールド回路の第２の例を
示す回路図である。
示す回路図である。
１…入力端子 ２、３６…演算増幅器 ３…ピークホールド回路出力端子 ４、３１…ＮチャンネルＭＯＳトランジスタ ５…保持コンデンサ ６…放電用抵抗 ７、２３…定電流源 ８…電源端子 ９…外部電源 ２１、２２、３３〜３５…ＰチャンネルＭＯＳトランジ
スタ ３７…定電圧源 ３８…外付け抵抗端子 ３９…外付け抵抗
スタ ３７…定電圧源 ３８…外付け抵抗端子 ３９…外付け抵抗
Claims (2)
- 【請求項１】 入力端子と、保持コンデンサと、前記入
力端子に非反転入力端子が接続され前記保持コンデンサ
に反転入力端子が接続された演算増幅器と、前記演算増
幅器の出力で制御され前記保持コンデンサに出力端子が
接続されたスイッチを有するピークホールド回路におい
て、前記スイッチの入力端子に定電流源を接続したこと
を特徴とするピークホールド回路。 - 【請求項２】 前記定電流源の代わりに、カレントミラ
ー回路と、該カレントミラー回路と接地間に接続された
第２の定電流源とを用いたことを更に特徴とする請求項
１に記載のピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334192A JPH05232149A (ja) | 1992-02-20 | 1992-02-20 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3334192A JPH05232149A (ja) | 1992-02-20 | 1992-02-20 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05232149A true JPH05232149A (ja) | 1993-09-07 |
Family
ID=12383868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3334192A Pending JPH05232149A (ja) | 1992-02-20 | 1992-02-20 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05232149A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007255909A (ja) * | 2006-03-20 | 2007-10-04 | Nec Electronics Corp | ピーク検波回路 |
| JP2008125018A (ja) * | 2006-11-15 | 2008-05-29 | New Japan Radio Co Ltd | サラウンド制御回路 |
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
-
1992
- 1992-02-20 JP JP3334192A patent/JPH05232149A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007255909A (ja) * | 2006-03-20 | 2007-10-04 | Nec Electronics Corp | ピーク検波回路 |
| JP2008125018A (ja) * | 2006-11-15 | 2008-05-29 | New Japan Radio Co Ltd | サラウンド制御回路 |
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853654A (en) | MOS semiconductor circuit | |
| US7312509B2 (en) | Digital temperature sensing device using temperature depending characteristic of contact resistance | |
| US4346310A (en) | Voltage booster circuit | |
| KR900000993B1 (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
| KR960010390B1 (ko) | 스위칭 정전류원회로 | |
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| US5362995A (en) | Voltage comparing circuit | |
| JP2000077992A (ja) | アナログスイッチ | |
| EP0069444A2 (en) | Trigger pulse generator | |
| US5905452A (en) | Current source cell apparatus for digital/analog converter | |
| US20030052717A1 (en) | Track and hold circuit | |
| US5136293A (en) | Differential current source type d/a converter | |
| US10666244B2 (en) | Comparator and oscillation circuit | |
| JPH05232149A (ja) | ピークホールド回路 | |
| JPH0677804A (ja) | 出力回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| US4217505A (en) | Monostable multivibrator | |
| US11493390B2 (en) | Temperature sensing circuit | |
| EP0499645A1 (en) | Differential amplifying circuit of operational amplifier | |
| KR930005938Y1 (ko) | 통신용 샘플앤드 홀드 회로 | |
| JPH0522148A (ja) | 定電流スイツチ回路及びこれを用いたデイジタル／アナログ変換回路 | |
| KR100218354B1 (ko) | 차동 증폭기 | |
| JPH0669770A (ja) | 遅延回路 | |
| JPS58210714A (ja) | コンパレ−タ | |
| JPH0669769A (ja) | 比較器 |