JPH05226599A - ワンタイムｐｒｏｍ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 未書き込み状態においてアドレスデコード信
号のテストを行うことが可能でありデータ書き込み時間
の短いヒューズＲＯＭタイプＯＴＰを提供する。 【構成】 アドレスデコード信号のテストを行う場合、
ラッチ回路３を導通状態とし、アドレスデコード部２か
らのアドレスデコード信号がワード線とラッチ回路３を
通じてデータバス４に出力されるようにする。書き込み
を行う場合にはラッチ回路３にデータバス４からの書き
込みデータをラッチさせる。各ラッチ回路が出力するデ
ータはワード線を通じて各トランジスタ１１のゲートに
印加される。ラッチ回路の出力する書き込みデータの値
によって各トランジスタのオン／オフが決定され、ビッ
ト線ＢＬ１にハイレベルの電圧を印加すると、ビット線
ＢＬ１に接続されたヒューズ部１２のうち、オンオフト
ランジスタに接続されているフューズはそれに対応して
破壊され、或は破壊されず非導通となりこれにより
“１”または“０”のデータが書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワンタイムＰＲＯＭに
関するものである。

【０００２】

【従来の技術】ヒューズＲＯＭタイプのワンタイムＰＲ
ＯＭ（ＯＴＰ）では、外部より電気信号を与えて一回だ
けデータの書き込みを行える。このようなワンタイムＰ
ＲＯＭを内蔵したワンチップマイコン（マイクロコンピ
ュータ）はＯＴＰマイコンとして広く使用されている。
ワンチップマイコンを開発する上で、ＯＴＰ版のマイコ
ンは今では欠くことのできないものとなっており、プロ
グラムのデバッグ時に特に有用である。また、量産品と
して短納期で製造できる、プログラムの仕様変更に迅速
に対応できる、少量多品種化に最適である、などの利点
を有している。

【０００３】また、ヒューズＲＯＭタイプのワンタイム
ＰＲＯＭはマイコンの他にも、種々のデバイスに組み込
まれて広く使用され、さらに単体でも使用されている。

【０００４】

【発明が解決しようとする課題】上述のヒューズＲＯＭ
タイプのワンタイムＰＲＯＭは、一度、書き込みを行う
と、以降、記憶内容を消去することができない。そのた
め、未書き込み状態のＩＣとして出荷する場合、すなわ
ちユーザ側で書き込みを行う場合には、出荷時にメモリ
の書き込みテストを行うことができず、従ってアドレス
デコード信号のテストも行うことができない。これは、
アドレスデコード信号が正常であるか否かは、あるアド
レスからデータを読み出し、書き込みデータと読み出し
データとが一致するか否かを調べることによって行われ
るので、メモリにデータを書き込んでいない場合にはア
ドレスデコード信号をテストすることができないという
理由による。このように、未書き込み状態のＩＣとして
出荷する場合、書き込みテストが行えないだけでなく、
アドレスデコード信号のテストも行えないため、従来、
ある程度の不良率を見込んで出荷している。

【０００５】また、データを書き込んで、書き込みＩＣ
として出荷する場合には、各アドレスに順次データを書
き込んでいくので、データ書き込みに長時間を要し、コ
スト高の一要因となる。ワンタイムＰＲＯＭの記憶容量
が増大しつつある状況において、これはますます大きな
問題となることが予想される。

【０００６】本発明の目的は、このような問題を解決
し、アドレスデコード信号のテストが未書き込み状態で
可能であり、かつ短時間でデータ書き込みを行えるワン
タイムＰＲＯＭを提供することにある。

【０００７】

【課題を解決するための手段】ヒューズタイプのメモリ
部と該メモリ部の各ワード線にアドレスデコード信号を
出力するアドレスデコード部とを含む本発明のワンタイ
ムＰＲＯＭは、上記目的を達成するために、各ワード線
とデータバスとの間にそれぞれ設けられており第１の信
号が与えられたときに導通してアドレスデコード信号を
データバスに出力する読み出し回路と、各ワード線とデ
ータバスとの間にそれぞれ設けられており第２の信号が
与えられたときにデータバスからデータを取り込んでラ
ッチし、ラッチしたデータをワード線に出力するラッチ
回路とを備えていることを特徴とする。

【０００８】

【作用】アドレスデコード部が出力するアドレスデコー
ド信号をテストする場合には、第１の信号を読み出し回
路に与える。これにより読み出し回路はアドレスデコー
ド信号をデータバスに出力するので、アドレスデコード
信号が正常に出力されるか否かを調べることができる。
また、メモリ部にデータを書き込む場合には、書き込み
データをデータバスを通じて入力し、第２の信号をラッ
チ回路に与える。これにより各ラッチ回路は、データバ
スを通じて入力されたデータをラッチし、ラッチしたデ
ータをメモリ部のワード線に出力する。各ラッチ回路か
ら出力されるデータの値により、メモリ部の各記憶素子
を構成するヒューズに接続されたトランジスタのオン／
オフが決定される。この状態で書き込みを行うビット線
に所定の電圧を印加すると、オンとなっているトランジ
スタに接続されているヒューズの両端にこの電圧が印加
されて破壊され、導通状態となる。一方、オフとなって
いるトランジスタに接続されているヒューズにはこの電
圧は印加されず非導通状態を保つ。これにより、“１”
または“０”のデータが全てのワードに一括して書き込
まれる。

【０００９】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図１に本発明によるワンタイムＰＲＯ
Ｍの回路図を示す。このＰＲＯＭは、５１２バイトのデ
ータを記憶できるメモリ部１と、メモリ部１の各ワード
線Ｗ１〜Ｗ５１２にアドレスデコード信号を出力するア
ドレスデコード部２と、ワード線Ｗ１〜Ｗ５１２とデー
タバス４との間にそれぞれ接続された５１２個のラッチ
回路３とを備えている。アドレスデコード部２は、外部
から供給される出力制御信号Ｗがハイレベルのときは出
力イネーブルの状態となり、ローレベルのときは出力を
ハイインピーダンスとする。

【００１０】ラッチ回路３は、図２に示すように、イン
バータ３１，３２とスイッチ３３とから構成されてい
る。インバータ３１の出力端子およびインバータ３２の
入力端子は共にラッチ回路３の端子Ｑに接続され、イン
バータ３１の入力端子およびインバータ３２の出力端子
は共にスイッチ３３の一方の端子に接続されている。ス
イッチ３３の他方の端子はラッチ回路３の端子Ｄに接続
されている。インバータ３１にはクロックＣＫ２とその
反転クロックが供給され、インバータ３２にはクロック
ＣＫ３とその反転クロックが供給される。また、スイッ
チ３３にはオンオフ制御クロックとしてクロックＣＫ１
とその反転クロックが供給される。

【００１１】メモリ部１は、５１２×８個のトランジス
タ１１と、各トランジスタに接続されたヒューズ部１２
とを備えている。トランジスタ１１は、１バイト毎、即
ち８個毎にゲートがワード線Ｗ１〜Ｗ５１２に接続され
ている。ＢＬ１〜ＢＬ８はビット線である。

【００１２】このように構成されたワンタイムＰＲＯＭ
におけるアドレスデコード信号のテスト手順を説明す
る。図３は、一つのラッチ回路３と、該ラッチ回路にワ
ード線を介して接続されたアドレスデコード部２の一つ
の出力インバータ２１とを示したものである。アドレス
デコード信号のテストを行う場合、アドレスデコード部
２にハイレベルの制御信号Ｗを与え、インバータ３１に
はクロックＣＫ２としてローレベルの信号を与える。ま
たインバータ３２にはクロックＣＫ３としてハイレベル
の信号を与える。そしてスイッチ３３にはクロックＣＫ
１としてハイレベルの信号を与える。この状態では、イ
ンバータ２１から出力されたアドレスデコード信号は、
点線で示すように、インバータ３２およびスイッチ３３
を介してデータバス４に出力される。従って、データバ
ス４よりアドレスデコード信号を取り出すことができ、
アドレスデコード信号が正常に出力されるか否かを調べ
ることができる。

【００１３】なお、ワード線Ｗ１〜Ｗ５１２はメモリ部
１内で断線している場合もあるので、そのような断線も
検出するためには図１に示したように、ラッチ回路３の
端子Ｑはメモリ部１を通過した後のワード線に接続し
て、アドレスデコード信号がメモリ部１を通過してから
ラッチ回路３に入力されるようにすることが好ましい。

【００１４】次にデータの書き込みについて説明する。
ここでは、図１のメモリ部１を構成する記憶素子のう
ち、ワード線Ｗ１とビット線ＢＬ１とに接続されたトラ
ンジスタ１１とヒューズ部１２からなる記憶素子に注目
する。この記憶素子にデータ“１”を記憶させるには、
従来、図５に示すように、トランジスタ１１のゲート、
すなわちワード線Ｗ１にアドレスデコード部２よりハイ
レベルの電圧ＶＰＰを印加してトランジスタ１１をオン
させ、その状態でビット線ＢＬ１にハイレベルの電圧Ｖ
ＰＰを印加する。その結果、トランジスタ１１はオン
し、ハイレベルの電圧ＶＰＰがヒューズ１２の両端に印
加され、ヒューズ１２は破壊されて導通状態となり、デ
ータとして“１”が記憶される。一方、トランジスタ１
１をオンさせた状態で、ビット線ＢＬ１をグランドレベ
ルとした場合には、ヒューズ部１２には電圧は印加され
ず、ヒューズ部１２は、図４に示すように、非導通のま
まとなり、データとして“０”が記憶される。

【００１５】しかし、本実施例のワンタイムＰＲＯＭで
は、次のようにしてデータを一括して書き込むことがで
きる。まずアドレスデコード部２にローレベルの制御信
号Ｗを与えてアドレスデコード部の出力をハイインピー
ダンスとする。インバータ３１にはクロックＣＫ２とし
て図６に示すクロックＣＫを与える。またインバータ３
２にはクロックＣＫ３としてクロックＣＫの反転信号を
与える。そしてスイッチ３３にはクロックＣＫ１として
クロックＣＫを与える。

【００１６】この結果、図７に示すように、データバス
からのデータはクロックＣＫがハイレベルの間、スイッ
チ３３を介してインバータ３１に入力され、クロックＣ
Ｋがローレベルになるとそのデータはインバータ３１，
３２からなる回路にラッチされる。ラッチされたデータ
はワード線を介して各トランジスタ１１のゲートに印加
される。すべてのラッチ回路３にこのようにして書き込
みデータを順次ラッチさせることにより、すべてのワー
ド線Ｗ１〜Ｗ５１２に書き込みデータが出力される。こ
の状態で、例えばビット線ＢＬ１に電圧ＶＰＰを印加
し、他のビット線ＢＬ２〜ＢＬ８にグランドレベルの電
圧を印加すると、ビット線ＢＬ１に接続されたすべての
ヒューズ部１２で、書き込みデータにもとづいて導通あ
るいは非導通が定まり、データが書き込まれることにな
る。すなわち、図８に示すように、ワード線を通じてラ
ッチ回路３より例えばデータの“１”に対応するハイレ
ベルの電圧ＶＰＰが印加されている場合には、トランジ
スタ１１はオン状態となっているので、ビット線ＢＬ１
に電圧ＶＰＰが印加されるとその電圧はヒューズ部１２
の両端に印加され、ヒューズ部１２は破壊され、導通状
態となって、“１”が記憶される。一方、図９に示すよ
うに、ワード線を通じてラッチ回路３より例えばデータ
の”０”に対応するグランドレベルの電圧が印加されて
いる場合には、トランジスタ１１はオフ状態となってい
るので、ビット線ＢＬ１に電圧ＶＰＰが印加されても、
その電圧はヒューズ部１２の両端には印加されず、ヒュ
ーズ部１２は破壊されないので非導通状態のままとな
り、“０”が記憶される。各ラッチ回路３にデータをラ
ッチさせ、電圧ＶＰＰを印加するビット線を順次変える
ことにより、すべての記憶素子にデータを書き込むこと
ができる。

【００１７】このように本実施例のワンタイムＰＲＯＭ
では、ラッチ回路３に書き込みデータを保持させ、ビッ
ト線に電圧ＶＰＰを印加することにより、該ビット線に
対応する記憶素子、従って、すべてのワードの所定のビ
ットに一括してデータを書き込むことができる。

【００１８】図１のワンタイムＰＲＯＭで、従来通りの
書き込みを行った場合、図１０に示すように、８ビット
（黒印で示す記憶素子）単位で、書き込みが行われるの
で、全記憶素子の書き込みを完了するには、５１２×Ｔ
ｗだけの時間が必要となる。なお、Ｔｗは１回の書き込
みに必要な時間であり、通常１０ｍｓ程度である。

【００１９】一方、一括書き込みを行った場合には、図
１１に示すように５１２ビット単位で書き込みを行える
ので、全記憶素子の書き込みに必要な時間は、８×Ｔｗ
となり、書き込み時間は従来の場合の１／６４に短縮さ
れる。

【００２０】

【発明の効果】以上説明したように本発明のワンタイム
ＰＲＯＭは、各ワード線とデータバスとの間にそれぞれ
設けられており第１の信号が与えられたときに導通して
アドレスデコード信号をデータバスに出力する読み出し
回路と、各ワード線とデータバスとの間にそれぞれ設け
られており第２の信号が与えられたときにデータバスか
らデータを取り込んでラッチし、ラッチしたデータをワ
ード線に出力するラッチ回路とを備えているので、未書
き込み状態であっても、アドレスデコード信号が正常に
出力されるか否かをテストすることが可能である。更
に、全ワードのビットデータを一括して同時に書き込む
ことができるので、書き込み時間を大幅に短縮すること
ができる。

【図面の簡単な説明】

【図１】本発明のワンタイムＰＲＯＭの回路図である。

【図２】図１のＰＲＯＭのラッチ回路の回路図である。

【図３】図１のＰＲＯＭにおけるアドレスデコード信号
のテスト手順の説明図である。

【図４】ＰＲＯＭにおけるワード単位のデータ書き込み
手順の説明図である。

【図５】ＰＲＯＭにおけるワード単位のデータ書き込み
手順の説明図である。

【図６】図２のラッチ回路のインバータおよびスイッチ
に供給されるクロックの波形図である。

【図７】図１のＰＲＯＭにおけるデータ一括書き込み手
順の説明図である。

【図８】図１のＰＲＯＭにおけるデータ一括書き込み手
順の説明図である。

【図９】図１のＰＲＯＭにおけるデータ一括書き込み手
順の説明図である。

【図１０】従来の１バイト単位のデータ書き込みの説明
図である。

【図１１】本発明によるデータ一括書き込みの説明図で
ある。

【符号の説明】

１ メモリ部 ２ アドレスデコード部 ３ ラッチ回路 １１ トランジスタ １２ ヒューズ部 ２１，３１，３２ インバータ ３３ スイッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ヒューズタイプのメモリ部と該メモリ部
   の各ワード線にアドレスデコード信号を出力するアドレ
   スデコード部とを含むワンタイムＰＲＯＭであって、前
   記各ワード線とデータバスとの間にそれぞれ設けられて
   おり第１の信号が与えられたときに導通して前記アドレ
   スデコード信号を前記データバスに出力する読み出し回
   路と、前記各ワード線と前記データバスとの間にそれぞ
   れ設けられており第２の信号が与えられたときに前記デ
   ータバスからデータを取り込んでラッチし、ラッチした
   前記データをワード線に出力するラッチ回路とを備えて
   いることを特徴とするワンタイムＰＲＯＭ。